JPS60236531A - 伝送誤り時の信号保護方式 - Google Patents
伝送誤り時の信号保護方式Info
- Publication number
- JPS60236531A JPS60236531A JP7685184A JP7685184A JPS60236531A JP S60236531 A JPS60236531 A JP S60236531A JP 7685184 A JP7685184 A JP 7685184A JP 7685184 A JP7685184 A JP 7685184A JP S60236531 A JPS60236531 A JP S60236531A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frame
- transmitted
- control
- frames
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はマルチフレーム形式で制御信号を伝送する通信
装置に係り、特に伝送誤りを検出した場合に必要以上に
制御信号を廃棄することを防止可能とする伝送誤り時の
信号保護方式に関す。
装置に係り、特に伝送誤りを検出した場合に必要以上に
制御信号を廃棄することを防止可能とする伝送誤り時の
信号保護方式に関す。
Ｔｂｌ 技術の背景
第１図は本発明の対象となる通信装置の一例を示す図で
、ディジタル加入者線を収容する自動式構内交換機が示
され、第２図は第１図におけるディジタル加入者線を伝
送される情報群を例示する図であり、第３図は第１図に
おける制御信号の構成を例示する図である。第１図にお
いて、音声電話機ＴＡおよびデータ端末ＴＤを収容する
ディジタル端末装置ＤＴが、ディジタル加入者線ＤＬを
経由して自動式構内交換機ＰＢＸのディジタル加入者回
路ＤＬＣに接続されている。ディジタル加入者線ＤＬは
第２図に示される如き二線式時分割伝送方式を採用して
おり、所定周期（以後フレームＦと称す）毎にディジタ
ル加入者回路ＤＬＣからディジタル端末装置ＤＴに対し
情報群Ｂ１を、またディジタル端末装ｆｆＤＴからディ
ジタル加入者回路ＤＬＣに対し情報群Ｂ２を時分割的に
伝送する。情報群Ｂ１は、フレーム同期ピントＦＢ。
、ディジタル加入者線を収容する自動式構内交換機が示
され、第２図は第１図におけるディジタル加入者線を伝
送される情報群を例示する図であり、第３図は第１図に
おける制御信号の構成を例示する図である。第１図にお
いて、音声電話機ＴＡおよびデータ端末ＴＤを収容する
ディジタル端末装置ＤＴが、ディジタル加入者線ＤＬを
経由して自動式構内交換機ＰＢＸのディジタル加入者回
路ＤＬＣに接続されている。ディジタル加入者線ＤＬは
第２図に示される如き二線式時分割伝送方式を採用して
おり、所定周期（以後フレームＦと称す）毎にディジタ
ル加入者回路ＤＬＣからディジタル端末装置ＤＴに対し
情報群Ｂ１を、またディジタル端末装ｆｆＤＴからディ
ジタル加入者回路ＤＬＣに対し情報群Ｂ２を時分割的に
伝送する。情報群Ｂ１は、フレーム同期ピントＦＢ。
マルチフレーム同期ビットＭＢ、音声ビット群ｖ１デー
タビット群Ｄ、信号ビットＳおよびバランスビットＢＬ
から構成される。音声ビット群Ｖは音声電話機ＴＡに対
する音声情報を伝送し、データビット群りはデータ端末
ＴＤに対するデータ情報を伝送し、信号ビットＳは第３
図に示される如く１６フレームＦによりマルチフレーム
ＭＦを構成し、各第１乃至第１６フレームＦにより伝送
される信号ビットＳ（以後マルチフレーム同期内の各フ
レームをＦｌ乃至Ｆｌ６、各フレームＦ内の信号ビット
を８１乃至３１６と表示する）により音声電話機ＴＡ或
いはデータ端末ＴＤの制御信号を伝達する。第３図にお
いては、信号ピッ）Ｓｌ乃至Ｓ８により制御符号ＣＤを
、信号ピッ）Ｓ９により制御符号ＣＤのパリティピッ）
ＰＢを、信号ビットＳＩＯおよびＳｌｌにより制御符号
ＬＶを構成し、信号ビン）Ｓ１２以降は使用しない。情
報群ＢｌＯフレーム同期ビットＦＢおよびマルチフレー
ム同期ビットＭＢは、各フレームＦおよびマルチフレー
ムＭＦの同期検出用に使用される。
タビット群Ｄ、信号ビットＳおよびバランスビットＢＬ
から構成される。音声ビット群Ｖは音声電話機ＴＡに対
する音声情報を伝送し、データビット群りはデータ端末
ＴＤに対するデータ情報を伝送し、信号ビットＳは第３
図に示される如く１６フレームＦによりマルチフレーム
ＭＦを構成し、各第１乃至第１６フレームＦにより伝送
される信号ビットＳ（以後マルチフレーム同期内の各フ
レームをＦｌ乃至Ｆｌ６、各フレームＦ内の信号ビット
を８１乃至３１６と表示する）により音声電話機ＴＡ或
いはデータ端末ＴＤの制御信号を伝達する。第３図にお
いては、信号ピッ）Ｓｌ乃至Ｓ８により制御符号ＣＤを
、信号ピッ）Ｓ９により制御符号ＣＤのパリティピッ）
ＰＢを、信号ビットＳＩＯおよびＳｌｌにより制御符号
ＬＶを構成し、信号ビン）Ｓ１２以降は使用しない。情
報群ＢｌＯフレーム同期ビットＦＢおよびマルチフレー
ム同期ビットＭＢは、各フレームＦおよびマルチフレー
ムＭＦの同期検出用に使用される。
ディジタル端末装置ＤＴ内の制御回路ＣＴＬは、ディジ
タル加入者回路ＤＬＣからディジタル加入者線ＤＬを経
由して回線終端回路ＣＴに伝送される各フレームＦ内の
フレーム同期ビットＦＢおよびマルチフレーム同期ビッ
トＭＢの論理値の組合せを監視し、予め定められた論理
値の組合せに一致した場合には、ディジタル加入者回路
ＤＬＣとディジタル端末装置ＤＴとの間にフレーム同期
およびマルチフレーム同期（以後同期と総称する）が確
立していると判定し、若しフレーム同期ビットＦＢおよ
びマルチフレーム同期ビットＭＢの論理値の組合せが予
め定められた論理値の組合せに一致しなかった場合には
、ディジタル加入者回路ＤＬＣとディジタル端末装ｊｌ
ＤＴとの間の同期が外れたと判定する。なお情報群Ｂ２
も情報群Ｂ１と同様の構成を有する為、第２図において
は省略されている。
タル加入者回路ＤＬＣからディジタル加入者線ＤＬを経
由して回線終端回路ＣＴに伝送される各フレームＦ内の
フレーム同期ビットＦＢおよびマルチフレーム同期ビッ
トＭＢの論理値の組合せを監視し、予め定められた論理
値の組合せに一致した場合には、ディジタル加入者回路
ＤＬＣとディジタル端末装置ＤＴとの間にフレーム同期
およびマルチフレーム同期（以後同期と総称する）が確
立していると判定し、若しフレーム同期ビットＦＢおよ
びマルチフレーム同期ビットＭＢの論理値の組合せが予
め定められた論理値の組合せに一致しなかった場合には
、ディジタル加入者回路ＤＬＣとディジタル端末装ｊｌ
ＤＴとの間の同期が外れたと判定する。なお情報群Ｂ２
も情報群Ｂ１と同様の構成を有する為、第２図において
は省略されている。
（Ｃ１従来技術と問題点
第１図乃至第３図において、従来は制御回路ＣＴＬが任
意のフレームＦにおいて同期外れを検出した場合には、
該フレームＦを含むマルチフレームＭＦにより伝送され
た制御符号ＣＤは無効として廃棄していた。然しフレー
ムＦＩＯ乃至Ｆ１６において同期外れが検出された場合
には、制御符号ＣＤは正常に伝送されているにも拘わら
ず、廃棄される欠点があった。
意のフレームＦにおいて同期外れを検出した場合には、
該フレームＦを含むマルチフレームＭＦにより伝送され
た制御符号ＣＤは無効として廃棄していた。然しフレー
ムＦＩＯ乃至Ｆ１６において同期外れが検出された場合
には、制御符号ＣＤは正常に伝送されているにも拘わら
ず、廃棄される欠点があった。
（ｄ） 発明の目的
本発明の目的は、前述の如き従来ある通信装置の欠点を
除去し、正常に伝送された制御信号が廃棄されることを
極力防止する手段を実現することに在る。
除去し、正常に伝送された制御信号が廃棄されることを
極力防止する手段を実現することに在る。
（ｅ） 発明の構成
この目的は、フレーム毎に伝送される信号ビットを所定
フレーム数から構成されるマルチフレーム内の一部のフ
レームに渡り合成して所要の制御信号を伝送する通信装
置において、前記フレーム毎に伝送誤りの有無を検出し
、伝送誤りが検出されたフレームにより伝送される前記
信号ビットの論理値を予め定められた値に設定し、且つ
該伝送誤りが前記マルチフレーム内の前記一部のフレー
ムに発生した場合に該マルチフレームにより伝送される
前記制御信号を誤りと判定することにより達成される。
フレーム数から構成されるマルチフレーム内の一部のフ
レームに渡り合成して所要の制御信号を伝送する通信装
置において、前記フレーム毎に伝送誤りの有無を検出し
、伝送誤りが検出されたフレームにより伝送される前記
信号ビットの論理値を予め定められた値に設定し、且つ
該伝送誤りが前記マルチフレーム内の前記一部のフレー
ムに発生した場合に該マルチフレームにより伝送される
前記制御信号を誤りと判定することにより達成される。
即ち本発明においては、フレームに伝送誤りが検出され
た場合に、該当マルチフレーム内で伝送される制御信号
を一律に誤りと判定せず、更に伝送誤りが検出されたフ
レームが制御信号の伝送に関与しているフレームか否か
を識別し、関与している場合に限り該当マルチフレーム
内で伝送された制御信号を誤りと判定し、関与していな
い場合には該当マルチフレーム内で伝送された制御信号
を正常と判定する。
た場合に、該当マルチフレーム内で伝送される制御信号
を一律に誤りと判定せず、更に伝送誤りが検出されたフ
レームが制御信号の伝送に関与しているフレームか否か
を識別し、関与している場合に限り該当マルチフレーム
内で伝送された制御信号を誤りと判定し、関与していな
い場合には該当マルチフレーム内で伝送された制御信号
を正常と判定する。
（ｆ） 発明の実施例
以下、本発明の一実施例を図面により説明する。
第４図は本発明の一実施例による伝送誤り時の信号保護
方式を示す図であり、第５図は第４図における各種信号
波形の一例を示す図である。なお第４図は第１図におけ
る制御回路ＣＴＬおよび回線終端回路Ｃ，Ｔを対象に示
される。第４図および第５図において、信号ピント列Ｓ
はディジタル加入者回路ＤＬＣからディジタル加入者線
ＤＬを経由して伝送される各フレームＦの信号ビ・ノド
Ｓ群を示し、クロック信号Ｃは信号ビ・２ト列Ｓをディ
ジタル端末装置ＤＴ内で受信する為のクロック信号を示
し、制御符号受信信号ｃｄは信号ビット列Ｓの中で、制
御符号ＣＤおよびパリティビットＰＢを構成する信号ピ
ッ）Ｓｌ乃至Ｓ９が伝送されるフレームＦ１乃至Ｆ９に
おいて論理値ｌに設定され、その他のフレームＦにおい
ては論理値０に設定される。同期外れ検出信号ｆは、制
御回路ＣＴＬが同期が確立していることを識別している
場合には論理値０に設定され、同期外れを検出した場合
には論理値１に設定される。同期外れ検出信号ｆが論理
値０の場合にはゲートＧｌは導通状態にあり、ゲートＧ
１の肯定入力端子に入力される信号ビット列Ｓはシフト
レジスタＳＲに入力され、クロック信号Ｃに同期して信
号ビット列Ｓ“ （＝Ｓ）として出力される。更に制御
符号受信信号Ｃｄが論理値１の場合にはグー）Ｇ２が導
通状態となり、その間グー）Ｇ２の他方の入力端子に入
力されるクロック信号Ｃがパリティ検査回路ＰＣを駆動
し、パリティ検査回路ｐｃに入力される信号ビット列Ｓ
の内、同時期に入力される信号ビットＳ１乃至Ｓ９に対
しパリティ検査を行い、出力されるパリティ誤り検出信
号ｐｅをゲートＧ４を介して誤り検出信号ｅｄとして出
力する。今フレームＦ１２において制御回路ＣＴＬが同
期外れを検出し、第５図に示す同期外れ検出信号ｆ１が
論理値１に設定されるとゲートＧ１が阻止状態となり、
フレームＦ１２で伝送される信号ビット３１２を論理値
０に設定する。然し信号ビット列Ｓの信号ビットＳｌ乃
至Ｓ９は正常に受信されており、その結果制御符号ＣＤ
は正常の筈である。従って同期外れ検出信号ｆ１はゲー
トＧ３の他方の入力端子にも入力されるが、制御符号受
信信号ｃｄが論理値０に設定されている為、ゲートＧ３
からの出力信号ａは論理値Ｏに設定され、フリップフロ
ップＦＦはセット状態とならず、出力される符号誤り検
出信号ｃｅは論理値０に設定され、ゲートＧ４を介して
出力される誤り検出信号ｅｄを論理値Ｏに設定する。制
御回路ＣＴＬは論理値０に設定された誤り検出信号ｅｄ
により該当マルチフレームＭＦ内で伝達された制御符号
ＣＤが正常と判定する。一方フレームＦ３において制御
回路ＣＴＬが同期外れを検出し、第５図に示す同期外れ
検出信号ｆ２が論理値１に設定されるとゲートＧ１が阻
止状態となり、フレームＦ３で伝送される信号ビットＳ
３を論理値Ｏに設定する。その結果制御符号ＣＤは誤る
こととなる。即ち同期外れ検出信号ｆ２がグー）Ｇ３の
他方の入力端子に入力された場合に、制御符号受信信号
ｃｄが論理値１に設定されている為ゲートＧ３からの出
力信号ａは論理値１に設定され、フリップフロップＦＦ
はセント状態となり、出力される符号誤り検出信号ｃｅ
は論理値１に設定され、グー）Ｇ４を介して出力される
誤り検出信号ｅｄを論理値１に設定する。
方式を示す図であり、第５図は第４図における各種信号
波形の一例を示す図である。なお第４図は第１図におけ
る制御回路ＣＴＬおよび回線終端回路Ｃ，Ｔを対象に示
される。第４図および第５図において、信号ピント列Ｓ
はディジタル加入者回路ＤＬＣからディジタル加入者線
ＤＬを経由して伝送される各フレームＦの信号ビ・ノド
Ｓ群を示し、クロック信号Ｃは信号ビ・２ト列Ｓをディ
ジタル端末装置ＤＴ内で受信する為のクロック信号を示
し、制御符号受信信号ｃｄは信号ビット列Ｓの中で、制
御符号ＣＤおよびパリティビットＰＢを構成する信号ピ
ッ）Ｓｌ乃至Ｓ９が伝送されるフレームＦ１乃至Ｆ９に
おいて論理値ｌに設定され、その他のフレームＦにおい
ては論理値０に設定される。同期外れ検出信号ｆは、制
御回路ＣＴＬが同期が確立していることを識別している
場合には論理値０に設定され、同期外れを検出した場合
には論理値１に設定される。同期外れ検出信号ｆが論理
値０の場合にはゲートＧｌは導通状態にあり、ゲートＧ
１の肯定入力端子に入力される信号ビット列Ｓはシフト
レジスタＳＲに入力され、クロック信号Ｃに同期して信
号ビット列Ｓ“ （＝Ｓ）として出力される。更に制御
符号受信信号Ｃｄが論理値１の場合にはグー）Ｇ２が導
通状態となり、その間グー）Ｇ２の他方の入力端子に入
力されるクロック信号Ｃがパリティ検査回路ＰＣを駆動
し、パリティ検査回路ｐｃに入力される信号ビット列Ｓ
の内、同時期に入力される信号ビットＳ１乃至Ｓ９に対
しパリティ検査を行い、出力されるパリティ誤り検出信
号ｐｅをゲートＧ４を介して誤り検出信号ｅｄとして出
力する。今フレームＦ１２において制御回路ＣＴＬが同
期外れを検出し、第５図に示す同期外れ検出信号ｆ１が
論理値１に設定されるとゲートＧ１が阻止状態となり、
フレームＦ１２で伝送される信号ビット３１２を論理値
０に設定する。然し信号ビット列Ｓの信号ビットＳｌ乃
至Ｓ９は正常に受信されており、その結果制御符号ＣＤ
は正常の筈である。従って同期外れ検出信号ｆ１はゲー
トＧ３の他方の入力端子にも入力されるが、制御符号受
信信号ｃｄが論理値０に設定されている為、ゲートＧ３
からの出力信号ａは論理値Ｏに設定され、フリップフロ
ップＦＦはセット状態とならず、出力される符号誤り検
出信号ｃｅは論理値０に設定され、ゲートＧ４を介して
出力される誤り検出信号ｅｄを論理値Ｏに設定する。制
御回路ＣＴＬは論理値０に設定された誤り検出信号ｅｄ
により該当マルチフレームＭＦ内で伝達された制御符号
ＣＤが正常と判定する。一方フレームＦ３において制御
回路ＣＴＬが同期外れを検出し、第５図に示す同期外れ
検出信号ｆ２が論理値１に設定されるとゲートＧ１が阻
止状態となり、フレームＦ３で伝送される信号ビットＳ
３を論理値Ｏに設定する。その結果制御符号ＣＤは誤る
こととなる。即ち同期外れ検出信号ｆ２がグー）Ｇ３の
他方の入力端子に入力された場合に、制御符号受信信号
ｃｄが論理値１に設定されている為ゲートＧ３からの出
力信号ａは論理値１に設定され、フリップフロップＦＦ
はセント状態となり、出力される符号誤り検出信号ｃｅ
は論理値１に設定され、グー）Ｇ４を介して出力される
誤り検出信号ｅｄを論理値１に設定する。
制御回路ＣＴＬは論理値１に設定された誤り検出信号ｅ
ｄを受信することにより該当マルチフレームＭＦ内で伝
達された制御符号ＣＤが誤りと判定し、廃棄する。
ｄを受信することにより該当マルチフレームＭＦ内で伝
達された制御符号ＣＤが誤りと判定し、廃棄する。
以上の説明から明らかな如く、本実施例によれば、回線
終端回路ＣＴはディジタル加入者線ＤＬから到着する各
フレームＦの同期外れを検出した場合に、−律に該当マ
ルチフレームＭＦ内で伝送される制御符号ＣＤを廃棄せ
ず、同期外れが検出されたフレームＦがマルチフレーム
ＭＦ内の制御符号ＣＤを構成するフレームＦ１乃至Ｆ９
に一致するか否かを識別し、一致した場合に制御符号Ｃ
Ｄに誤りが発生した可能性有りとして廃棄し、一致しな
かった場合、即ち同期外れが検出されたフレームＦが第
１ＯフレームＦＩＯ以降の場合には制御符号ＣＤは正常
に受信されたと判定して廃棄しない。
終端回路ＣＴはディジタル加入者線ＤＬから到着する各
フレームＦの同期外れを検出した場合に、−律に該当マ
ルチフレームＭＦ内で伝送される制御符号ＣＤを廃棄せ
ず、同期外れが検出されたフレームＦがマルチフレーム
ＭＦ内の制御符号ＣＤを構成するフレームＦ１乃至Ｆ９
に一致するか否かを識別し、一致した場合に制御符号Ｃ
Ｄに誤りが発生した可能性有りとして廃棄し、一致しな
かった場合、即ち同期外れが検出されたフレームＦが第
１ＯフレームＦＩＯ以降の場合には制御符号ＣＤは正常
に受信されたと判定して廃棄しない。
なお、第１図乃至第５図はあく迄本発明の一実施例に過
ぎず、例えば符号誤り検出信号ｃｅはパリティ誤り検出
信号ｐｅと纏めて誤り検出信号ｅｄとして処理するもの
に限定されることは無く、個別に処理することも考慮さ
れるが、かかる場合にも本発明の効果は変わらない。ま
た１マルチフレ一ムＭＦは１６フレームＦから構成され
るものに限定されることは無く、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変らない。ま
た本発明の対象となる情報群Ｂ１の構成は図示されるも
のに限定されることは無く、他に幾多の変形が考慮され
るが、何れの場合にも本発明の効果は変らない。更に本
発明の対象となる通信装置は図示される自動式構内交換
機ＰＢＸに限定されぬことは言う迄も無い。
ぎず、例えば符号誤り検出信号ｃｅはパリティ誤り検出
信号ｐｅと纏めて誤り検出信号ｅｄとして処理するもの
に限定されることは無く、個別に処理することも考慮さ
れるが、かかる場合にも本発明の効果は変わらない。ま
た１マルチフレ一ムＭＦは１６フレームＦから構成され
るものに限定されることは無く、他に幾多の変形が考慮
されるが、何れの場合にも本発明の効果は変らない。ま
た本発明の対象となる情報群Ｂ１の構成は図示されるも
のに限定されることは無く、他に幾多の変形が考慮され
るが、何れの場合にも本発明の効果は変らない。更に本
発明の対象となる通信装置は図示される自動式構内交換
機ＰＢＸに限定されぬことは言う迄も無い。
（ｇｌ 発明の効果
以上、本発明によれば、前記通信装置において、正常に
伝送された制御信号が一律に廃棄されることが防止され
、通信効率が向上する。
伝送された制御信号が一律に廃棄されることが防止され
、通信効率が向上する。
第１図は本発明の対象となる通信装置の一例を示す図、
第２図は第１図におけるディジタル加入者線を伝送され
る情報群を例示する図、第３図は第１図における制御信
号の構成を例示する図、第４図は本発明の一実施例によ
る伝送誤り時の信号保護方式を示す図、第５図は第４図
における各種信号波形の一例を示す図である。 図において、ａは出力信号、Ｂ１およびＢ２は情報群、
ＢＬはバランスビット、Ｃはクロック信号、ＣＣは中央
制御装置、ＣＤおよびＬＶは制御符号、ｃｄは制御符号
、ｃｅは符号誤り検出信号、ＣＴは回線終端回路、ＣＴ
Ｌは制御回路、Ｄはデータビット群、ＤＬはディジタル
加入者線、ＤＬＣはディジタル加入者回路、ＤＴはディ
ジタル端末装置、ｅｄは誤り検出信号、Ｆはフレーム、
ｆは同期外れ検出信号、ＦＢはフレーム同期ビット、Ｆ
Ｆはフリップフロップ、Ｇ１乃至Ｇ４はゲート、ＭＢは
マルチフレーム同期ビット、ＮＷはネットワーク、ＰＢ
はパリティビット、ＰＢＸは自動式構内交換機、ｐｃは
パリティ検査回路、ｐｅはパリティ誤り検出信号、ｒは
リセット信号、Ｓは信号ビット、Ｓは信号ビット列、Ｓ
Ｒはシフトレジスタ、ＴＡは音声電話機、ＴＤはデータ
端末、■は音声ピント群、を示す。 警 １ 図 寮 ２ 日 ｃ、ｐ Ｐａ ＬＶ 阜 ４ □□□ 稟 ５ 図 ＾−Ｉ
第２図は第１図におけるディジタル加入者線を伝送され
る情報群を例示する図、第３図は第１図における制御信
号の構成を例示する図、第４図は本発明の一実施例によ
る伝送誤り時の信号保護方式を示す図、第５図は第４図
における各種信号波形の一例を示す図である。 図において、ａは出力信号、Ｂ１およびＢ２は情報群、
ＢＬはバランスビット、Ｃはクロック信号、ＣＣは中央
制御装置、ＣＤおよびＬＶは制御符号、ｃｄは制御符号
、ｃｅは符号誤り検出信号、ＣＴは回線終端回路、ＣＴ
Ｌは制御回路、Ｄはデータビット群、ＤＬはディジタル
加入者線、ＤＬＣはディジタル加入者回路、ＤＴはディ
ジタル端末装置、ｅｄは誤り検出信号、Ｆはフレーム、
ｆは同期外れ検出信号、ＦＢはフレーム同期ビット、Ｆ
Ｆはフリップフロップ、Ｇ１乃至Ｇ４はゲート、ＭＢは
マルチフレーム同期ビット、ＮＷはネットワーク、ＰＢ
はパリティビット、ＰＢＸは自動式構内交換機、ｐｃは
パリティ検査回路、ｐｅはパリティ誤り検出信号、ｒは
リセット信号、Ｓは信号ビット、Ｓは信号ビット列、Ｓ
Ｒはシフトレジスタ、ＴＡは音声電話機、ＴＤはデータ
端末、■は音声ピント群、を示す。 警 １ 図 寮 ２ 日 ｃ、ｐ Ｐａ ＬＶ 阜 ４ □□□ 稟 ５ 図 ＾−Ｉ
Claims (1)
- フレーム毎に伝送される信号ビットを所定フレーム数か
ら構成されるマルチフレーム内の一部のフレームに渡り
合成して所要の制御信号を伝送する通信装置において、
前記フレーム毎に伝送誤りの有無を検出し、伝送誤りが
検出されたフレームにより伝送される前記信号ビットの
論理値を予め定められた値に設定し、且つ該伝送誤りが
前記マルチフレーム内の前記一部のフレームに発生した
場合に該マルチフレームにより伝送される前記制御信号
を誤りと判定することを特徴とする伝送誤り時の信号保
護方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7685184A JPS60236531A (ja) | 1984-04-17 | 1984-04-17 | 伝送誤り時の信号保護方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7685184A JPS60236531A (ja) | 1984-04-17 | 1984-04-17 | 伝送誤り時の信号保護方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236531A true JPS60236531A (ja) | 1985-11-25 |
Family
ID=13617155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7685184A Pending JPS60236531A (ja) | 1984-04-17 | 1984-04-17 | 伝送誤り時の信号保護方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63158930A (ja) * | 1986-08-19 | 1988-07-01 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル伝送制御方式 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5392604A (en) * | 1977-01-25 | 1978-08-14 | Nippon Telegr & Teleph Corp <Ntt> | Data link control system |
| JPS547218A (en) * | 1977-06-20 | 1979-01-19 | Fujitsu Ltd | Pcm receiving system |
| JPS55129914A (en) * | 1979-03-29 | 1980-10-08 | Toshiba Corp | Digital recording and reproducing system |
-
1984
- 1984-04-17 JP JP7685184A patent/JPS60236531A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5392604A (en) * | 1977-01-25 | 1978-08-14 | Nippon Telegr & Teleph Corp <Ntt> | Data link control system |
| JPS547218A (en) * | 1977-06-20 | 1979-01-19 | Fujitsu Ltd | Pcm receiving system |
| JPS55129914A (en) * | 1979-03-29 | 1980-10-08 | Toshiba Corp | Digital recording and reproducing system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63158930A (ja) * | 1986-08-19 | 1988-07-01 | Nippon Telegr & Teleph Corp <Ntt> | ディジタル伝送制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4439763A (en) | Collision avoiding system and protocol for a multiple access digital communications system | |
| CA1239687A (en) | Idle period signalling in a packet switching system | |
| IE831166L (en) | Through connection testing | |
| EP0466785A1 (en) | A method in the transmission of a digital broadband signal | |
| EP0034776B1 (en) | Diagnostic circuit for pcm connection networks | |
| JPS60236531A (ja) | 伝送誤り時の信号保護方式 | |
| CA1036726A (en) | Carrier concentrator system and method | |
| US4569046A (en) | Method of, and a terminal for, transmitting bytes to a bus | |
| US4962509A (en) | Code violation detection circuit for use in AMI signal transmission | |
| CA2100906C (en) | Method and apparatus for data parity in a transmission system | |
| US8358584B2 (en) | Port failure communication in cross-connect applications | |
| US5504761A (en) | Apparatus for detecting error in a communications line | |
| CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
| US5970051A (en) | Reduction of errors in D4 channel bank by multiframe comparison of transmit enable lead to determine whether analog channel unit is installed in D4 channel bank slot | |
| JPH02177643A (ja) | 超動信号検出装置 | |
| US6271698B1 (en) | Method and apparatus for correcting imperfectly equalized bipolar signals | |
| Boxall | A digital carrier-concentrator system with elastic traffic capacity | |
| US6456595B1 (en) | Alarm indication signal detection in the presence of special line codes in DS1 (T1) telephone circuits | |
| JPS60105357A (ja) | 特定チヤネル折返制御方式 | |
| JP2641731B2 (ja) | 無線回線終端部の信号処理装置 | |
| JPH0771086B2 (ja) | バスインタ−フエイス回路 | |
| JPS59502009A (ja) | パケツト形式の高速デ−タを受信する装置 | |
| US6233225B1 (en) | Line coding mismatch detection technique | |
| JP2869284B2 (ja) | シグナリング信号誤り保護回路 | |
| JPS6350218A (ja) | デ−タ伝送方式 |