JPS60236308A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS60236308A JPS60236308A JP59094881A JP9488184A JPS60236308A JP S60236308 A JPS60236308 A JP S60236308A JP 59094881 A JP59094881 A JP 59094881A JP 9488184 A JP9488184 A JP 9488184A JP S60236308 A JPS60236308 A JP S60236308A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- emitter
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は低電源電圧で動作可能なカレントミラー回路
に関するものである。
に関するものである。
第１図は従来のカレントミラー回路を示す回路図である
。同図において、ＱＬＩ 、 ＱＬ鵞、〜ＱＬｎは各々
のベースとエミッタが並列に接続され、その共通接続さ
れたエミッタが接地端子ＧＮＤに接続され九ＮＰＮ（第
１導電型）の出力用トランジスタ。
。同図において、ＱＬＩ 、 ＱＬ鵞、〜ＱＬｎは各々
のベースとエミッタが並列に接続され、その共通接続さ
れたエミッタが接地端子ＧＮＤに接続され九ＮＰＮ（第
１導電型）の出力用トランジスタ。
Ｑｌはベースが仁の出力用トランジスタＱＬＩのベース
に接続され、エミッタが接地端子ＧＮＤに接続され九Ｎ
ＰＮの第１トランジスタ、Ｑｌはコレクタが電源端子Ｖ
ｅｅに接続され、ベースが第１トランジスタＱ１のコレ
クタに接続され、エミッタが第１トランジスタＱ１のベ
ースに接続され、負帰還ループを構成するＮＰＮの第２
トランジスタ、ＲＬＩ 、 Ｒｂ２、〜Ｒｔ、ｎはそれ
ぞれの一端が出力用トランジスタＱ” ｖ ＱｔＪ 、
〜ＱＬＨのコレクタに接続され、それぞれの他端が共通
に接続されたのち電源端子Ｖｃｃに接続された負荷、工
０は一方の電極が電源端子ｖＣＣに接続され、他方の電
極が第１トランジスタＱｌのコレクタに接続され、基準
電流１、を発生する定電流源である。
に接続され、エミッタが接地端子ＧＮＤに接続され九Ｎ
ＰＮの第１トランジスタ、Ｑｌはコレクタが電源端子Ｖ
ｅｅに接続され、ベースが第１トランジスタＱ１のコレ
クタに接続され、エミッタが第１トランジスタＱ１のベ
ースに接続され、負帰還ループを構成するＮＰＮの第２
トランジスタ、ＲＬＩ 、 Ｒｂ２、〜Ｒｔ、ｎはそれ
ぞれの一端が出力用トランジスタＱ” ｖ ＱｔＪ 、
〜ＱＬＨのコレクタに接続され、それぞれの他端が共通
に接続されたのち電源端子Ｖｃｃに接続された負荷、工
０は一方の電極が電源端子ｖＣＣに接続され、他方の電
極が第１トランジスタＱｌのコレクタに接続され、基準
電流１、を発生する定電流源である。
次に、上記構成によるカレントミラー回路の動作につい
て説明する。まず、定電流源１．によって基準電流は第
１トラスジスタＱｓのコレクタ電流と第２トランジスタ
Ｑ：のペース電流として流れる。このため、この第２ト
ランジスタＱ鵞はオン状態になる。したがって、電源端
子Ｖｃｃ−オン状態の第２トランジスタのコレクタ・エ
ミッター第１トランジスタＱｌのベース・エミッター接
地端子ＧＮＤの閉回路に電流が流れ、第１トランジスタ
Ｑ１がオン状態になる。このため、この第１トランジス
タＱ！のコレクタ電流は定電流源Ｉ０から電流が供給式
れ、エミッタを通って接地端子ＧＮＤに流れる。このよ
うに、第１トランジスタＱ１おｉび第２トランジスタＱ
、が共にオン状態になるため、各コレクタにベース電流
めｂｖｘ倍の電流が流れる。このため、第１トランジス
タＱｌのコレクタ電流は第２トランジスタＱ意を介して
負帰還がかかるため、第２トランジスタＱ２のｈｙｍを
無限大に仮定すると、定電流源■。の基準電流に等しく
なったとき安定状態になる。したがって、第１トランジ
スタＱｌのベース・エミッタ間電圧は一定となシ、この
電圧が出力用トランジスタＱＬＩ 、ＱＬｚ 、〜ＱＬ
ｎの各ベース・エミッタ に供給されるので１負荷Ｒｔ
、ｔ 、Ｒｘ、ｔ 、〜ＲＬｆｌにはＩＯなる一定電流
が供給式れる。
て説明する。まず、定電流源１．によって基準電流は第
１トラスジスタＱｓのコレクタ電流と第２トランジスタ
Ｑ：のペース電流として流れる。このため、この第２ト
ランジスタＱ鵞はオン状態になる。したがって、電源端
子Ｖｃｃ−オン状態の第２トランジスタのコレクタ・エ
ミッター第１トランジスタＱｌのベース・エミッター接
地端子ＧＮＤの閉回路に電流が流れ、第１トランジスタ
Ｑ１がオン状態になる。このため、この第１トランジス
タＱ！のコレクタ電流は定電流源Ｉ０から電流が供給式
れ、エミッタを通って接地端子ＧＮＤに流れる。このよ
うに、第１トランジスタＱ１おｉび第２トランジスタＱ
、が共にオン状態になるため、各コレクタにベース電流
めｂｖｘ倍の電流が流れる。このため、第１トランジス
タＱｌのコレクタ電流は第２トランジスタＱ意を介して
負帰還がかかるため、第２トランジスタＱ２のｈｙｍを
無限大に仮定すると、定電流源■。の基準電流に等しく
なったとき安定状態になる。したがって、第１トランジ
スタＱｌのベース・エミッタ間電圧は一定となシ、この
電圧が出力用トランジスタＱＬＩ 、ＱＬｚ 、〜ＱＬ
ｎの各ベース・エミッタ に供給されるので１負荷Ｒｔ
、ｔ 、Ｒｘ、ｔ 、〜ＲＬｆｌにはＩＯなる一定電流
が供給式れる。
しかしながら、従来のカレントミラー回路では電源電圧
として第１トランジスタＱｌと第２トランジスタＱ、の
ベース・エミッタ間電圧以上の電圧、つま９２７８以上
必要である。また、第２トランジスタＱ２のエミッタと
ペース間を短絡させた回路構成をとれに１出力用トラン
ジスタのベース電流が無視できなくなシ、精度が得られ
ないなどの欠点があつた〇 〔発明の概要〕 したがって、この発明の目的は電源電圧として１ｖ■の
電圧から動作でき、しかも出力電流の精度を高め、回路
を安定化することができるカレントミラー回路を提供す
るものである。
として第１トランジスタＱｌと第２トランジスタＱ、の
ベース・エミッタ間電圧以上の電圧、つま９２７８以上
必要である。また、第２トランジスタＱ２のエミッタと
ペース間を短絡させた回路構成をとれに１出力用トラン
ジスタのベース電流が無視できなくなシ、精度が得られ
ないなどの欠点があつた〇 〔発明の概要〕 したがって、この発明の目的は電源電圧として１ｖ■の
電圧から動作でき、しかも出力電流の精度を高め、回路
を安定化することができるカレントミラー回路を提供す
るものである。
このような目的を達成するため、この発明は第１導電型
の、第１トランジスタ、第１出力用トランジスタ、第２
出力用トランジスタ、・・・第ｎ出力用トランジスタの
各々のベースが共通に接続され、各々のエミッタが接地
端子に接続され、第１出力用トランジスタ、第２出力用
トランジスタ、・・・第ｎ出力用トランジスタの各々の
コレクタがそれぞれ負荷に接続されてなるカレントミラ
ー回路において、基準電流を発生する定電流源の一方の
端子が前記第１トランジスタのコレクタに接続され、こ
の接続点に前記第１トランジスタと同一導電型の第２ト
ランジスタのベースが接続され、前記第２トランジスタ
のコレクタが第２導電型の第３トランジスタのベースに
接続され、前記第３トランジスタのコレクタが前記第１
トランジスタのベースに接続逼れて負帰還ループを構成
するものであシ、以下実施例を用いて詳細に説明する。
の、第１トランジスタ、第１出力用トランジスタ、第２
出力用トランジスタ、・・・第ｎ出力用トランジスタの
各々のベースが共通に接続され、各々のエミッタが接地
端子に接続され、第１出力用トランジスタ、第２出力用
トランジスタ、・・・第ｎ出力用トランジスタの各々の
コレクタがそれぞれ負荷に接続されてなるカレントミラ
ー回路において、基準電流を発生する定電流源の一方の
端子が前記第１トランジスタのコレクタに接続され、こ
の接続点に前記第１トランジスタと同一導電型の第２ト
ランジスタのベースが接続され、前記第２トランジスタ
のコレクタが第２導電型の第３トランジスタのベースに
接続され、前記第３トランジスタのコレクタが前記第１
トランジスタのベースに接続逼れて負帰還ループを構成
するものであシ、以下実施例を用いて詳細に説明する。
第２図はこの発明に係るカレントミラー回路の一実施例
を示す回路図である。同図において、ＱＢはコレクタが
第１トランジスタＱ１のベースに接続され、エミッタが
電源端子Ｗｅｅに接続され、ベースが第２）ランジスタ
Ｑ２のコレクタに接続されたＰＮＰ（第２導電型→の第
３トランジスタであるＯ なお、上記ＮＰＮの第２トランジスタＱ２とＰＮＰの第
３トランジスタＱｓによジインパーテッド・ダーリント
ン接続された増幅回路を構成する。
を示す回路図である。同図において、ＱＢはコレクタが
第１トランジスタＱ１のベースに接続され、エミッタが
電源端子Ｗｅｅに接続され、ベースが第２）ランジスタ
Ｑ２のコレクタに接続されたＰＮＰ（第２導電型→の第
３トランジスタであるＯ なお、上記ＮＰＮの第２トランジスタＱ２とＰＮＰの第
３トランジスタＱｓによジインパーテッド・ダーリント
ン接続された増幅回路を構成する。
次に、上記構成によシカレントミラー回路の動作につい
て説明する。まず、定電流源Ｉ０による基準電流は第２
トランジスタＱｘのペース電流として流れるため、この
第２トランジスタｑ！はオン状態になる。したがって、
このオン状態になった第２トランジスタＱ２のコレ−フ
タ電流は第３ト２ンジスタＱ、のベース電流として流れ
、この第３トランジスタＱ３がオン状態になる。したが
って、電源端子Ｖｅｃからこのオン状態になった第３ト
ランジスタＱ３のエミッタ・エレクタを介して第１トラ
ンジスタＱ１のベースに電流が供給されると共に、出力
用トランジスタＱＸ、ｔ ｅＱＬｔ 、〜Ｑｔ、ｎ の
各ベースに電流が供給される。このため、第１トランジ
スタＱ１が動作を１始する。このため、この第１トラン
ジスタＱ１のコレクタに電流が流れて、第２トランジス
タＱ冨のベースからコレクタへ、さらに第３トランジス
タＱ３のベース拳コレクタへと増幅電流が流れて、負帰
還がかかる。したがって、第２トランジスタＱ！のｈｒ
ｇを無限大に仮定すると、定電流源１．の基準電流が第
１トランジスタＱｓのコレクタ電流となったとき安定状
態になる。したがって、第１トランジスタＱ１のペース
エミッタ間電圧は一定となシ、この電圧が出力用トラン
ジスタＱｂｔ ｅ ＱＬ” ｔ〜ＱＬｎ の各ベース・
エミッタに供給されるので、負荷ＲＬＩ 、 ＲＬ＊
、〜ＲＬｎには一定の基準電流Ｉ０が供給される。
て説明する。まず、定電流源Ｉ０による基準電流は第２
トランジスタＱｘのペース電流として流れるため、この
第２トランジスタｑ！はオン状態になる。したがって、
このオン状態になった第２トランジスタＱ２のコレ−フ
タ電流は第３ト２ンジスタＱ、のベース電流として流れ
、この第３トランジスタＱ３がオン状態になる。したが
って、電源端子Ｖｅｃからこのオン状態になった第３ト
ランジスタＱ３のエミッタ・エレクタを介して第１トラ
ンジスタＱ１のベースに電流が供給されると共に、出力
用トランジスタＱＸ、ｔ ｅＱＬｔ 、〜Ｑｔ、ｎ の
各ベースに電流が供給される。このため、第１トランジ
スタＱ１が動作を１始する。このため、この第１トラン
ジスタＱ１のコレクタに電流が流れて、第２トランジス
タＱ冨のベースからコレクタへ、さらに第３トランジス
タＱ３のベース拳コレクタへと増幅電流が流れて、負帰
還がかかる。したがって、第２トランジスタＱ！のｈｒ
ｇを無限大に仮定すると、定電流源１．の基準電流が第
１トランジスタＱｓのコレクタ電流となったとき安定状
態になる。したがって、第１トランジスタＱ１のペース
エミッタ間電圧は一定となシ、この電圧が出力用トラン
ジスタＱｂｔ ｅ ＱＬ” ｔ〜ＱＬｎ の各ベース・
エミッタに供給されるので、負荷ＲＬＩ 、 ＲＬ＊
、〜ＲＬｎには一定の基準電流Ｉ０が供給される。
第３図はこの発明に係るカレントミラー回路の他の実施
例を示す回路図である。同図において、ＱＬＡｌ、ＱＬ
Ａｌ、〜ＱＸ、ムｎは各々のベースとエミッタが並列に
接続されたのち電源端子ｖＣＣに接続されたＰＮＰの出
力用トランジスタ、ＲＬＬ１２ＲＬ□、。
例を示す回路図である。同図において、ＱＬＡｌ、ＱＬ
Ａｌ、〜ＱＸ、ムｎは各々のベースとエミッタが並列に
接続されたのち電源端子ｖＣＣに接続されたＰＮＰの出
力用トランジスタ、ＲＬＬ１２ＲＬ□、。
〜ＲＬＡｎ はそれぞれ一端がこの出力用トランジスタ
ＱＬＡＩＩＱＬＡ！、〜ＱＬＡｎ のコレクタに接続さ
れ、それぞれの他端が共通に接続されたのち接地端子Ｇ
ＮＤに接続された負荷、Ｑ４は第３トランジスタＱ３の
ベース−エミッタ間に接続され、ダイオード機能をもっ
たＰＮＰの第４トランジスタ、Ｑ５は出力用トランジス
タＱｂｓ のベース・エミッタ間に接続され、ダイオー
ド機能をもったＮＰＮの第５トランジスタである。
ＱＬＡＩＩＱＬＡ！、〜ＱＬＡｎ のコレクタに接続さ
れ、それぞれの他端が共通に接続されたのち接地端子Ｇ
ＮＤに接続された負荷、Ｑ４は第３トランジスタＱ３の
ベース−エミッタ間に接続され、ダイオード機能をもっ
たＰＮＰの第４トランジスタ、Ｑ５は出力用トランジス
タＱｂｓ のベース・エミッタ間に接続され、ダイオー
ド機能をもったＮＰＮの第５トランジスタである。
なお、上記構成に′よるカレントミラー回路の動作、す
なわち、出力用トランジスタロ１ム’ ｙ Ｑ Ｌ Ａ
ｍ ｔ〜ＱＬＡｎのコレクタから一定の基準電流Ｉ０を
出力する動作罠ついては第２図に示す回路の動作と同様
に動作することはもちろんである。
なわち、出力用トランジスタロ１ム’ ｙ Ｑ Ｌ Ａ
ｍ ｔ〜ＱＬＡｎのコレクタから一定の基準電流Ｉ０を
出力する動作罠ついては第２図に示す回路の動作と同様
に動作することはもちろんである。
第４図はとの発明に係るカレントミラー回路の更に他の
実施例を示す回路図である。同図において、Ｒｌａ一端
が第１トランジスタＱｔのエミッタに接続され、他端が
接地端子ＧＮＤ に接続された精度向上用抵抗、Ｒ雪は
一端が第２トランジスタｑ鵞のエミッタに接続され、他
端が接地端子ＧＮＤに接続された負帰還ループの利得調
整用抵抗、Ｒ３は一端が′電源端子Ｖｃｅに接続され、
他端が第３トランジスタＱｓのエミッタに接続された精
度向上用抵抗、Ｒ４は一端が電源端子Ｖｅｅ に接続さ
れ、他端が第４トランジスタＱ４のエミッタに接続され
た精度向上用抵抗、Ｒ１１は一端が第５トランジスタＱ
５のエミッタに接続され、他端が接地端子ＧＮＤに接続
式れた精度向上用抵抗、ＲＩＣＩは一端が出力用トラン
ジスタＱｂｔのエミッタに接続され、他端が接地端子Ｇ
ＮＤに接続された精度向上用抵抗、Ｒｗム１は一端が電
源端子ｖｅｅに接続され、他端が出力用トランジスタＱ
Ｌム１の工ミッタに接続された精度向上用抵抗、Ｃ１は
第２トランジスタＱ２のコレクタ・ペース間に接続され
た位相補償用コンデンサ、Ｃ２は第１トランジスＩＱ＋
のコレクタ・ベース間に接続された位相補償用コンデン
サである。
実施例を示す回路図である。同図において、Ｒｌａ一端
が第１トランジスタＱｔのエミッタに接続され、他端が
接地端子ＧＮＤ に接続された精度向上用抵抗、Ｒ雪は
一端が第２トランジスタｑ鵞のエミッタに接続され、他
端が接地端子ＧＮＤに接続された負帰還ループの利得調
整用抵抗、Ｒ３は一端が′電源端子Ｖｃｅに接続され、
他端が第３トランジスタＱｓのエミッタに接続された精
度向上用抵抗、Ｒ４は一端が電源端子Ｖｅｅ に接続さ
れ、他端が第４トランジスタＱ４のエミッタに接続され
た精度向上用抵抗、Ｒ１１は一端が第５トランジスタＱ
５のエミッタに接続され、他端が接地端子ＧＮＤに接続
式れた精度向上用抵抗、ＲＩＣＩは一端が出力用トラン
ジスタＱｂｔのエミッタに接続され、他端が接地端子Ｇ
ＮＤに接続された精度向上用抵抗、Ｒｗム１は一端が電
源端子ｖｅｅに接続され、他端が出力用トランジスタＱ
Ｌム１の工ミッタに接続された精度向上用抵抗、Ｃ１は
第２トランジスタＱ２のコレクタ・ペース間に接続され
た位相補償用コンデンサ、Ｃ２は第１トランジスＩＱ＋
のコレクタ・ベース間に接続された位相補償用コンデン
サである。
なお、上記構成によるカレントミラー回路の動作につい
ては第２図に示す回路の動作と同様に動作することはも
ちろんであるが、精度向上用抵抗Ｒ１＋Ｒ＊ ｌＲ４１
Ｒ５＋Ｒｙｔ、Ｒｇｉｔ 、利得調整用抵抗Ｒ２２位相
補償用コンデンサＣ，，Ｃ，によシカレントミラー回路
の出力電流の精度を高めることができると共に、回路を
安定化させることができる。
ては第２図に示す回路の動作と同様に動作することはも
ちろんであるが、精度向上用抵抗Ｒ１＋Ｒ＊ ｌＲ４１
Ｒ５＋Ｒｙｔ、Ｒｇｉｔ 、利得調整用抵抗Ｒ２２位相
補償用コンデンサＣ，，Ｃ，によシカレントミラー回路
の出力電流の精度を高めることができると共に、回路を
安定化させることができる。
以上詳細に説明したように、この発明に係るカレントミ
ラー回路によれば第２トランジスタおよび第３トランジ
スタによシ、インバーテツド・ダーリントン接続によシ
負帰還ループを構成したので、電源電圧が０．８ Ｖ
（ＩＶｍｇ）程度に下がっても動作が可能であり、精度
の高い出力電流が得られる効果がおる。
ラー回路によれば第２トランジスタおよび第３トランジ
スタによシ、インバーテツド・ダーリントン接続によシ
負帰還ループを構成したので、電源電圧が０．８ Ｖ
（ＩＶｍｇ）程度に下がっても動作が可能であり、精度
の高い出力電流が得られる効果がおる。
【図面の簡単な説明】
第１図は従来の力にントミラー回路を示す回路図、第２
図はこの発明に係るカレントミラー回路の一実施例を示
す回路図、第３図および第４図はそれぞれこの発明に係
るカレントミラー回路の他の実施例を示す回路図である
。 ＱＬｘ、Ｑｃ＊〜Ｑ Ｌ Ｈ＊―・・出力用トランジス
タ、Ｑｌ ・Φ・・第１トランジスタ、Ｑｔ ・・・・
第２トランジスタ、ＲＬＩ 、ＲＬ２〜ｆｌＬＢ＊＊ａ
ａ負荷、ＩＯ・・・・定電流源、ｖｃｃ・・・・電源端
子、ＧＮＤ・・・・接地端子、Ｃ３・・・り第３トラン
ジスタＸＱＬＡＩ 、Ｑｔａｈｔ 、−＋ＱＬＡｎ ・
＊ ・ｍ出力用トランジスタ、ＲＬＡｈＲＬＡ２〜ＲＬ
Ａｎ ＠ｅ・・負荷、Ｃ４・０・・第４トランジスタ、
Ｑｓ ・・・・第５トランジスタ、Ｒｌｔ Ｒｓ 、
Ｒａ 、 Ｒｓ 、 ＲｚｔｙＲｔＡｔ・・・・精度向
上用抵抗、Ｒ２・・・・利得調整用抵抗、ＣＩおよびＣ
２・・・・位相補償用コンデンサ。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
図はこの発明に係るカレントミラー回路の一実施例を示
す回路図、第３図および第４図はそれぞれこの発明に係
るカレントミラー回路の他の実施例を示す回路図である
。 ＱＬｘ、Ｑｃ＊〜Ｑ Ｌ Ｈ＊―・・出力用トランジス
タ、Ｑｌ ・Φ・・第１トランジスタ、Ｑｔ ・・・・
第２トランジスタ、ＲＬＩ 、ＲＬ２〜ｆｌＬＢ＊＊ａ
ａ負荷、ＩＯ・・・・定電流源、ｖｃｃ・・・・電源端
子、ＧＮＤ・・・・接地端子、Ｃ３・・・り第３トラン
ジスタＸＱＬＡＩ 、Ｑｔａｈｔ 、−＋ＱＬＡｎ ・
＊ ・ｍ出力用トランジスタ、ＲＬＡｈＲＬＡ２〜ＲＬ
Ａｎ ＠ｅ・・負荷、Ｃ４・０・・第４トランジスタ、
Ｑｓ ・・・・第５トランジスタ、Ｒｌｔ Ｒｓ 、
Ｒａ 、 Ｒｓ 、 ＲｚｔｙＲｔＡｔ・・・・精度向
上用抵抗、Ｒ２・・・・利得調整用抵抗、ＣＩおよびＣ
２・・・・位相補償用コンデンサ。 なお、図中、同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図
Claims (2)
- （１） 第１導電型の、第１トランジスタ、第１出力用
ト２ンジスタ、第２出力用トランジスタ、・・・第ｎ出
力用トランジスタの各々のベースが共通に接続され、各
々のエミッタが接地端子に接続され。 第１出力用トランジスタ、第２出力用トランジスタ、・
・・第ｎ出力用トランジスタの各々のコレクタがそれぞ
れ負荷に接続されてなるカレントミラー回路において、
基準電流を発生する定電流源の一方の端子が前記第１ト
ランジスタのコレクタに接続され、この接続点に前記第
１トランジスタと同一導電型の第２トランジスタのベー
スが接続され、前記第２トランジスタのコレクタが第２
導電型の第３トランジスタのベースに接続され、前記第
３トランジスタのコレクタが前記第１トランジスタのベ
ースに接続されて負帰還ループを構成することを特徴と
するカレントミラー回路。 - （２）第２導電型の、第３トランジスタ、第１出力用ト
ランジスタ、第２出力用トランジスタ、・・・第ｎ出力
用トランジスタの各々のベースが共通に接続され、各、
々のエミッタが電源端子に接続され、第１出力用ト？ン
ジスタ、第２出力用トランジスタ、・・・第ｎ出力用ト
ランジスタの各々のコレクタがそれぞれ負荷に接続され
てなるカレントミラー回路において、基準電流を発生す
る定電流源の一方の端子が第１導電型の第１トランジス
タのコレクタに接続され、この接続点に前記第１トラン
ジスタと同一導電型の第２トランジスタのベースが接続
され１前記第２トランジスタのコレクタが前記第３トラ
ンジスタのベースに接続され、前記第３トランジスタの
コレクタが前記第１トランジスタのベースに接続され、
前記第３トランジスタのベースとエミッタ間にこれと同
一導電型の第４トランジスタが挿入され、そのベースと
コレクタは相互接続して第３トランジスタのベースに接
続され、エミッタは第３トランジスタのエミッタに接続
され、また前記第１トランジスタのベースと工ミッタ間
にこれと同一導電型の第５トランジスタが挿入でれ、そ
のベーらとコレクタは相互接続して第１トランジスタの
ベースに接続され、千ミッタは第１トランジスタのエミ
ッタに接続嘔れて負帰還ループを構成することを特徴と
するカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094881A JPS60236308A (ja) | 1984-05-09 | 1984-05-09 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094881A JPS60236308A (ja) | 1984-05-09 | 1984-05-09 | カレントミラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60236308A true JPS60236308A (ja) | 1985-11-25 |
Family
ID=14122391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094881A Pending JPS60236308A (ja) | 1984-05-09 | 1984-05-09 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236308A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681961A1 (fr) * | 1991-09-30 | 1993-04-02 | Sgs Thomson Microelectronics | Generateur de courant precis. |
| US5498952A (en) * | 1991-09-30 | 1996-03-12 | Sgs-Thomson Microelectronics, S.A. | Precise current generator |
| US5684393A (en) * | 1991-09-30 | 1997-11-04 | Sgs-Thomson Microelectronics, Inc. | Linear transconductors |
| US5825167A (en) * | 1992-09-23 | 1998-10-20 | Sgs-Thomson Microelectronics, Inc. | Linear transconductors |
-
1984
- 1984-05-09 JP JP59094881A patent/JPS60236308A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2681961A1 (fr) * | 1991-09-30 | 1993-04-02 | Sgs Thomson Microelectronics | Generateur de courant precis. |
| US5498952A (en) * | 1991-09-30 | 1996-03-12 | Sgs-Thomson Microelectronics, S.A. | Precise current generator |
| US5684393A (en) * | 1991-09-30 | 1997-11-04 | Sgs-Thomson Microelectronics, Inc. | Linear transconductors |
| US5825167A (en) * | 1992-09-23 | 1998-10-20 | Sgs-Thomson Microelectronics, Inc. | Linear transconductors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1453732A (en) | Current mirror amplifiers | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| US4119924A (en) | Switchable current amplifiers | |
| US3855541A (en) | Current proportioning circuit | |
| US4454479A (en) | Operational amplifier with improved output capability | |
| JPS60236308A (ja) | カレントミラ−回路 | |
| GB2037111A (en) | Signal change-over amplifier | |
| JPH0580162B2 (ja) | ||
| US4103246A (en) | Switchable current amplifier | |
| JPS58144920A (ja) | 定電流回路 | |
| GB2048597A (en) | Push-pull output circuit | |
| US5365198A (en) | Wideband amplifier circuit using npn transistors | |
| JPH0466125B2 (ja) | ||
| JPH0425210A (ja) | 出力電圧制御回路 | |
| US4303890A (en) | Circuit arrangement for transferring a signal | |
| JPH0535613Y2 (ja) | ||
| JPS6143295Y2 (ja) | ||
| JPS6114174Y2 (ja) | ||
| JPS5819859Y2 (ja) | 差動増幅回路 | |
| JPS6325769Y2 (ja) | ||
| JPS6211375B2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPS5816272Y2 (ja) | シユミツト回路 | |
| JPH0238484Y2 (ja) | ||
| JPH03744Y2 (ja) |