JPS60230735A - 同期符号位置検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、予め定められた周期毎に同期符号が存在して
いる如き信号形態による情報信号の送受。

記録再生などに際して用いられる同期符号位置の検出回
路に関する。

（従来の技術） 予め定められた周期毎に同期符号が存在している如き信
号形態による情報信号の送受、記録再生などに際しては
、情報信号中に含まれている同期符号の時間位置を基準
にしてデータの読取りのタイミングが設定されるように
なされているから、正確な同期符号位置の検出が行なわ
れなければならない。

例えば、文字放送方式においては１時間軸上でシリアル
に伝送されているデータの同期の確保のために用いられ
ているバイト同期方式による同期符号（フレーミングコ
ード）を、受信側の同期符号検出回路で受信データ中が
ら検出して、同期符号の時間位置を却るようにしている
のが最も一般的であったが、この方法ではノイズ等によ
って同期符号の検出ができなかったり、検出された時間
位置が適正な時間位置からずれるということが問題にな
った。

前記の問題点を解決するために、先に、本出願人会社で
は、受信データから検出された同期符号の時間位置を記
憶しておき、その記憶された過去の複数個の同期符号の
時間位置の平均値を最適な同期符号の時間位置とみなし
て用いるというやり方を適用した同期符号位置検出回路
を提案し、それの実施によって良好な成果を挙げ得てい
る。

（発明が解決しようとしている問題点）ところが、前記
した本出願人会社による既提案の同期符号位置検出回路
では、送信側で同期切換えが行なわれたり、あるいは受
信側でチャンネルの切換えが行なわれたような場合にも
、以前の受信データから検出された過去の複数個の同期
符号の時間位置の平均値が同期符号の時間位置として使
用され続けるようになされていたために、前記のような
場合に不具合いの生じることが明らかになり、それの改
善がめられた。

（問題点を解決するための手段） 本発明は、同期符号の検出手段と、前記した同期符号の
検出手段から順次に出力されたＮ個の出力信号のそれぞ
れの時“開位置を、所定の周期でリセットを繰返えして
いる計数器の計数値で定める手段と、前記したＮ個、の
出力信号のそれぞれの時間位置を示している前、記した
計数器による順次のＮ個の計数値をそれぞれ個別に記憶
するＮ個の記憶手段と、前記した付個の記憶手段に記憶
されているＮ個の計数値の平均値を得る手段と、前記の
Ｎ個の計数値の平均値を記憶する手段と、前記したＮ個
の記憶手段に記憶されているＮ個の計数値のすべてが等
しい状態で一致出力を発生する第１の一致検出手段と、
予め定められた期間にわたって同期符号の検出手段から
の出力信号が無い状態において、前記したＮ個の計数値
の平均値の記憶手段に、前記したＮ個の計数値の平均値
を記憶させるようにする手段と、予め定められた期間に
わたって同期符号の検出手段から引続いて出力信号が出
力された状態において前記した第１の一致検出手段から
発生された一致出力によって前記したＮ個の計数値の平
均値の記憶手段に対して前記したＮ個の計数値の平均値
を記憶させるようにする手段と、前記じたＮ個の計数値
の平均値の記憶手段の記憶内容と前記した計数器の計数
値とが一致した状態で一致出力を発生する第２の一致検
出手段とを備えてなる同期符号位置検出回路を提供する
ものである。

（実施例） 以下、添付図面を参照して本発明の同期符号位置検出回
路の具体的な内容について詳細に説明する。添付図面は
、本発明の同期符号位置検出回路を文字放送方式の受信
側に適用実施した場合の一実施態様のブロック図であっ
て、図において、ｌは受信データの入力端子、２は予め
定められた一定の電圧の入力端子、３は水平走査周期の
信号の入力端子、４は同期符号位置信号の出力端子であ
り、前記した入力端子ｌには時間軸上で直列的に順次に
受信データが供給される。

前記の入力端子１に供給された受信データは、シフトレ
ジスタＳＲで直並列変換されて並列信号として同期符号
検出回路ＦＣＤに与えられるが、前記した同期符号検出
回路ＦＣＤでは、それに与えられた並列化された状態の
受信データ中に同期符号が存在しているときに検出パル
スを出力する。

前記の同期検出回路ＦＣＤから出力された検出パルスは
、Ｄ型フリップフロップＯＦＦのクロック端回路へそれ
のラッチパルスとして供給される（図示の実施例では、
Ｎが３の場合を例示しているから図中ではラッチ回路と
して３個のラッチ回路ＬＣ１〜ＬＣ３を図示している）
。

Ｏ２０は発振器であり、この発振器Ｏ３Ｃはデータの転
送周波数と、水平走査周波数との公倍数の関係にある一
定の周波数の被計数パルスを発振してそれを計数器ＣＴ
に供給する。組数器ＣＴは一水平走査周期を単位として
一巡する計数器であり、この計数器ＣＴの計数値は、第
２の一致検出回路ＣＯＭＰ２と第１のラッチ回路ＬＣＩ
　とに与えられている。

前記した第１のラッチ回路ＬＣＩは、同期検出回路ＦＣ
Ｄから出力された検出パルスがラッチパルスとして供給
された時に、その時点の計数器ＣＴの計数値を記憶する
。また、第２のラッチ回路ＬＣ２は、同期検出回路ＦＣ
Ｄから出力された検出パル式ツチパルスとして供給され
た時に、その時点に前記した第１のラッチ回路ＬＣＩに
記憶されていた計数値を記憶し、さらに、第３のラッチ
回路ＬＣ３は、同期検出回路ＦＣＤから出力された検出
パルスがラッチパルスとして供給された時に、その時点
に前記した第２のラッチ回路ＬＣ２に記憶されていた計
数値を記憶する。

したがって、前記した第１〜第３のラッチ回路ＬＣＩ〜
ＬＣ３（Ｎ個のラッチ回路）には、同期検出回路ＦＣＤ
から順次に出力された相続く３個の検出パルスのそれぞ
れの時間位置での計数器ＣＴの計数値が記憶されている
ことになる。

前記した第１〜第３のラッチ回路ＬＣＩ〜ＬＣ３のそれ
ぞれに記憶されている各計数値は、第１の一致検出回路
ＣＯＭＰＩに与えられており、前記した第１の一致検出
回路ＣＯＭＰＩでは同期検出回路ＦＣＤからの検出パル
スがインバータＩＮＶ３を介してそれに与えられた時点
において、前記した第１〜第３のラッチ回路ＬＣＩ〜Ｌ
Ｃ３にそれぞれ記憶されているすべての計数値が同一で
ある場合だけに一致出力パルスを送出し、それをナンド
回路Ｎ２へ与える。

また、前記した第１〜第３のラッチ回路ＬＣＩ〜ＬＣ３
にそれぞれ記憶されている計数値は、加算器ＡＤＤで加
算された後に、除算器ＤＩＶＣで１７Ｎ（図示の例では
Ｎが３であるから除算器ＤＩＶＣでは１／３の演算が行
なわれる）の除算が行なわれてＮ個の計数値の平均値が
算出される。前記したＮ個の計数値の平均値は記憶装置
ｔ（Ｍに入力信号として供給されるが、前記した除算回
路ＤＩＶＣからの出力信号として得られたＮ個の計数値
の平均値が記憶装置１Ｍに記憶されるのは、後述される
オア回路ＯＲを介して記憶回路Ｍに書込パルスが与えら
れるときである。

そして、記憶装置Ｍに記憶されたＮ個の計数値の平均値
は、第２の一致検出回路ＣＯＭＰ２に与えられるから、
第２の一致検出回路ＣＯＭＰ２では記憶装置Ｍに記憶さ
れているＮ個の計数値の平均値と、既述したようにそれ
に供給されている計数器ＣＴにおける計数値とが一致し
たときに一致パルスを発生し、それが同期符号位置信号
として出力端子４に出力される。

さて、受信データ中に同期符号が存在しているときに同
期符号検出回路ＦＣＤから出力された検出パルスは、既
述もしたようにＤ型フリップフロップＤＦＦのクロック
端子に供給されているから、Ｄ型フリップフロップＯＦ
Ｆは、それのクロック端子に同期符号検出回路ＦＣＤか
らの検出パルスが与えられる度毎に、データ端子りに端
子２から供給されて′いる一定のハイレベルの状態を読
込んで、それのＱパ一端子をローレベルの状態にする。

このＤ型フリップフロップＤＦＦは、端子３に与えられ
る水平走査周期のパルスによってクリアされる。

前記のように、Ｄ型フリップフロップＯＦＦのクロック
端子に同期符号検出回路ＦＣＤからの検出パルスが与え
られて、それのＱバ一端子がローレベルの状態になされ
ると、トランジスタＸにはそれのベース回路に設けられ
ている抵抗Ｒ１と抵抗Ｒ２とにより定めらるベース電圧
と、エミッタに接続されている抵抗Ｒ３とによって定め
られる一定の電流が流れる。

Ｃ１は前記のように、トランジスタＸが通電した状態に
充電されるコンデンサ（電流電圧変換コンデンサ）であ
り、また、Ｒ４は前記のコンデンサＣ１に充電された電
荷を放電するための抵抗であり、さらに、抵抗Ｒ５とコ
ンデンサＣ２との回路は、前記したコンデンサＣＩに発
生する急激な電圧変化を軽減するための低域通過濾波器
である。

前記したコンデンサＣＩと抵抗Ｒ４とによる時定数は、
例えば数フィールドの時間長から数十フィールドの時間
長までの時間長で、送信状態や受信状態、その他の諸条
件を勘案して予め定められた時間長になるように定めら
れる。

また、抵抗Ｒ１，Ｒ２，Ｒ３、コンデンサｃ１などの回
路定数は、Ｄ型フリップフロップＯＦＦのクロック端子
に、予め定められた個数（数個〜数十個）の検出パルス
が連続して与えられた状態のときに、コンデンサＣＩの
端子電圧が電圧比較器ＶＣＯＭに設定されている閾値を
超えるようなものとなるように定められるのである。

装置の電源がオンの状態になされた直後の状態、あるい
はチャンネルの切換えが行なわれた直後の状態において
は、コンデンサＣ１は放電状態であって、それの端子電
圧は電圧比較器ＶＣＯＭの閾値に達していないから、電
圧比較器ＶＣＯＭでは非同期状態と対応するハイレベル
の出力信号をインバータＩＮＶＩに与える。

前記したインバータＩＮＶ　１では、それに与えられた
ハイレベルの信号をローレベルの信号に変換してフリッ
プフロップＦＦのリセット端子Ｒに与える。

この状態においてフリップフロップＦＦはリセットされ
、フリップフロップＦＦではナンド回路Ｎ１の一方入力
に対してはローレベルの信号を与え、また、ナンド回路
Ｎ２の一方入力に対してはハイレベルの信号を与える。

前記のようにフリップフロップＦＦがリセットの状態に
なされているときに同期符号検出回路、ＦＣＤから検出
信号が出力されると、その検出信号がインバータＩＮＶ
２によってローレベルの信号に変換されてナンド回路Ｎ
１に与えられるから、ナンド回路Ｎ１からはハイレベル
の書込信号がオア回路ＯＲを介して記憶装置Ｍに与えら
れて、記憶装置Ｍではその時点に除算回路ＤＩＶＣがら
出力されている平均値出力信号を記憶する。

それで、第２の一致回路Ｃ０Ｍ２では前記のようにして
記憶装置Ｍに記憶さ九た平均値と、計数器ｃｒの計数値
とが一致し、たどきに、−散出力信号を同期符号位置信
号として出力端子４に出力する。

そして、フリップフロップＦＦがリセットの状態にある
期間中においては、同期符号検出回路ＦＣＤから次々に
出力される検出パルス毎に、上記のような動作が行なわ
れている。

同期符号検出回路ＦＣＤから次々に出力される検出パル
スがＤ型フリッププロップＯＦＦのクロック端子に供給
される度毎に、Ｄ型フリッププロップＤＴ’ＦのＱバ一
端子がローレベルの状態になされることにより、トラン
ジスタＸが導通してコンデンサＧ１の端子電圧が次第に
ヒ昇して行き、コンデュノサの端子電圧が電圧比較器Ｖ
ＣＯＭに設定されている閾値を超えると、電圧比較器Ｖ
ＣＯＭの出力１７１号が７、：）ｔ　ｔでのハｆレベル
の状態からローレベルの状態に変化し、インバータＴＮ
ＶＩを介してフリップフロップＦＦのリセット端子Ｒに
供給されている信号がそれまでのローレベルの状態から
ハイｌノベルの状態に変化する。

この状態において、同期符号検出回路ＦＣＤからの検出
パルスがインバータＩＮＶ３を介して供給される第１の
一致検出回路ＣＯＭＰＩから一致出力信号が出力される
と、その出力信号はフリップフロップＦＦのセット端子
Ｓとナンド回路Ｎ２とに与えられるから、フリップフロ
ップＦＦがセット状態になされるとともに、ナンド回路
Ｎ２の出力としてハイレベルの状態の信号がオア回路Ｏ
Ｒを介して記憶装置に書込信号として与えられ、それに
より、記憶装置Ｍではその時点に除算回路ＤＩＶＣから
出力されている平均値出力信号を記憶する。

第２の一致回路Ｃ０Ｍ２では前記のようにして記憶装置
Ｍに記憶された平均値と、計数器ＣＴの計数値とが一致
したときに、−散出力信号を同期符号位置信号として出
力端子４に出力する。

そして、フリップフロップＦＦがセット状態にある期間
中においては、同期符号検出回路ＦＣＤから次々に出力
される検出パルス毎に、上記のような動作が行なわれて
いる。

次に、送信側における同期の切換え、あるいは受信側に
おけるチャンネルの切換えなどにより、同期符号検出回
路ＦＣＤから検出パルスが出力されなくなった場合には
、Ｄ型フリップフロップＤＦＦＱバ一端子がハイレベル
の状態を続けることにより、トランジスタＸは不導通の
状態を続けるから、コンデンサＣ１の端子電圧は抵抗Ｒ
４による放電により次第に下降して行く。そして、コン
デンサの端子電圧が電圧比較器ＶＣＯＭに設定されてい
る閾値以下になると、電圧比較器ＶＣＯＮの出力信号が
それまでのローレベルの状態からハイレベルの状態に変
化し、インバータＩＮＶＩを介してリセット端子Ｒに供
給される信号によりフリップフロップＦＦがリセットさ
れて、その後はブリップフロップＦＦがリセッｌ−され
た状態について既述したとおりの動作を行なう。

（効果） 以上、詳細に説明したところから明らかなように、本発
明の同期符号位置検出回路は、同期符号の検出手段と、
前記した同期符号の検出手段から順次に出力されたＮ個
の出力信号のそれぞれの時間位置を、所定の周期でリセ
ットを繰返えしている計数器の計数値で定める手段と、
前記したＮ個の出力信号のそれぞれの時間位置を示して
いる前記した計数器による順次のＮ個の計数値をそれぞ
れ個別に記憶するＮ個の記憶手段と、前記したＮ個の記
憶手段に記憶されているＮ個の計数値の平均値を得る手
段と、前記のＮ個の計数値の平均値を記憶する手段と、
前記したＮ個の記憶手段に記憶されているＮ個の計数値
のすべてが等しい状態で一致出力を発生する第１の一致
検出手段と、予め定められた期間にわたって同期符号の
検出手段からの出力信号が無い状態において、前記した
Ｎ個の計数値の平均値の記憶手段に、前記したＮ個の計
数値の平均値を記憶させるようにする手段と。

予め定められた期間にわたって同期符号の検出手段から
引続いて出力信号が出力された状態において前記した第
１の一致検出手段から発生された一致出力によって前記
したＮ個の計数値の平均値の記憶手段に対して前記した
Ｎ個の計数値の平均値を記憶させるようにする手段と、
前記したＮ個の計数値の平均値の記憶手段の記憶内容と
前記した計数器の計数値とが一致した状態で一致出力を
発生する第２の一致検出手段とを備えてなるものである
から、ノイズなどによって受信データから同期符号が検
出されない状態においても、過去の検出結果に基づいて
安定な同期符号位置信号を得ることができるとともに、
送信側における同期の切換え、あるいは受信側における
チャンネル切換えなどに基づいて同期ずれが生じた場合
でも、自動的に安定な同期符号位置信号を得ることがで
きるのであり、本発明の同期符号位置検出回路によれば
、常に良好な同期符号位置信号を発生させることができ
１本発明により既述した従来の問題点は良好に解決され
るのである。

【図面の簡単な説明】

添付図面は本発明の同期符号位置検出回路の一実施例の
ブロック図である。 ■・・・受信データの入力端子、４・・・同期符号位置
信号の出力端子、ＳＲ・・シフトレジスタ、ＦＣＤ・・
・同期符号検出回路、ＯＦＦ・・・Ｄ型フリップフロッ
プ、Ｘ・・トランジスタ、Ｒ１−Ｒ５・・・抵抗、Ｃ１
，Ｃ２・・・コンデンサ、ＦＦ・・・フリップフロップ
、Ｎｌ、Ｎ２・・・ナンド回路、ＯＲ・・・オア回路、
ＩＮＶＩ〜ＩＮＶ３・・・インノベータ、　ＯＳＣ・・
・発振器、ＣＴ・・・計数器、ＬＣＩ〜ＬＣ３・・・ラ
ッチ回路、ＡＤト・加算器、　ＤＩＶＣ・・・除算器、
Ｍ・・・記憶装置、ＶＣＯト・電圧比較器、ＣＯＭＰＩ
、ＣＯＭＰ２−・・第１゜第２の一致検出回路、

Claims (1)

【特許請求の範囲】
1. 同期符号の検出手段と、前記した同期符号の検出手段か
   ら順次に出力されたＮ個の出力信号のそれぞれの時間位
   置を、所定の周期でリセットを繰返えしている計数器の
   計数値で定める手段と、前記したＮ個の出力信号のそれ
   ぞれの時間位置を示している前記した計数器による順次
   のＮ個の計数値をそれぞれ個別に記憶するＮ個の記憶手
   段と、前記したＮ個の記憶手段に記憶されているＮ個の
   計数値の平均値を得る手段と、前記のＮ個の計数値の平
   均値を記憶する手段と、前記したＮ個の記憶手段に記憶
   されているＮ個の計数値のすべてが等しい状態で一致出
   力を発生する第１の一致検出手段と、予め定められた期
   間にわたって同期符号の検出手段からの出力信号が無い
   状態において、前記したＮ個の計数値の平均値の記憶手
   段に、前記したＮ個の計数値の平均値を記憶させるよう
   にする手段と、予め定められた期間にわたって同期符号
   の検出手段から引続いて出力信号が出力された状態にお
   いて前記した第１の一致検出手段から発生された一致出
   力によって前記したＮ個の計数値の平均値の記憶手段に
   対して前記したＮ個の計数値の平均値を記憶させるよう
   にする手段と、前記したＮ個の計数値の平均値の記憶手
   段の記憶内容と前記した計数器の計数値とが一致した状
   態で一致出力を発生する第２の一致検出手段とを備えて
   なる同期符号位置検出回路