JPS60230238A - Microprogram control device - Google Patents

Microprogram control device

Info

Publication number
JPS60230238A
JPS60230238A JP8390584A JP8390584A JPS60230238A JP S60230238 A JPS60230238 A JP S60230238A JP 8390584 A JP8390584 A JP 8390584A JP 8390584 A JP8390584 A JP 8390584A JP S60230238 A JPS60230238 A JP S60230238A
Authority
JP
Japan
Prior art keywords
memory
control
control memory
address
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8390584A
Other languages
Japanese (ja)
Other versions
JPH0561659B2 (en
Inventor
Morishige Kaneshiro
金城 守茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8390584A priority Critical patent/JPS60230238A/en
Publication of JPS60230238A publication Critical patent/JPS60230238A/en
Publication of JPH0561659B2 publication Critical patent/JPH0561659B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To execute easily the patch of a micro-instruction and to optimize of the micro-instruction by rewriting a microprogram in a control memory by the micro-instruction. CONSTITUTION:A microprogram in a control memory 3 is rewritten by storing temporarily a data (microprogram) sent from a main memory through a bus 1, in a buffer memory 9 through a driver 2, and thereafter, transferring it to the control memory 3. That is to say, the store destination head address of the buffer memory 9, the transfer destination head address of the control memory 3, and the number of transfer data are loaded to registers 11, 12, and a transfer controlling circuit 10, respectively. When the transfer controlling circuit 10 is started, the data is transferred to the address of the control memory 3 indicated, by the register 12, and when a prescribed data transfer is ended, a multiplexer 13 inputs a data of an address controlling circuit 6 side.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、マイクロプログラムで制御される計算機にお
けるマイクロプログラム制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a microprogram control device for a computer controlled by a microprogram.

〔発明の技術的背景〕[Technical background of the invention]

従来のマイクロプログラム制御計算機における制御メモ
リ装置は、マイクロプログラムを記憶する制御メモリと
、ユーザに開放きれているWC8(Wratable 
Control Storage)とから構成されてい
る。通常、制御メモリはRO8(ReadOnly S
torage )で構成さレテイルカ、近年、マイクロ
プログラムのバッチのし易さからRAMで構成されるよ
うになってきている。制御メモリをRAMで構成した場
合CPUの電源投入時に、フロッピーディスク又はEP
−ROMからマイクロプログラムがRAMへイニシャル
ローゲイングされる。
The control memory devices in conventional microprogram control computers include a control memory that stores microprograms, and a WC8 (Wratable) memory that is open to the user.
Control Storage). Usually, the control memory is RO8 (ReadOnly S
In recent years, memory cards have been constructed using RAM because of the ease of batch processing of microprograms. If the control memory is configured with RAM, the floppy disk or EP
- The microprogram is initialized from the ROM to the RAM.

第1図は従来のマイクロプログラム制御装置の一例を示
した構成図である。符号1はティスティネーシロンバス
で、符号2はこのバス1からデータを取込む際に使用さ
れるドライバでおる。符号3は基本的ナマイクロプログ
ラム(マイクロ命令)が記憶される制御メモリで、符号
4はユーザに開放される書込み可能な制御メモリ(WC
S )である。
FIG. 1 is a block diagram showing an example of a conventional microprogram control device. Reference numeral 1 is a tistron bus, and reference numeral 2 is a driver used to take in data from this bus 1. Reference numeral 3 is a control memory in which basic microprograms (microinstructions) are stored, and reference numeral 4 is a writable control memory (WC) that is open to the user.
S).

符号5は制御メモリ3又はWO84から読出された実行
直前のマイクロ命令がロードされるレジスタ(CDR)
である、符号6はマイクロ命令をデコードして、次に実
行すべきマイクロ命令を制御メモリ3又はWO84から
読み出すアドレス制御回路である。符号7はディスティ
ネーションバス1がら送うれてくるアドレスを保持する
アドレスレジスタ(WAR)で、符号8はアドレスレジ
スタ7又はアドレス制御回路6からのアドレスを選択す
るマルチプレクサである。
Reference numeral 5 is a register (CDR) into which the microinstruction immediately before execution read from the control memory 3 or WO84 is loaded.
Reference numeral 6 is an address control circuit that decodes the microinstruction and reads out the next microinstruction to be executed from the control memory 3 or WO84. Reference numeral 7 is an address register (WAR) that holds an address sent from the destination bus 1, and reference numeral 8 is a multiplexer that selects an address from the address register 7 or the address control circuit 6.

制御メモリ3がRO8で構成されていない場合は、電源
投入時図示されないフロッピーディスクや別置のROM
からマイクロ命令が制御メモリ3に転送される。通常の
命令(機械語)の実行は制御メモリ3に格納されている
マイクロ命令を遂次読出すことによって実行される。こ
の時の動作は制御メモリ3からのマイクロ命令をレジス
タ5に読出し、これをデコードして命令実行のための他
の回路が制御される。l/レジスタに保持されたマイク
ロ命令の一部はアドレス情報としてアドレス制御回路6
へ入力される。アドレス制御回路6では次に実行すべき
マイクロ命令が格納されているアドレスを制御メモリ3
又はWO2へ出力して、制御メモリ3をアクセスする。
If the control memory 3 is not configured with RO8, a floppy disk or separate ROM (not shown) will be inserted when the power is turned on.
The microinstructions are transferred from the control memory 3 to the control memory 3. Normal instructions (machine language) are executed by successively reading microinstructions stored in the control memory 3. The operation at this time is to read the microinstruction from the control memory 3 into the register 5, decode it, and control other circuits for executing the instruction. A part of the microinstruction held in the l/register is sent to the address control circuit 6 as address information.
is input to. The address control circuit 6 stores the address where the next microinstruction to be executed is stored in the control memory 3.
Or output to WO2 to access control memory 3.

WO84への書き込み動作は以下の如く行なわれる。即
ち、wc S 4の書込みアドレスをディスティネーシ
ョンバス1、ドライバ2を通してレジスタ7ヘロードし
た後、マルチプレクサ8をレジスタ7側を選択するよう
に切換える。その後WC84へ書込むデータ(マイクロ
命令)をディスティネーションバス1、ドライバ2全通
してWO84へ送り、レジスタ7からマルチプレクサ8
を通して指疋されるアドレスに従って、マイクロ命令を
WO84へ書込む。
The write operation to WO84 is performed as follows. That is, after loading the write address of wc S 4 to the register 7 through the destination bus 1 and driver 2, the multiplexer 8 is switched to select the register 7 side. After that, data (microinstruction) to be written to WC84 is sent to WO84 through destination bus 1 and driver 2, and from register 7 to multiplexer 8.
A microinstruction is written to the WO84 according to the address specified through the WO84.

以上の動作はマイクロ命令により実行される。この時、
ティステイネ−ジョンバス1により伝達されるデータは
図示されない主メモリからのデータが主であり、主メモ
リからWO84へのデータ転送が実行される。なお、W
C8A上のマイクロ命令を □実行する時は、マルチプ
レクサ8をアドレス制御回路6側にして制御メモリ3の
出力を禁止した後、アドレス制御回路6からマルチプレ
クサ8を通して出力されるアドレスに従って、WO84
内のマイクロ命令が読出され、これがレジスタ5ヘロー
ドされる。
The above operations are executed by microinstructions. At this time,
The data transmitted by the transmission bus 1 is mainly data from a main memory (not shown), and data is transferred from the main memory to the WO 84. In addition, W
□When executing the microinstruction on C8A, after setting the multiplexer 8 to the address control circuit 6 side and inhibiting the output of the control memory 3, the WO84 is executed according to the address output from the address control circuit 6 through the multiplexer 8.
The microinstruction within is read and loaded into register 5.

このように、従来のマイクロプログラム制御装置ではマ
イクロ命令自身でデータを書換えることができるのはW
O84だけに限られていた。従って、CPUが動作中に
制御メモリ3の内容を書換えることは行なわれて1.^
なかった。このため、マイクロプログラムのパッチはフ
ロッピーディスクあるいはEP−ROMの内容を書換え
ることにより行なわれていた。
In this way, in conventional microprogram control devices, data can be rewritten by microinstructions themselves using W.
It was limited to O84 only. Therefore, the contents of the control memory 3 are not rewritten while the CPU is operating.1. ^
There wasn't. For this reason, microprograms have been patched by rewriting the contents of a floppy disk or EP-ROM.

〔背景技術の問題点〕[Problems with background technology]

上記の如く、従来のマイクロプログラム制御装置では、
CPUが動作中にマイクロプログラムを書換えることが
できるのはWO2に限られており、制御メモリに格納さ
れている基本的命令のマイクロプログラムを書換えるこ
とができないため、マイクロ命令のバッチを容易に行な
うことができず、且ツマイクロ命令のダイナミックな最
適化を図ることができないという欠点があった。
As mentioned above, in the conventional microprogram control device,
It is only in WO2 that the microprogram can be rewritten while the CPU is operating, and it is not possible to rewrite the basic instruction microprogram stored in the control memory, so it is not possible to easily rewrite batches of microinstructions. However, the disadvantage is that it is not possible to perform dynamic optimization of microinstructions.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記の欠点に鑑み、マイクロ命令自身
でマイクロプログラムtelえることができるマイクロ
プロクラム制御装置を提供することにある。
SUMMARY OF THE INVENTION In view of the above-mentioned drawbacks, an object of the present invention is to provide a microprogram control device in which microprograms can be telegraphed by microinstructions themselves.

〔発明の概要〕[Summary of the invention]

本発明は、マイクロ命令を格納する書換え可能な制御メ
モリと、この制御メモリへ転送する書き換マイクロ命令
を一旦保持するバッファメモリと、前記マイクロ命令に
よる起動がかかると前記バッファメモリから制御メモリ
へのデータ転送を制御する転送制御回路と、このデータ
転送後に実行するマイクロ命令の抗み出しアドレスを保
持し、前記制御メモリからマイクロ命令を読出す制御を
行なうアドレス制御回路と、電源投入直後必要最低限の
マイクロプログラムを前記制御メモリへ転送するメモリ
及び初期転送制御回路とを具備したマイクロプログラム
制御装置を採用することにより、上記目的を達成するも
q)である。
The present invention provides a rewritable control memory for storing micro-instructions, a buffer memory for temporarily holding rewritten micro-instructions to be transferred to the control memory, and a transfer from the buffer memory to the control memory when activated by the micro-instructions. A transfer control circuit that controls data transfer, an address control circuit that holds the protruding address of a microinstruction to be executed after this data transfer, and controls the reading of the microinstruction from the control memory, and the minimum necessary level immediately after power is turned on. The above object q) is achieved by employing a microprogram control device comprising a memory for transferring a microprogram to the control memory and an initial transfer control circuit.

〔発明の実施例〕[Embodiments of the invention]

以下本発明の一実施例を従来例と同一部には同一符号を
付して図面を参照しつつ説明する。第2図は本発明のマ
イクロプログラム制御装置の一実施例を示した構成図で
ある。符号1はディスティネーションバス、符号2はこ
のバス1からデータを取込む際に使用するドライバであ
る。符号3はマイクロ命令が記憶される書換え可能な制
御メモリ (RAM)で、符号5は制御メモリ3から出
力される実行直前のマイクロ命令がロードされるレジス
タ(CDR)である。符号6は制御メモリ3用のアドレ
ス制御回路である。符号9は制御メモリ3ヘデイステイ
ネーシヨンバス1を通して転送するデータを一時的にス
トアするバッファメモリで、符号10はマイクロ命令に
より起動をかけパップアメモリ9の内容を制御メモリ3
へ転送する際の制御を行なう転送制御回路であり、更に
符号11はバッファメモリ9のリードライトアドレスを
保持するレジスタ(AR)でおる。符号12は制御メモ
リ3へのデータ転送時に、制御メモリ3の書込みアドレ
スを保持するレジスタ(WAR)で、符号13は制御メ
モリ3へのデータ転送時にはレジスタ12からのアドレ
スを制御メモリ3からマイクロ命令を読出してこれを実
行する時にはアドレス制御回路6からのアドレスを選択
して、制御メモリ3へ出力するマルチプレクサ(MPX
)である。
An embodiment of the present invention will be described below with reference to the drawings, in which the same parts as those of the conventional example are given the same reference numerals. FIG. 2 is a block diagram showing one embodiment of the microprogram control device of the present invention. Reference numeral 1 is a destination bus, and reference numeral 2 is a driver used to take in data from this bus 1. Reference numeral 3 is a rewritable control memory (RAM) in which micro-instructions are stored, and reference numeral 5 is a register (CDR) into which the micro-instructions immediately before execution that are output from the control memory 3 are loaded. Reference numeral 6 is an address control circuit for the control memory 3. Reference numeral 9 is a buffer memory for temporarily storing data to be transferred to the control memory 3 via the destination bus 1. Reference numeral 10 is a buffer memory that is activated by a microinstruction and transfers the contents of the papier memory 9 to the control memory 3.
This is a transfer control circuit that controls the transfer to the buffer memory 9, and numeral 11 is a register (AR) that holds the read/write address of the buffer memory 9. Reference numeral 12 is a register (WAR) that holds the write address of the control memory 3 when data is transferred to the control memory 3, and reference numeral 13 is a register (WAR) that holds the write address of the control memory 3 when data is transferred to the control memory 3. When reading and executing this, a multiplexer (MPX) selects the address from the address control circuit 6 and outputs it to the control memory 3.
).

符号14は電源投入直後、制御メモリ3へ転送すべきマ
イクロ命令(マイクロプログラム)を記憶するメモリ(
RO8)で、符号15はRO814からのマイクロ命令
をRO814から制御メモリ3へ転送する時に、RO8
14、制御メモリ3を制御する初期転送制御回路である
Reference numeral 14 denotes a memory (microprogram) for storing microinstructions (microprograms) to be transferred to the control memory 3 immediately after the power is turned on.
RO8), and reference numeral 15 indicates when the microinstruction from RO814 is transferred from RO814 to control memory 3.
14, an initial transfer control circuit that controls the control memory 3;

次に本実施例の動作について説明する。電源投入時、初
期転送制御回路15によってRO814内のマイクロ命
令(マイクロプログラム)が制御メモリ3へ転送され順
に書き込まれる。この転送終了後はアドレス制御回路6
によって制御メモリ3内のマイクロ命令が読出されレジ
スタ5にロードされ、マイクロ命令が遂次実行される。
Next, the operation of this embodiment will be explained. When the power is turned on, microinstructions (microprograms) in the RO 814 are transferred to the control memory 3 by the initial transfer control circuit 15 and written in order. After this transfer is completed, the address control circuit 6
The microinstructions in the control memory 3 are read out and loaded into the register 5, and the microinstructions are sequentially executed.

即ち1、通常のマイクロ命令の実行は、レジスタ5、ア
ドレス制御回路6、マルチプレクサ13、制御メモリ3
、レジスタ5び)ループで制御される。
That is, 1. Normal microinstruction execution is performed using register 5, address control circuit 6, multiplexer 13, and control memory 3.
, register 5) is controlled by a loop.

次に制御メモリ3の書換えについて説明する、制御メモ
リ:1内のマイクロプログラムの書換えは、図示されな
い主メモリからディスティネーションバス1を通して送
られてくるデータ(マイクロブ ゝログラム)をドライ
バ2を介して一旦バッファメモリ9ヘスドアし、その後
このバッファメモリ9から制御メモリ3ヘマイクロプロ
グラムを転送することにより行なわれる。即ち、制御メ
モリ3から読出式れるマイクロ命令により、ディスティ
ネーションバス1を介して転送されるバッファメモリ9
のデータストア先アドレスをドライバ2を通してレジス
タ11ヘセツトした後、図示されない主メモリから読出
されるデータ(マイクロブロタラム)を前記ストア先ア
ドレスに従ってディスティネーションバス1、ドライバ
2を通してバッファメモリ9へ順次ストアする。このデ
ータの転送終了後、バッファメモリ9のストア先先頭ア
ドレス、制御メモリ3の転送先先頭アドレス及び転送デ
ータ数がそれぞれレジスタ11、レジスタ12及び転送
制御回路10ヘロードされる。次にバッファメモリ9か
ら制御メモリ3へのデータ転送を制御する転送制御回路
10へ起動がかけられる。この起動がかかると、し体ス
タ5の保持内容は無効となり、アドレス制御回路6は前
記起動をかけたマイクロ命令の次に実行するマイクロ命
令のアドレスを保持する。転送制御回路10はレジスタ
11によって示されるバッファメモリ9のアドレスから
データを読み出し、このデータをレジスタ12で示され
る制御メモリ3のアドレスへ書込む。バッファメモリ9
から制御メモリ3への所定の転送分のデータ転送が終了
すると、マルチプレクサ13はアドレス制御回路6側の
データを取込むように切換えられ、アドレス制御回路6
から送られてくる読み出しアドレスに従って制御メモリ
3のマイクロ命令が読出され、これがレジスタ5ヘロー
ドされる。この時、レジスタ5の内容は有効となり、前
述したマイクロ命令の実行が行なわれる。
Next, we will explain how to rewrite the control memory 3. To rewrite the microprogram in the control memory 1, data (microprogram) sent from the main memory (not shown) through the destination bus 1 is first passed through the driver 2. This is done by loading the buffer memory 9 and then transferring the microprogram from the buffer memory 9 to the control memory 3. That is, the buffer memory 9 is transferred via the destination bus 1 in response to a microinstruction read from the control memory 3.
After setting the data storage destination address in the register 11 through the driver 2, the data (micro program) read from the main memory (not shown) is sequentially stored into the buffer memory 9 through the destination bus 1 and the driver 2 according to the storage destination address. . After this data transfer is completed, the storage destination start address of the buffer memory 9, the transfer destination start address of the control memory 3, and the number of transferred data are loaded into the register 11, the register 12, and the transfer control circuit 10, respectively. Next, the transfer control circuit 10 that controls data transfer from the buffer memory 9 to the control memory 3 is activated. When this activation occurs, the contents held in the data register 5 become invalid, and the address control circuit 6 holds the address of the microinstruction to be executed next to the activated microinstruction. Transfer control circuit 10 reads data from the address of buffer memory 9 indicated by register 11 and writes this data to the address of control memory 3 indicated by register 12. Buffer memory 9
When a predetermined amount of data has been transferred from the address control circuit 6 to the control memory 3, the multiplexer 13 is switched to take in the data from the address control circuit 6.
The microinstruction in the control memory 3 is read out according to the read address sent from the control memory 3, and is loaded into the register 5. At this time, the contents of register 5 become valid, and the aforementioned microinstruction is executed.

〔発明の効果〕〔Effect of the invention〕

本実施例によれば、マイクロ命令によって制御メモリ3
内のマイクロプログラムをその全域で書換えることがで
き、マイクロ命令のパッチを容易とすることができると
共に、更に計算機自身でマイクロプログラムをダイナミ
ックに変更することができ、マイクロ命令の最適化を容
易に行なうことができる。更に、制御メモリ3は基本的
制御データが格納される領域と共に、ユーザが自由に使
用するデータが格I13すれる領域(WO2)を有し、
基本的制御データ格納領域とWO2の容量の境界をなく
して、制御メモリ3の使用効率を向上甥せることができ
る。
According to this embodiment, the control memory 3 is
The microprogram within the computer can be rewritten over its entire range, making it easy to patch microinstructions.Furthermore, the computer itself can dynamically change the microprogram, making it easy to optimize microinstructions. can be done. Furthermore, the control memory 3 has an area (WO2) where basic control data is stored, as well as an area (WO2) where data freely used by the user is stored.
By eliminating the boundaries between the basic control data storage area and the capacity of WO2, the efficiency of use of the control memory 3 can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のマイクロプログラム制御装置の一例を示
し、た構成図、・磨2図は本発明のマイク西プログラム
制御装置の一実施例を示した構成図である。 3・・・制御メモリ 4.11.12・・・レジスタ 6・・・アドレス制御回路 9・・・バッファメモリ 10・・・転送制御回路 13・・・マルチプレクサ 14・・・メモリ 15・・・初期転送制御回路 代理人 弁理士 則 近 憲 佑 (ほか1名)
FIG. 1 is a block diagram showing an example of a conventional microprogram control device, and FIG. 2 is a block diagram showing an embodiment of the microprogram control device of the present invention. 3... Control memory 4.11.12... Register 6... Address control circuit 9... Buffer memory 10... Transfer control circuit 13... Multiplexer 14... Memory 15... Initial stage Transfer control circuit agent Patent attorney Kensuke Chika (and 1 other person)

Claims (1)

【特許請求の範囲】[Claims] マイクロ命令を格納する書き換え可能な制御メモリと、
この制御メモリへ転送する書き換えマイクロ命令を一旦
保持するバッファメモリと、前記マイクロ命令による起
動がかかると前記バッファメモリから制御メモリへのデ
ー久転送を制御する転送制御回路と、このデーj転送後
に実行するマイクロ命令の読み出しアドレスを保持し、
前記制御メモリからマイクロ命令を読出す制御を行なう
アトルス制御回路と、電源投入直後必要最低限のマイク
ロプログラムを前記制御メモリへ転送するメモリ及び初
期転送制御回路とを具備して成るεとを特徴とするマイ
クロプログラム制御装置。
a rewritable control memory that stores microinstructions;
A buffer memory that temporarily holds the rewriting microinstruction to be transferred to this control memory, a transfer control circuit that controls data transfer from the buffer memory to the control memory when activated by the microinstruction, and a transfer control circuit that controls the data transfer from the buffer memory to the control memory, and holds the read address of the microinstruction to
ε comprising an atrus control circuit that controls reading of microinstructions from the control memory, and a memory and an initial transfer control circuit that transfer the minimum required microprogram to the control memory immediately after power is turned on. microprogram controller.
JP8390584A 1984-04-27 1984-04-27 Microprogram control device Granted JPS60230238A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8390584A JPS60230238A (en) 1984-04-27 1984-04-27 Microprogram control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8390584A JPS60230238A (en) 1984-04-27 1984-04-27 Microprogram control device

Publications (2)

Publication Number Publication Date
JPS60230238A true JPS60230238A (en) 1985-11-15
JPH0561659B2 JPH0561659B2 (en) 1993-09-06

Family

ID=13815633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8390584A Granted JPS60230238A (en) 1984-04-27 1984-04-27 Microprogram control device

Country Status (1)

Country Link
JP (1) JPS60230238A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199231A (en) * 1988-02-04 1989-08-10 Hitachi Ltd Microprogram changing device
JPH05334197A (en) * 1992-05-28 1993-12-17 Matsushita Electric Ind Co Ltd Instruction ram updating circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS545343A (en) * 1977-06-15 1979-01-16 Toshiba Corp Micro program processing system
JPS5541511A (en) * 1978-09-16 1980-03-24 Nippon Telegr & Teleph Corp <Ntt> Micro program control system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS545343A (en) * 1977-06-15 1979-01-16 Toshiba Corp Micro program processing system
JPS5541511A (en) * 1978-09-16 1980-03-24 Nippon Telegr & Teleph Corp <Ntt> Micro program control system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01199231A (en) * 1988-02-04 1989-08-10 Hitachi Ltd Microprogram changing device
JPH05334197A (en) * 1992-05-28 1993-12-17 Matsushita Electric Ind Co Ltd Instruction ram updating circuit

Also Published As

Publication number Publication date
JPH0561659B2 (en) 1993-09-06

Similar Documents

Publication Publication Date Title
JP2010500682A (en) Flash memory access circuit
JPH01120660A (en) Microcomputer device
JP2000163268A (en) Computer
KR100223844B1 (en) Option circuit
JPS60230238A (en) Microprogram control device
JP3694005B2 (en) Digital signal processing apparatus and digital signal processing method
JP2001109629A (en) Device and method for controlling boot of cpu
JP3956305B2 (en) Nonvolatile semiconductor memory device and data processing device
JPH08305561A (en) Method and device for down-loading firmware
JPH11184724A (en) In-circuit emulator and semiconductor integrated circuit
JPH01261758A (en) Computer system
GB2304209A (en) Starting up a processor system
JP2000305771A (en) Method for loading software to microcomputer incorporating nonvolatile memory
JP3168845B2 (en) Digital signal processor
JPS58101360A (en) Data processor
JPH08101794A (en) Rewriting system for firmware program
JP3139310B2 (en) Digital signal processor
JP3097602B2 (en) Data processing device
JP3481666B2 (en) Method and apparatus for controlling memory access of processor
JPS58182731A (en) Initialization controlling system of storage device
JPS62130427A (en) Memory read/write system
JPH0426913Y2 (en)
JPS59206948A (en) Information processing device
JP3127737B2 (en) Digital signal processor
JPS63237133A (en) Central processing unit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term