JPS6022829A - 高分解能周波数合成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はフェイズロックループを用いた周波数合成装
置に関し、特に高い分解能で周波数を変化させることが
できる高分解能周波数合成装置を提供しようとするもの
である。

〈従来技術〉 第１図にフェイズロックループを用いだ一磐的な周波数
合成装置を示す。図中１は電圧制御発振器（以下ＶＣＯ
と称す）、２はこのＶＣＯＬの出力信号の周波数を分周
する分周器、３け位相検波器を示す。この位相検波器３
は基準発振器４から出力される基準信号と分周器２から
与えられる分周出力信号との位相差を検出し、その位相
差に対応したパルス幅を持つパルスを出力する０、位相
検波器３の検波出力はローパスフィルタ５により平滑さ
れてＶＣＯＩの制御入力端子に馬えられる。。

この第１図に示す周波数合成装置によれば分周器２の分
周比を１／ｎ１基準発振器４から出力される基準信号の
周波数をｆｒとすれ（寸ｖｃｏｉの発振周波数ｆＯは ｆＯ−ｎ１１ｆｒ　け） となる。

のように変化させることによりＶＣＯＩの発振局１皮数
ｆＯをｎｆｒ、（ｎ＋１）ｆｒ、（ｎ＋２）ｆｒ・・・
・又は（ｎ−１）ｆｒ、（ｎ−２）ｆｒ、（ｎ−３）ｆ
ｒ＊＊＊＊のように変化させることができる。

ところでこの第１図に示す周波数合成装置において周波
数を変化させる分解能は分周器２の分周比１／ｎで決ま
る。従ってその分解能は基準信号の周波数ｆｒの整数倍
でしか変化させることができない。つ捷り基準周波数ｆ
ｒの高調波間隔の分解能でしか周波数を変えることがで
きない欠点がある。

このため第２図に示すような高分解能周波数合成装置が
提案されている。第２図に示す周波数合成装置は「実開
昭５３−１５２５５２号公報」に開示されたものである
。

第２図に示す高分解能周波数合成装置はＶＣＯＩと分周
器２との間にパルス除去回路６を介挿し、このパルス除
去回路６において基準発振器４の所定の周期毎にＶＣＯ
Ｌかも分周器２に与えられるぺきパルスを除去し、この
パルス除去動作により位相検波器３の検波出力にオフセ
ット電圧を発生させ、このオフセット／”Ｍ圧によりＶ
ＣＯＩの発振周波数を偏移させるようにしたものである
。尚７はパルス除去回路６を制御する制向１手段を示す
。

ＶＣＯＬの発振周波数ｆｏとパルス除去動作との関係は
次の如くである。

ｆ　ｏ　＝（ｎ＋Ｈ）　ｆ　ｒ　ｆ２１ｎは分周器２の
分周数、Ｍは基準信号のサイクル数、Ｋはサイクル数Ｍ
の期間におけるパルス除去動作の回数を示す。

例えばｆ　ｒ＝１００ＫＨｚ、　ｎ　＝　３　、　Ｍ＝
　５　、　Ｋ＝　１の場合、ｆｏ−３２０ＫＨ２となる
。こ＼で２０　ｉ（［−１ｚはパルス除去動作によって
生じたオフセット周波数である。このように第２図に示
す周波数合成装置によればＫの分解能でＶＣＯＩの発振
周波数ｆ。

を変化させることができる。

〈第２図に示す装置の欠点〉 上述したように第２図に示す周波数合成装置によればＫ
の分解能でＶＣＯＩの発振周波数ｆＯを変化させること
ができ、高分解能の周波数合成装置を得ることができる
。

然し乍ら第２図に示す装置には次のような欠点がある。

第３図に分周器２０分周比が１／３の時の位相検波器３
の動作について説明する。この場合基準信号が５ザイク
ル経過する毎に１回パルスを消去しているので、パルス
消去によるオフセット周波数ば、Ｌｘｆｒとなる１、例
えば基準信号が１００ＫＨｚならばＶ　ＣＯ］の出力周
波数Ｕ：　３２０　ＫＨ７，になる。

位相検波器３から出力されるパルスのパルス幅は分周出
力と力・準信号との時間差によって与えられる３、従っ
て−Ｖ　Ｃ０１の出力信−号を１サイクル消去する直前
の位相検波出力の時間幅が最大の時間幅となる。その最
大時間幅は以下の式で表わされる、。

Ｔｐｄ：ＰＤ出力最大時間幅 ｆｒ：基準信号周波数 ｆｏｆｆ：オフセット周波数 ｎ：整数分周値 第３式にｆ　ｒ＝１００ＫＨｚ、　ｆｏｆｆ　＝＝２０
に＋−１ｚ、　ｎ＝３をあてはめれば、’ｒｐｄ＝２．
５μｓとなる。

第４図に分周器２の分周比Ｘ−１の時の動作を示す。動
作は第３図の場合とまったく同じである３、基準信号の
周波数ｆｒを前例と同じように１００Ｋ［（ｚとすると
、ｖＣｏｌの出力周）度数ｆＯは１２０Ｋｔ−１ｚにな
る。またＶＣＯ信号を１サイクル消去する直前の位相検
波出力の最大時間幅はＴｐｄ＝６．６μｓになる。

第４図の場合にはオフセット周波数ｆｏｆｆが大きい（
例では２０ＫＨｚ）ので問題はない。しかしオフセット
周波数を小さくすると、位相検波出力の最大時間幅Ｔｐ
ｄは基準信号の周期に非常に近づいてくる。前例の基準
信号周波数１００　Ｋ　ｌ−１ｚをあてはめてオフセッ
ト周波数を１）１ｚにすると、（つまりｖＣＯｌの出力
周波数ｆＯは１００．００１ＫＨｚ）位相検波出力の最
大時間幅は９．９９９８μｓにもなる。

従って位相検波器３で判断しなければならない時間差ｕ
　ｒ　１０　ａ　ｓ　−９，９９９８μｓ＝０．２ｎｓ
　Ｊと非常に小さな値となり、位相検波器３は現実的に
誤動作を起こす３、誤動作が生じた場合の例を第５図に
示す。第５１女ＩＣは正常な動作状態を示す。第５図１
〕は一例として信号Ｐ１と’ｆＫ　’Ｉ’　Ｑ　’の時
間差を判断する時に誤動作を起こした場合を示す。誤動
作を起こした後の位相検波出力は、位相検波器３が理想
的に動作していると仮定した場合に比べて大幅にくい違
い、正常な状態に復帰するのに時間がかかる。従ってＶ
ＣＯＩの出力信号の純度が極端に悪化するという具合の
悪い状態を生ずる。

このような状態は分周器２０分周比が１の時にＶＣＯＩ
の出力信号を１サイクル消去すると３６０位相がずれた
ことになる。この関係で位相検波出力の時間幅の最大値
が基準信号の一周期に非常に近く々るだめに起きたもの
である。従って前述のように位相比較器の誤動作を起こ
さないようにするには、分周器２の分周数を”２″以上
で使うようにするか、または位相検波出力の時間幅の最
大値〈発明の目的〉 この発明は分周器２の分周比が１でオノ十ツト周波数が
小さい場合でも位相比較器３が誤動作することのない高
分解能周波数合成装置を提供しようとするものである。

〈発明の概要〉 この発明では分周器２に入る信号を１８０°ずつ遅らせ
るか又は進ませることによって位相検波出力の最大時間
幅Ｔｐｄを第２図の装置の半分に減少させ１、この結果
、第２図の装置で起きる欠点を解消したものである。

位相制御手段７からの指令によって、分周器２に入る信
号を１８０ずつ遅らせる方法としで、この発明ではＶＣ
ＯＩとして互に正確に逆位相の１県係にある二つの信号
を出力する発据器を用い、この二つの信号を所定の周期
を、繰返す毎に切換えて位相検波器に与える分周出力信
号の位相をそのたびごとにｖＣＯの半サイクル（１８０
分）ずらずように構成し、位相検波出力の最大時間幅Ｔ
ｐｄを第２図の場合の半分となるよう（第２図の３６０
゜に対し１８０°ということ）にしたものである。

〈発明の実施例〉 第６図にこの発明の一実施例を示す。第６図において第
２図と対応する部分には同−拘一号を付し、その重複説
明は省略する。

この発明においてはＶ　ＣＯ１として互に１８０位相が
異なる二つの信号６１と６２を出力する電圧制御発振器
を用いる。この二つの信号を選択器６３に与え、選択器
６３において信号６１と６２の倒れか一方を選択して取
出し、分周器２に与える。

選択器６３は制御手段７により基準発振器４がら出力さ
れる基準信号が所定のサイクル繰返す毎に切換指令が与
えられ、信号６１と６２の何れが一方を選択している状
態から他方を選択する状態に、また他方を選択している
状態から一方を選択している状態に切換られる。

第６図を用いてこの発明の詳細な説明する。第６図に示
す周波数合成装置によれば分周器２の分周数ｎを変える
ことによりＶＣＯＩの発振層、度数を整数倍の関係で切
換ることかできる点は、第１図及び第２図で説明した従
来の周波数合成装置と同じである。

この発明による周波数合成装置は、高調波間の任意の周
波数を得るために選択器６３を設けた点を特徴とするも
のである。高調波間の任意の周波数は基準周波数ｆｒの
成る周期中に何回選択器６３を動作させたかによって決
められる。

とβで基準信号のＡ周期中にＢ回選択器６３を動作させ
たとすると、Ａ周期に要する時間て式を表わすと、 （４） Ｔｒ：１／ｆｒ　、Ｔｏ：１／ｆ。

第４式より ｆｏ＝＝（ｎ十　”　）・ｆｒ　（５１Ａ を得ることができる。

こ−で例えばＡ＝１０、Ｂ＝２に設定したとすればＶＣ
ＯＬの発振周波数ｆＯはｆ　ｏ＝　（ｎ＋０．１　）　
・ｆｒとなり、０１×ｆｒのオフセット周波数を得るこ
とができる。ＡとＢの組合せによりさらに任意の平均周
波数を得ることができ、高分解能周波数合成装置を得る
ことができる。

第４式及び第５式は選択器６３の動作がｖＣｏｌの出力
信号の位相を１８０°遅らせる場合の式である。位相を
１８０°進ませるように選択器を動作させれは第６式及
び第７式のようになる。

（６） ’ｒｒ＝　（ｎ　−−！し）　ｆ　ｒ　（７１Ａ こ＼にＡ＝１０、Ｂ＝２を適用すればｆｏ＝（ｎ−０，
１，）ｆｒとなり、−〇、１・ｆｒのオフセット周波数
を得ることかできる。

一例として第８図にＶＣＯＬの位相を１８０遅らせる選
択器６３の回路例を示す。選択器６３は第７図に示すよ
うに動作する。第７１八及びＢは異なる二つの信号６１
と６２を示す。同図Ｆは切換指令信号を示す。切換指令
信号はその立上りで制御手段７において切換指令を与え
る。第７１ヌ１■−■は選択器６３の出力信号を示す。

いま信号６１か選択されている状態において、時点ｔ１
で切換指令信号が出されると、次の信号６１の正エツジ
が出力された後、切換動作が達せられ、次の周期の信号
６２が選択される。だソし、出力Ｈは同図りの信号によ
って、■ＣＯ１ザイクル分禁正される。最終的に出力信
号は同図Ｈのようになり、今まで選択されていた信号６
１の位相から１８００遅れた形で信号６２を選択する。

次に時点ｔ２において切換指令信号が出されると次の信
号６２の正エツジカ３出力され、同様に信−弓６２の位
相から１８０遅れて信号６１が取り出される。

〈発明の効果〉 第２図に示す高分解能周波数合成装置はｖＣＯｌの信号
の１サイクルを除去する（捷たは１サイクルを加える）
ために、その時の移相量がＶＣＯＩの３６０°分になる
。従って分周比”Ｊ”の時に位相比較器において第５図
のような不都合を起こしてし捷う、。

これに対しこの発明では最大移相量を半分の１８０°に
して上記の不都合を起さないようにしている。最大移相
量を１８００にするにはＶＣＯＩの信号の半サイクルを
除去する（または半サイクルを加える）ことになるか、
そのようなことは現実にはあり得ない。従ってｖｃｏｉ
にて互に正確に位相の反転した２つの信号をもち、それ
らを周期的に切換えるととによって同じ効果全実現して
いる。

このようにすることで、どのような整数分周比でも不都
合が起きないようにしである。

第８図に選択器６３とｆｔｉ制御手段７の具体的な構造
を示す。第８　＋％Ｉに示した選択器６３は一例として
位相を１８０°遅らせる構造の回路を示したものである
。２つの３人カアンドゲート８１，８２及びオア回路８
３はｖｃｏｉから出力される二つの信号６１．　、６２
のいずれか一方に分周器２に与える。フリップフロップ
７３，７４，７８，７９゜８０及びケート７１，７２．
８４は二つの信号６］、６２を切換える時に確実に位相
を１８０遅らせるようなタイミングを作りだす回路であ
る。

制御手段７はクロック信号の１”］ザイクル毎に切換動
作を実行するかを設定するレジスタ７５と、加算器７６
と加算器７６の加算結果を取込んで、次の被加算値を加
算器７６に与えるレジスタ７７によって構成される。加
算器７６から出力される桁」二げ信号は選択器６３に切
換指令信号１）　Ｃ（Ｗ７図Ｃ）として送られる。この
とき選択器６３の内部ではＶＣＯＩの二つの信号６１．
６２のどちらを選択していてもよい。切換指令（３号ｐ
ｃの正エツジ（立上り）によりタイミング回路を構成す
るフリップフロップ７８及び８０がトリガされ、反対側
の信号に切換わる。

この制御手段７によればレジスタ７５にクロック（例え
ば基準周期）の何サイクルに１回の割合で切換動作を行
なわせるかの設定１直をロードする。

加算器７６はレジスタ７５とレジスタ７７のＩＵを加算
し、その出力結果をレジスタ７７に与える。

レジスタ７７はクロック信号ごとにその出力結果を読み
込み、再び加算器７６に与える。加算器７６は再びレジ
スタ７５とレジスタ７７の値を加算していくだめに、レ
ジスタ７７の内容はクロックごとにレジスタ７５の内容
ずつ増加していくことになる。何クロックか加算°して
加算器７６がオーツく一フローを生じると、桁上は信号
が加算器７６から出力される。この桁上げ信号が選択器
６３への切換指令信号Ｐｃとして作用する。

今、選択器６３の内部ではＶＣＯＬの信号６１が選択さ
れていたとする。この時、選択フリップフロップ７８の
Ｑ出力Ｐｇけｉ−Ｉレベルテアル。匍制御十段７から切
換指令信号１）　Ｃが入力されると、Ｆの正エツジによ
り選択フリップフロップ７８のＱ出力Ｐ８はＬレベルに
なり、次に信号６２を選択することを示す。まだ同時に
切換指令ラッチ用フリップフロップ８０のＱ出力Ｐｄも
Ｈレベルになる。

タイミング回路をトリガする信号はｖＣＯｌの二つの信
号６１．６２のいずれか一方を選択するようにゲート回
ｔ％７１，７２．８４か組まれており今は信号６１がト
リガ信号として通過している。

従ってフリップフロップ８０のＱ出力ＣがＨレベルにな
ると、次の信号６１の正エツジでトリノｊ　−フリップ
フロップ７９のＱ出力Ｐｄは】ルベル司出力ＰｆはＬレ
ベルに変わる。フリップフロップのＱ出力Ｐｅはその正
エツジで出力切換フリップフロップ７４をトリガし、選
択フリップフロップ７８のＱ出力Ｐ　ｇ　（　Ｌレベル
に々っている）を読み込む。それによりフリップフロッ
プ７４のＱ出力はＨレベルに、岡山力はＬレベルになり
、出力ゲート回路８１　、８２　、８３は信号６１から
信号６２へと通過信号を切換える。同時にトリガフリッ
プフロッグ７３のＱ出力Ｐｅは切換指令ラッチ用フリッ
プフロップ８０をリセットして次の切換指令信号ｐｃを
待つ。

しかしながら、トリガ用の信号ｐｅは丑だ信号６１が選
択されているために、更に次の信号６１の正エツジでト
リガフリップフロップ７９をトリガし、リセットされて
いる切換指令ラッチ用フリップフロッグ８０のＱ出力Ｃ
（Ｌレベルになっている）を読み込む。従ってトリガフ
リップフロップ７９のＱ出力Ｐｅ，Ｑ出力Ｐｆの状態は
反転し信号Ｐｆは正エツジを生ずる。その正エツジによ
って、トリガ切換フリップフロップ７３は反転し、ゲー
）・回路７１，７２．８４によって信号６１から信号６
２へ切換える。信号Ｐｆは寸たＬレベルの期間中、出力
ゲート回路８１，８２．８３を閉じて出力を禁止してい
る。以上が切換指令信号Ｐｃが与えられた時の選択器６
３内部の動作である。

次に切換指令信号Ｐｃが与えられると、選択フリップフ
ロップ７８の状態が反転し、トリガ切換フリップフロッ
グ７３と出力切換フリップフロップ７４にＨ　８ｍ理信
号を与える。このＨ論理信号が与えられることにより、
次の信号６２の正エツジでフリップフロップ７４は反転
し、その次の信号６２の正エツジでフリップフロップ７
３は反転して出力通過信号は前記と同様なふる捷いで信
号６１に切換わる。

以上説明したようにこの発明によれば、オフセット周波
数を与える手段として基準信号の所定の周期毎に位相比
較器３に与える分周信号の位相を１８０進み又は遅れ位
相となるように制御してオフセット周波数を得るように
構成しだから、第２図で説明した装置のようにパルスを
除去する方法と比較して誤動作を起すことがない。

【図面の簡単な説明】

第１図及び第２図は従来の周波数合成装置を説明するた
めのブロック図、第３図乃至第５図は第２図の動作を説
明するだめの波形図、第６図はこの発明の一実施例を示
すブロック図、第７図はこの発明の詳細な説明するだめ
の波形図、第８図はこの発明の要部の具体的な構造を説
明するだめのブロック図である。 １：■ＣＯ１　２：分周器、３：位相比較器、４：基準
信号発生器、５：ローパスフィルタ、６：パルス除去回
路、７：制御回路、６３：選択器っ 特許出願人　タケダ埋研工業株式会社 代理人草野　卓

Claims (1)

1. 【特許請求の範囲】 ｔｌｌＡ、互に位相が反転した二つの信号を出力する電
   圧■り御発振器と、 Ｂ、この二つの信号を選択して取出す選択器と、Ｃ９こ
   の選択器から取出された信号を分周する分周器と、 ｌ〕０分周器から出力される信号と基準信号との位相差
   を検出する位相検波器と、 Ｅ０位相検波器の検波出力を平滑して上記電圧制御発振
   器の制御端子に制御電圧を与えるローパスフィルタと、 Ｆ、上記選択器の切換動作を上記基準信号の所定周期毎
   に実行させる制御手段と、 を具備して成る高分解能周波数合成装置。