JPS60226211A - スイツチ - Google Patents
スイツチInfo
- Publication number
- JPS60226211A JPS60226211A JP8183484A JP8183484A JPS60226211A JP S60226211 A JPS60226211 A JP S60226211A JP 8183484 A JP8183484 A JP 8183484A JP 8183484 A JP8183484 A JP 8183484A JP S60226211 A JPS60226211 A JP S60226211A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- period
- gate
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体を用いたスイッチに係り、特に、ＭＯ
Ｓ ＦＥＴを複数個直列にして構成した高電圧回路への
適用に好適なスイッチに関する。
Ｓ ＦＥＴを複数個直列にして構成した高電圧回路への
適用に好適なスイッチに関する。
半導体素子の高耐圧化の進展に伴い、高電圧回路のスイ
ッチは、従来からの真空管に代って、半導体素子の直列
接続回路に置き換えられてきている。代表的な例は、サ
イリスタを数百個直列接続して構成した電力変換装置で
あり、電圧耐量は２５０ｋＶ、電流は１．５ｋＡの高電
圧スイッチを実現している。しかし、サイリスタはしゃ
断機能をもたないため、しゃ断機能をもつ高電圧スイッ
チには依然として真空管が用いられている。
ッチは、従来からの真空管に代って、半導体素子の直列
接続回路に置き換えられてきている。代表的な例は、サ
イリスタを数百個直列接続して構成した電力変換装置で
あり、電圧耐量は２５０ｋＶ、電流は１．５ｋＡの高電
圧スイッチを実現している。しかし、サイリスタはしゃ
断機能をもたないため、しゃ断機能をもつ高電圧スイッ
チには依然として真空管が用いられている。
しゃ断機能をもつ半導体素子の一つには、ＭＯＳＦＥＴ
がある。ＭＯＳ ＦＥＴは、電圧制御形素子のため駆動
電力が小さく、電流集中がなく破壊に強く、キャリアの
蓄積効果がなくてスイッチング特性が優れている等の特
長がある。しかし、ＭＯＳＦＥＴはｉｋＶ位までの耐圧
の素子しか製品化されておらず、高耐圧化のためには複
数の素子と直列接続する必要がある。第１図は、ＭＯＳ
ＦＥＴをｎ個直列接続した追従駆動方式のスイッチ回路
である。ＭＯＳ ＦＥＴＩＩにゲート信号が印加されて
いない時は、１１はしゃ断状態であり、電流は０である
にの時、ＭＯＳ ＦＥＴ１２〜１、もしや断状態となり
、コンデンサ２１〜２ｈ及びＭＯＳ ＦＥＴ１２〜１ｏ
にはほぼ抵抗７１〜７□で分圧した電圧が印加される。
がある。ＭＯＳ ＦＥＴは、電圧制御形素子のため駆動
電力が小さく、電流集中がなく破壊に強く、キャリアの
蓄積効果がなくてスイッチング特性が優れている等の特
長がある。しかし、ＭＯＳＦＥＴはｉｋＶ位までの耐圧
の素子しか製品化されておらず、高耐圧化のためには複
数の素子と直列接続する必要がある。第１図は、ＭＯＳ
ＦＥＴをｎ個直列接続した追従駆動方式のスイッチ回路
である。ＭＯＳ ＦＥＴＩＩにゲート信号が印加されて
いない時は、１１はしゃ断状態であり、電流は０である
にの時、ＭＯＳ ＦＥＴ１２〜１、もしや断状態となり
、コンデンサ２１〜２ｈ及びＭＯＳ ＦＥＴ１２〜１ｏ
にはほぼ抵抗７１〜７□で分圧した電圧が印加される。
次に１１のゲートに信号を印加すると、１１はオンする
。同時に、２１の電荷が抵抗３１．１２のゲート、ソー
ス及び１１を介して放電し、１２のゲート、ソース間に
電圧が印加され、１２はオンする。
。同時に、２１の電荷が抵抗３１．１２のゲート、ソー
ス及び１１を介して放電し、１２のゲート、ソース間に
電圧が印加され、１２はオンする。
なお、１２のゲート、ソース間電圧の最大値はツェナー
ダイオード５１により決まる。同様にして、１３〜１つ
がオンし、スイッチはオン状態となる。
ダイオード５１により決まる。同様にして、１３〜１つ
がオンし、スイッチはオン状態となる。
このように、第１図のスイッチ回路では、１１のゲート
信号の印加、停止を行なうことによりオン、オフの制御
を行なうことができる。しかし、オン時間の経過と共に
コンデンサ２１〜２ｏ−１の損失、ツェナーダイオード
５１〜５１ゎ−１，６１〜６１、、の漏れ電流等により
、１２〜１゜のゲート、ソース間電圧が低下してくる。
信号の印加、停止を行なうことによりオン、オフの制御
を行なうことができる。しかし、オン時間の経過と共に
コンデンサ２１〜２ｏ−１の損失、ツェナーダイオード
５１〜５１ゎ−１，６１〜６１、、の漏れ電流等により
、１２〜１゜のゲート、ソース間電圧が低下してくる。
電圧の低下を抑えるには、コンデンサ２１〜２ｒｌの容
量を大きくする必要があるが、容量を大きくすると、し
ゃ断時間が長くなり望ましくない。しかも、容量の増大
には限りがある。このため、オン期間が長くなると、ゲ
ート、ソース間電圧がＭＯＳ ＦＥＴのカットオフ電圧
以下になり、オン状態を持続できなくなるという欠点が
ある。
量を大きくする必要があるが、容量を大きくすると、し
ゃ断時間が長くなり望ましくない。しかも、容量の増大
には限りがある。このため、オン期間が長くなると、ゲ
ート、ソース間電圧がＭＯＳ ＦＥＴのカットオフ電圧
以下になり、オン状態を持続できなくなるという欠点が
ある。
本発明の目的は、オン期間が長時間に亘っても安定にオ
ン状態を持続するスイッチを提供するにある。
ン状態を持続するスイッチを提供するにある。
本発明の要点はコンデンサ容量を増大することなしに、
オン時間を長時間持続するため、狭い幅のオフ動作を周
期的に行なって、駆動エネルギの確保を図ることにより
、オン期間が長時間に亘ってもオン状態を持続するよう
にしたことにある。
オン時間を長時間持続するため、狭い幅のオフ動作を周
期的に行なって、駆動エネルギの確保を図ることにより
、オン期間が長時間に亘ってもオン状態を持続するよう
にしたことにある。
以下、本発明の一実施例を第２図、第３図により説明す
る。図において、１１はフリップフロップ、１２は１１
の出力信号の立上がりで起動がかかり、一定周期毎にパ
ルスを発生する発振器、１３０はアンド回路、１４０は
ゲートランプであり、スイッチ主回路部は第１図と同一
である。以下に第３図を用いて本実施例の動作を説明す
る。
る。図において、１１はフリップフロップ、１２は１１
の出力信号の立上がりで起動がかかり、一定周期毎にパ
ルスを発生する発振器、１３０はアンド回路、１４０は
ゲートランプであり、スイッチ主回路部は第１図と同一
である。以下に第３図を用いて本実施例の動作を説明す
る。
オン指令が印加されると、フリップフロップ１１０の出
力信号ａは″１″ルベルとなり、発振器１２０、アンド
回路１３０に出力する。発振器１２０は、信号ａの立上
がり時点で起動がかかり、一定周期Ｔ１毎に、Ｔ２の幅
のパルスを発生する。アンド回路１３０により、信号ａ
、ｂの論理積である信号Ｃを形成し、ゲートアンプ１４
０を介してＭＯ３ＦＥＴＩＩを駆動する。ＭＯＳ ＦＥ
Ｔ１．１〜１ｈは、前述したように１１に印加するゲー
ト信号に応じてオン、オフ動作を行なう。Ｔ２の幅で行
なうしゃ断動作は、コンデンサ２１〜２ｔｌ−１の電荷
の補充が目的である。
力信号ａは″１″ルベルとなり、発振器１２０、アンド
回路１３０に出力する。発振器１２０は、信号ａの立上
がり時点で起動がかかり、一定周期Ｔ１毎に、Ｔ２の幅
のパルスを発生する。アンド回路１３０により、信号ａ
、ｂの論理積である信号Ｃを形成し、ゲートアンプ１４
０を介してＭＯ３ＦＥＴＩＩを駆動する。ＭＯＳ ＦＥ
Ｔ１．１〜１ｈは、前述したように１１に印加するゲー
ト信号に応じてオン、オフ動作を行なう。Ｔ２の幅で行
なうしゃ断動作は、コンデンサ２１〜２ｔｌ−１の電荷
の補充が目的である。
ＭＯＳ ＦＥＴ１１〜１□がしゃ断状態になると、図示
してない負荷回路抵抗とコンデンサ２１〜２ｒｌで定ま
る時定数で２１〜２ｏの充電が行なわれる。２１〜２Ｔ
ｌの充電電圧が次のＴ、間１２〜１ｏを駆動するに充分
な値（通常ＭＯ８ＦＥＴのカットオフ電圧は数Ｖである
）を確保できればよい。このた・、スイッチ印加電圧は
、１２〜１ｏを駆動するに必要要３１〜３ｎの電圧（電
源電圧に比べて充分小さな値・・・・・・ｎＸ（数Ｖ）
）まで上昇した後、再び、オン状態となる図示特性とな
る。なお、Ｔ２は回路定数とＭＯＳ ＦＥＴの駆動のた
めの充電電圧を考慮して定められる。ツェナーダイオー
ド５１〜５ｈ 、、６１〜６１’ｌ−１＋及びコンデン
サ２１〜２□１等の漏れは、通常非常に小さいので、周
期Ｔ１は長くできる。また、電圧の低下を容量増大で抑
制部する必要がないのでコンデンサ容量を小さくでき、
駆動エネルギを確保するためのオフ時間Ｔ、は数１００
ｎｓ以下にできる。Ｔ１に比較してＴ２は無視し得る値
となり、また、Ｔ２期間中のスイッチ印加電圧の上昇も
小さく、オン指令の印加中はスイッチはオン状態を持続
しているものとみなせる動作を行なうことができる。
してない負荷回路抵抗とコンデンサ２１〜２ｒｌで定ま
る時定数で２１〜２ｏの充電が行なわれる。２１〜２Ｔ
ｌの充電電圧が次のＴ、間１２〜１ｏを駆動するに充分
な値（通常ＭＯ８ＦＥＴのカットオフ電圧は数Ｖである
）を確保できればよい。このた・、スイッチ印加電圧は
、１２〜１ｏを駆動するに必要要３１〜３ｎの電圧（電
源電圧に比べて充分小さな値・・・・・・ｎＸ（数Ｖ）
）まで上昇した後、再び、オン状態となる図示特性とな
る。なお、Ｔ２は回路定数とＭＯＳ ＦＥＴの駆動のた
めの充電電圧を考慮して定められる。ツェナーダイオー
ド５１〜５ｈ 、、６１〜６１’ｌ−１＋及びコンデン
サ２１〜２□１等の漏れは、通常非常に小さいので、周
期Ｔ１は長くできる。また、電圧の低下を容量増大で抑
制部する必要がないのでコンデンサ容量を小さくでき、
駆動エネルギを確保するためのオフ時間Ｔ、は数１００
ｎｓ以下にできる。Ｔ１に比較してＴ２は無視し得る値
となり、また、Ｔ２期間中のスイッチ印加電圧の上昇も
小さく、オン指令の印加中はスイッチはオン状態を持続
しているものとみなせる動作を行なうことができる。
なお、半導体素子にＭＯＳ ＦＥＴを用いたスイッチの
みではなく、ＭＯＳ ＦＥＴとＧＴＯを併用したスイッ
チにも適用できる。
みではなく、ＭＯＳ ＦＥＴとＧＴＯを併用したスイッ
チにも適用できる。
本発明によれば、オン期間が長時間に亘っても安定にオ
ン状態を持続できるスイッチを実現できる。
ン状態を持続できるスイッチを実現できる。
第１図はＭＯＳ ＦＥ’Ｔを直列接続して追従駆動する
方式のスイッチ回路図、第２図は本発明の一実施例のス
イッチ回路図、第３図は第２図の動作説明図である。 １１．１ｒｌ・・ＭＯＳ ＦＥＴ、２１〜２ｈ−コンデ
ンサ、３１〜３□・・・抵抗、４１〜４ｏ・・・ダイオ
ード、６１〜６ｎ・ツェナーダイオード、７１〜７ｒｌ
・・・抵抗、１１０・・・フリップフロップ、１２０・
・・発振器、１３０・・・アンド回路、１４０・・・ゲ
ートアンプ。 代理人 弁理士 高橋明夫 憾 １ 圀 第３ 口 第１頁の続き ［相］発明者渡辺 晃造
方式のスイッチ回路図、第２図は本発明の一実施例のス
イッチ回路図、第３図は第２図の動作説明図である。 １１．１ｒｌ・・ＭＯＳ ＦＥＴ、２１〜２ｈ−コンデ
ンサ、３１〜３□・・・抵抗、４１〜４ｏ・・・ダイオ
ード、６１〜６ｎ・ツェナーダイオード、７１〜７ｒｌ
・・・抵抗、１１０・・・フリップフロップ、１２０・
・・発振器、１３０・・・アンド回路、１４０・・・ゲ
ートアンプ。 代理人 弁理士 高橋明夫 憾 １ 圀 第３ 口 第１頁の続き ［相］発明者渡辺 晃造
Claims (1)
- 【特許請求の範囲】 １、制御信号によりオン、オフ動作を行なう第一のスイ
ッチ素子と、この第一のスイッチ素子に直列に接続され
、前記第一のスイッチ素子の動作に追従し、オフ時に蓄
えたコンデンサのエネルギをＯいて駆動する第二のスイ
ッチ素子とからなるスイッチにおいて、 オン動作中、周期的な狭い期間のオフ動作を行なうよう
に構成したことを特徴とするスイッチ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183484A JPS60226211A (ja) | 1984-04-25 | 1984-04-25 | スイツチ |
| EP84112922A EP0140349B1 (en) | 1983-10-28 | 1984-10-26 | Semiconductor switching device |
| US06/665,132 US4692643A (en) | 1983-10-28 | 1984-10-26 | Semiconductor switching device having plural MOSFET's, GTO's or the like connected in series |
| DE8484112922T DE3485409D1 (de) | 1983-10-28 | 1984-10-26 | Halbleiterschaltvorrichtung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183484A JPS60226211A (ja) | 1984-04-25 | 1984-04-25 | スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60226211A true JPS60226211A (ja) | 1985-11-11 |
Family
ID=13757496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8183484A Pending JPS60226211A (ja) | 1983-10-28 | 1984-04-25 | スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60226211A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156417A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | Ｆｅｔスイツチング回路 |
-
1984
- 1984-04-25 JP JP8183484A patent/JPS60226211A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63156417A (ja) * | 1986-12-19 | 1988-06-29 | Fujitsu Ltd | Ｆｅｔスイツチング回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5077651A (en) | Snubber circuit of power converter | |
| US5734563A (en) | Synchronous rectification type converter | |
| US4459498A (en) | Switch with series-connected MOS-FETs | |
| JPH0629810A (ja) | 電圧制御半導体スイッチ駆動回路 | |
| WO1982004349A1 (en) | Semiconductor current regulator and switch | |
| JP4925719B2 (ja) | ゲート駆動回路 | |
| US4514679A (en) | Secondary switch controller circuit for power supply | |
| JPS6121015B2 (ja) | ||
| JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| US5272398A (en) | Driver for power field-controlled switches with refreshed power supply providing stable on/off switching | |
| JP3602011B2 (ja) | 制御回路 | |
| GB2053606A (en) | Improvements in and relating to semiconductor switching circuits | |
| JPS60226211A (ja) | スイツチ | |
| EP0334644A2 (en) | DC-to-DC voltage-increasing power source | |
| JPH05199093A (ja) | Ｐ−チヤネル電界効果トランジスタ駆動回路 | |
| Knöll | High-current transistor choppers | |
| JP2651971B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
| JP3416065B2 (ja) | 半導体素子の駆動回路 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JPH10136637A (ja) | 半導体スイッチ素子のスナバ回路 | |
| JPH01155715A (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JPH0633714Y2 (ja) | 絶縁ゲート型電力用半導体素子の高周波駆動回路 | |
| JPH04588Y2 (ja) | ||
| JPH0442772A (ja) | スィツチング電源装置 |