JPS6022535B2 - 空間ダイバ−シチ受信機 - Google Patents
空間ダイバ−シチ受信機Info
- Publication number
- JPS6022535B2 JPS6022535B2 JP56126844A JP12684481A JPS6022535B2 JP S6022535 B2 JPS6022535 B2 JP S6022535B2 JP 56126844 A JP56126844 A JP 56126844A JP 12684481 A JP12684481 A JP 12684481A JP S6022535 B2 JPS6022535 B2 JP S6022535B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- circuit
- phase shifter
- receiver
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
- H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
- H04B7/084—Equal gain combining, only phase adjustments
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Transmission System (AREA)
Description
【発明の詳細な説明】
本発明は、両受信路の有効信号が中間周波領域における
加算回路に供給されるようにし、一方の受信路には電子
的に制御される移相器が挿入接続されており、該移相器
の出力側において両受信路の間に位相比較回路が接続さ
れており、該位相比較回路の出力信号が前記位相器を制
御するようにされている空間ダイバーシチ受信機に関す
る。
加算回路に供給されるようにし、一方の受信路には電子
的に制御される移相器が挿入接続されており、該移相器
の出力側において両受信路の間に位相比較回路が接続さ
れており、該位相比較回路の出力信号が前記位相器を制
御するようにされている空間ダイバーシチ受信機に関す
る。
空間ダイバーシチの場合、周波数の等しい２つの信号を
、位相が一致するように加算する必要がある。この加算
は高周波−、中間周波−またはベースバンドー領域で行
なうことができる。そのため高周波−、中間周波一また
はベースバンドー合成装置が必要とされる。合成が高周
波一または中間周波−領域において行なわれる場合は、
可変移相器を用いて、伝播状態の変動の原因となる両受
信信号間の位相差が十分補償されるようにする。この場
合の問題は、所謂エンドレス−移相器または電子装置を
有するゴニオメータおよび、この移相器の自動的制御と
を実施することである。高周波−合成装瞳は例えば、１
９８０王４月２３〜２５８の指向性通信に対するＮＴＧ
−専門会議における 論 文Ｕ．日．Ｇｙｓｅｌ著 “
Ｅ１ｅｋｔｒｏｎｉｓｃｈｅｓＲａ山ｍｄｉｖｅはｉ
ｔｙ‐Ｓｙｓにｍｆｕｒ Ｒｉｃｈｔｆｕｎｋａｎｌａ
鞍ｎ”に示されている。ヨーロッパマイクロウェーブ会
議１９７８におけるＴ．Ｆｕｍ匁氏他の報告書“Ｎｅｗ
Ｑｎｅｒａｔｉｏｎ ６Ｇ比 １８００Ｃ舷ｎｎｅｌ／
７８Ｍｂｉ＄ＲａｄｉｏＳ＄ｔｅｍ”に、中間周波合成
装置が示されている。
、位相が一致するように加算する必要がある。この加算
は高周波−、中間周波−またはベースバンドー領域で行
なうことができる。そのため高周波−、中間周波一また
はベースバンドー合成装置が必要とされる。合成が高周
波一または中間周波−領域において行なわれる場合は、
可変移相器を用いて、伝播状態の変動の原因となる両受
信信号間の位相差が十分補償されるようにする。この場
合の問題は、所謂エンドレス−移相器または電子装置を
有するゴニオメータおよび、この移相器の自動的制御と
を実施することである。高周波−合成装瞳は例えば、１
９８０王４月２３〜２５８の指向性通信に対するＮＴＧ
−専門会議における 論 文Ｕ．日．Ｇｙｓｅｌ著 “
Ｅ１ｅｋｔｒｏｎｉｓｃｈｅｓＲａ山ｍｄｉｖｅはｉ
ｔｙ‐Ｓｙｓにｍｆｕｒ Ｒｉｃｈｔｆｕｎｋａｎｌａ
鞍ｎ”に示されている。ヨーロッパマイクロウェーブ会
議１９７８におけるＴ．Ｆｕｍ匁氏他の報告書“Ｎｅｗ
Ｑｎｅｒａｔｉｏｎ ６Ｇ比 １８００Ｃ舷ｎｎｅｌ／
７８Ｍｂｉ＄ＲａｄｉｏＳ＄ｔｅｍ”に、中間周波合成
装置が示されている。
本発明の課題は、電気的障害ないしフェージングの影響
が著しく低減される簡単な構造の、中間周波−合成装置
を有する空間ダイバーシチー受信機を提供することであ
る。
が著しく低減される簡単な構造の、中間周波−合成装置
を有する空間ダイバーシチー受信機を提供することであ
る。
この課題は冒頭に述べた空間ダイバーシチ受信機におい
て、次のようにして解決されている、即ち位相比較器回
路が位相弁別器から構成されており、該位相弁別器には
一方の受信路から取り出される信号が、自動調整増幅器
を介して、付加的に位相回転されることなく導びかれる
ようにし、前記位相弁別器にはさらにもう一方の受信路
から取り出される出力信号が、同様に自動調整増幅器お
よび９０ｏ一位相回転器を介して導びかれるようにし、
該位相弁別器の出力信号は一方では比較器へ加えられる
ようにし、該比較器は位相差の方向に依存して正方向−
負方向一計数器の計数方向を制御するようにし、さらに
前記位相弁別器の出力信号は他方では２乗回路において
２乗されその絶対値に依存して、該正方向−貸方向一計
数器を制御するクロツクパルス発生器のクロツクパルス
周波数を定めるようにし、該正方向−負万向一計数器の
その都度の計数値が記憶器を介して、前記計数値に相応
する歩進的に調整可能な移相器の位置へ変換されるよう
にしたことにより解決されている。
て、次のようにして解決されている、即ち位相比較器回
路が位相弁別器から構成されており、該位相弁別器には
一方の受信路から取り出される信号が、自動調整増幅器
を介して、付加的に位相回転されることなく導びかれる
ようにし、前記位相弁別器にはさらにもう一方の受信路
から取り出される出力信号が、同様に自動調整増幅器お
よび９０ｏ一位相回転器を介して導びかれるようにし、
該位相弁別器の出力信号は一方では比較器へ加えられる
ようにし、該比較器は位相差の方向に依存して正方向−
負方向一計数器の計数方向を制御するようにし、さらに
前記位相弁別器の出力信号は他方では２乗回路において
２乗されその絶対値に依存して、該正方向−貸方向一計
数器を制御するクロツクパルス発生器のクロツクパルス
周波数を定めるようにし、該正方向−負万向一計数器の
その都度の計数値が記憶器を介して、前記計数値に相応
する歩進的に調整可能な移相器の位置へ変換されるよう
にしたことにより解決されている。
本発明の有利な実施態様は、特許請求の範囲第２項以下
に示されている。
に示されている。
次に本発明の実施例につき図面を用いて説明する。
第１図に示されている空間ダイバーシチ−受信機におい
て、受信路の両入力側は１およびロで示されている。
て、受信路の両入力側は１およびロで示されている。
この入力側に、高周波の受信信号がレベルＰｅｌないし
Ｐｅ２で、加えられる。各受信路は、中間周波−前暦増
幅器を有する受信周波数変換器ＭＩないしＭを有する。
受信変換器は、３船−結合器Ｋを介して共通の受信発振
器ないし局部発振器Ｇから給電される。一方の受信路に
は電子的に制御される移相器Ｐが設けられている。移相
器の入力側には、遅延時間７ｏ を有する中間周波−線
路が直列に接続されている。この線路は移相器の基本遅
延時間と共に、受信路までの両アンテナ線路の長さの差
を補償する。この場合、長い方のアンテナ線路が入力側
Ｄへ接続されており、かつ長さの差は移相器Ｐの電気長
よりも大きいことが前提とされている。両受信路は「そ
れぞれ分波回路ＡＩないしＡ２、増幅器ＶＩないしＶ２
および遮断スイッチＳＩないしＳ２を介して、加算回路
Ｓにおいてまとめられている。この場合分波回路ＡＩな
いしＡ２において、信号は受信路から取り出されて位相
比較回路へ加えられる。
Ｐｅ２で、加えられる。各受信路は、中間周波−前暦増
幅器を有する受信周波数変換器ＭＩないしＭを有する。
受信変換器は、３船−結合器Ｋを介して共通の受信発振
器ないし局部発振器Ｇから給電される。一方の受信路に
は電子的に制御される移相器Ｐが設けられている。移相
器の入力側には、遅延時間７ｏ を有する中間周波−線
路が直列に接続されている。この線路は移相器の基本遅
延時間と共に、受信路までの両アンテナ線路の長さの差
を補償する。この場合、長い方のアンテナ線路が入力側
Ｄへ接続されており、かつ長さの差は移相器Ｐの電気長
よりも大きいことが前提とされている。両受信路は「そ
れぞれ分波回路ＡＩないしＡ２、増幅器ＶＩないしＶ２
および遮断スイッチＳＩないしＳ２を介して、加算回路
Ｓにおいてまとめられている。この場合分波回路ＡＩな
いしＡ２において、信号は受信路から取り出されて位相
比較回路へ加えられる。
加算回路の出力側に、中間周波−主増幅器、等化器等を
有する中間周波−ユニットが、簡単な受信機の場合は、
接続される。位相比較回路は、分波回路ＡＩないしＡ２
と薮競されている自動調整される増幅器ＲＶＩないしＲ
Ｖ２を、それぞれ有する。
有する中間周波−ユニットが、簡単な受信機の場合は、
接続される。位相比較回路は、分波回路ＡＩないしＡ２
と薮競されている自動調整される増幅器ＲＶＩないしＲ
Ｖ２を、それぞれ有する。
増幅器は、移相器Ｐの設けられている受信路から取り出
された信号を９００一移相器を介して位相弁別器ＤＩへ
導びき、もう一方の受信路から取り出された信号を直接
位相弁別器ＤＩへ導びく。位相弁別器ＤＩの出力信号は
、一方では比較器ＫＯへ加えられ、他方では２案回路Ｑ
Ｓにおいて２案される。この場合比較器は位相差の方向
ないし極性に依存して、正方向／負方向一計数器Ｚの計
数方向を制御する。さらに前記の２乗された信号はその
絶対値に依存して、２案回路ＱＳと計数器Ｚとの間に挿
入鞍続されているクロツクパルス発生器Ｔのクロックパ
ルス周波数を定める。このクロツクパルス発生器は、正
方向／貸方同計数器Ｚを制御する。クロックパルス発生
器Ｔは例えば、電圧制御発振器ＶＣＯから構成される。
この発振器は位相差が小さい場合は遮断される。位相差
が大きい場合は周波数は、位相差増加と共に増加するよ
うにされる。計数器Ｚには記憶器ＳＰたとえばＰＲＯＭ
が後層接続されており、この記憶器を介して計数器Ｚの
その都度の計数値が、この計数値に所属する、歩進的に
調節可能に構成されている移相器Ｐの位贋へ変換される
。位相比較回路における第２位相弁別器Ｄ２は、その入
力側が両増幅器ＲＶＩないしＲＶ２の出力側と接続され
ている。
された信号を９００一移相器を介して位相弁別器ＤＩへ
導びき、もう一方の受信路から取り出された信号を直接
位相弁別器ＤＩへ導びく。位相弁別器ＤＩの出力信号は
、一方では比較器ＫＯへ加えられ、他方では２案回路Ｑ
Ｓにおいて２案される。この場合比較器は位相差の方向
ないし極性に依存して、正方向／負方向一計数器Ｚの計
数方向を制御する。さらに前記の２乗された信号はその
絶対値に依存して、２案回路ＱＳと計数器Ｚとの間に挿
入鞍続されているクロツクパルス発生器Ｔのクロックパ
ルス周波数を定める。このクロツクパルス発生器は、正
方向／貸方同計数器Ｚを制御する。クロックパルス発生
器Ｔは例えば、電圧制御発振器ＶＣＯから構成される。
この発振器は位相差が小さい場合は遮断される。位相差
が大きい場合は周波数は、位相差増加と共に増加するよ
うにされる。計数器Ｚには記憶器ＳＰたとえばＰＲＯＭ
が後層接続されており、この記憶器を介して計数器Ｚの
その都度の計数値が、この計数値に所属する、歩進的に
調節可能に構成されている移相器Ｐの位贋へ変換される
。位相比較回路における第２位相弁別器Ｄ２は、その入
力側が両増幅器ＲＶＩないしＲＶ２の出力側と接続され
ている。
位相弁別器Ｄ２の出力側は論理回路Ｌへ導びかれている
。論理回路は、移相器Ｐの信号路に接続たれている遮断
スイッチＳＩと、接続されている。論理回路Ｌからはさ
らに監視信号ｕｓが、図示されていない信号装置、歪み
表示装置へ、送出される。ＲＶＩおよびＲＶ２の調整電
圧が、論理回路Ｌを制御する。論理回路は、それぞれ加
算回路Ｓの入力側に設けられている遮断スイッチＳＩお
よびＳ２と接続されている。移相器Ｐは、記憶器ＳＰ、
計数器Ｚ、クロックパルス発生器Ｔ、２乗回路ＱＳおよ
び比較器ＫＯを介して、制御される。そのため任意の量
の無視領域の位相変化が歩進的に補償される。移相器は
、到釆する２つの高周波−信号の位相に関係なく加算回
路Ｓに加えられる信号の位相がほぼ等しく保持されるよ
うに、制御される。加算回路における両信号の位相が一
致する場合は、位相弁別器ＤＩは出力電圧０を供給する
。記憶器ＳＰたとえばＰＲＯＭは、例えば０から５５ま
で計数する正方向／負方向計数器Ｚにより制御される。
。論理回路は、移相器Ｐの信号路に接続たれている遮断
スイッチＳＩと、接続されている。論理回路Ｌからはさ
らに監視信号ｕｓが、図示されていない信号装置、歪み
表示装置へ、送出される。ＲＶＩおよびＲＶ２の調整電
圧が、論理回路Ｌを制御する。論理回路は、それぞれ加
算回路Ｓの入力側に設けられている遮断スイッチＳＩお
よびＳ２と接続されている。移相器Ｐは、記憶器ＳＰ、
計数器Ｚ、クロックパルス発生器Ｔ、２乗回路ＱＳおよ
び比較器ＫＯを介して、制御される。そのため任意の量
の無視領域の位相変化が歩進的に補償される。移相器は
、到釆する２つの高周波−信号の位相に関係なく加算回
路Ｓに加えられる信号の位相がほぼ等しく保持されるよ
うに、制御される。加算回路における両信号の位相が一
致する場合は、位相弁別器ＤＩは出力電圧０を供給する
。記憶器ＳＰたとえばＰＲＯＭは、例えば０から５５ま
で計数する正方向／負方向計数器Ｚにより制御される。
クロックパルス発生器Ｔのクロックパルス信号を計数器
Ｚに加えることにより信号の位相をいずれの方向にもか
つ任意の量の位相角だけ歩進的に回転することが出来る
。この場合クロツク発生器Ｔ（ＶＣＯ）のクロツク周波
数は、位相差（位相ずれ）の量に依存して制御される。
計数方向は比較器ＫＯを介して制御される。調整は一定
の位相範囲（例えば十５０）において、位相差が小さい
場合はクロックパルス発生器Ｔの振動が遮断されるよう
に、停止される。位相比較回路における第２位相弁別器
Ｄ２は、有効信号間の位相差の絶対値を監視する。
Ｚに加えることにより信号の位相をいずれの方向にもか
つ任意の量の位相角だけ歩進的に回転することが出来る
。この場合クロツク発生器Ｔ（ＶＣＯ）のクロツク周波
数は、位相差（位相ずれ）の量に依存して制御される。
計数方向は比較器ＫＯを介して制御される。調整は一定
の位相範囲（例えば十５０）において、位相差が小さい
場合はクロックパルス発生器Ｔの振動が遮断されるよう
に、停止される。位相比較回路における第２位相弁別器
Ｄ２は、有効信号間の位相差の絶対値を監視する。
この絶対値が例えばフェージングのため大きすぎる（例
えば土６０ｏ以上）と、移相器Ｐの接続されている方の
受信路が遮断される。このことは、位相弁別器Ｄ２に後
暦後続されている論理回路Ｌを介して行なわれる。論理
回路の出力側はト移相器Ｐを有する受信路に設けられて
いる遮断スイッチＳＩと接続されている。両受信路の入
力電力が著しく異なるようになると（例えば＆旧以上）
、調整電圧ＲＶＩおよびＲＶ２により制御される論理回
路Ｌが、加算回路Ｓに前層接続されている遮断スイッチ
ＳＩないしＳ２を介して、小さい方の入力電力を有する
受信路を遮断しそのため加算回路の出力側におけるＳ／
Ｎ比の低下が回避される。
えば土６０ｏ以上）と、移相器Ｐの接続されている方の
受信路が遮断される。このことは、位相弁別器Ｄ２に後
暦後続されている論理回路Ｌを介して行なわれる。論理
回路の出力側はト移相器Ｐを有する受信路に設けられて
いる遮断スイッチＳＩと接続されている。両受信路の入
力電力が著しく異なるようになると（例えば＆旧以上）
、調整電圧ＲＶＩおよびＲＶ２により制御される論理回
路Ｌが、加算回路Ｓに前層接続されている遮断スイッチ
ＳＩないしＳ２を介して、小さい方の入力電力を有する
受信路を遮断しそのため加算回路の出力側におけるＳ／
Ｎ比の低下が回避される。
移相器Ｐはダイオードスイッチにより、個別に調整可能
である。
である。
これによる利点は「信号路に設けられる移相器が実質的
に直線素子だけから構成され、最大振幅の場合も信号が
歪まないことである。さらにもう一つの利点は、デジタ
ル移相器がデジタル電子制御装置により直薮、すなわち
デジタル／アナログ−変換器の中間回路を用いずに、制
御できることである。第２図は移相器の構成を示す。
に直線素子だけから構成され、最大振幅の場合も信号が
歪まないことである。さらにもう一つの利点は、デジタ
ル移相器がデジタル電子制御装置により直薮、すなわち
デジタル／アナログ−変換器の中間回路を用いずに、制
御できることである。第２図は移相器の構成を示す。
この場合ダイオードスイッチはリレー接点として示され
ている。移相器はｏｏ／９０ｏ −×旧結合器ＫＩおよ
び、この結合器ＫＩの出力路に接続されている２つの別
の可制御ｏｏ／１８０ｏ−移相器ＰＩ９ Ｐ２から〜構
成されている。結合器ＫＩで信号は、大きさの等しい９
００の位相差を有する２つの成分に分岐される。移相器
Ｐ１，Ｐ２において各信号は互いに独立に１８０ｏ回転
することができる。結合器ＫＩのｏｏ −出力側とｏｏ
／１８０ｏ −移相器ＰＩとの間の穣続路に、切替状態
１および０を有するスイッチＸｓが挿入接続されている
。結合器ＫＩの９０ｏ−出力側ともう一方の００／１８
００−移相器Ｐ２との間の接続路に、切替状態１および
０を有するスイッチＹｓが挿入接続されている。ｏｏノ
１８０ｏ−移相器Ｐ１，Ｐ２の出力側に「切替状態０お
よび１を有するスイッチＸ。，Ｙ。が、それぞれ後層接
続されている。さらにｏｏノ１８０ｏ−移相器Ｐ１，Ｐ
２の各信号路に、抵抗回路網が挿入接続されている。こ
の抵抗回路網は加算点ＳＭへまとめられるように導びか
れている。各抵抗回路網は３つの抵抗Ｒ１，Ｒ２，Ｒ３
の並列接続体と、その各抵抗に直列に接続されている、
スイッチ状態１および０を有するスイッチＸ，；Ｘ２，
Ｘ３なし、しＹ，？ Ｙ２，Ｙ３とから構成されている
。抵抗比が１：２：４である抵抗回路網により「各信号
は８つの等しい振幅段へ調整することができる（加算点
における電流の加算）。これにより有利に位相ステップ
が出来るだけ小さく保持されかっこの場合に生ずる振幅
変化もできるだけ小さく保持される。これにより第４図
に示すように円に良好に近似させることができる。重み
付をされた両信号は再び加算されて１つの加算信号を形
成する。この加算信号は〜種々のダイオードスイッチの
切替状態に応じて位相が段階的にｏｏから３６００の間
で回転することができる。この場合振幅変化は土０，母
Ｂよりも小さい。この場合スイッチＸｓおよびＹｓはＸ
−信号賂ないしｙ−信号路を遮断するようにし、場合に
より抵抗回路網におけるダイオードスイッチＸ，，Ｘ２
＄ Ｘ３なし、しＹ，，Ｙ２，Ｙ３の不十分な開放を改
善する。ＸｓおよびＹｓは、Ｘ−信号路ないしＹ−信号
路の振幅段階０に蓬すべき時にだけ開放されるシーケン
ススィツチである。第３図はダイオードＤｉ蔓，Ｄｊ２
，Ｄｉ３の制御回路を有する移相器の信号略の部分回路
を示す。これらのダイオードは抵抗回路網の抵抗Ｒ１，
Ｒ２，Ｒ３と直列に接続されている。記憶器ＳＰにより
インターフェイスＩＮが制御される。インターフェイス
は切替スイッチを有しｔ この切替スイッチにより選択
的に例えば２４Ｖの負の電圧または５Ｖの正の電圧が接
続される。この電圧はＲＣ−素子を介して個々のダイオ
ードＤｉｌ，Ｄｊ２？Ｄｉ３へ導びかれ、これによりス
イッチとして作用するダィオ−ドが導通接続または遮断
される。ＲＣ−素子により、ダイオードスイッチの遮断
状態から導通領域への切替が「急激に行なわれることが
なくなり、連続的移行が行なわれる。これにより雑音ピ
ークが回避される。この回路のその他の回路素子に関し
ては、ＲＥは減結合抵抗でありＣｋは結合コンヂンサで
ある。第４図は、前述の位相ステップの理想的な表示お
よびこの場合に生ずる振幅変化のダイヤグラムを示す。
ている。移相器はｏｏ／９０ｏ −×旧結合器ＫＩおよ
び、この結合器ＫＩの出力路に接続されている２つの別
の可制御ｏｏ／１８０ｏ−移相器ＰＩ９ Ｐ２から〜構
成されている。結合器ＫＩで信号は、大きさの等しい９
００の位相差を有する２つの成分に分岐される。移相器
Ｐ１，Ｐ２において各信号は互いに独立に１８０ｏ回転
することができる。結合器ＫＩのｏｏ −出力側とｏｏ
／１８０ｏ −移相器ＰＩとの間の穣続路に、切替状態
１および０を有するスイッチＸｓが挿入接続されている
。結合器ＫＩの９０ｏ−出力側ともう一方の００／１８
００−移相器Ｐ２との間の接続路に、切替状態１および
０を有するスイッチＹｓが挿入接続されている。ｏｏノ
１８０ｏ−移相器Ｐ１，Ｐ２の出力側に「切替状態０お
よび１を有するスイッチＸ。，Ｙ。が、それぞれ後層接
続されている。さらにｏｏノ１８０ｏ−移相器Ｐ１，Ｐ
２の各信号路に、抵抗回路網が挿入接続されている。こ
の抵抗回路網は加算点ＳＭへまとめられるように導びか
れている。各抵抗回路網は３つの抵抗Ｒ１，Ｒ２，Ｒ３
の並列接続体と、その各抵抗に直列に接続されている、
スイッチ状態１および０を有するスイッチＸ，；Ｘ２，
Ｘ３なし、しＹ，？ Ｙ２，Ｙ３とから構成されている
。抵抗比が１：２：４である抵抗回路網により「各信号
は８つの等しい振幅段へ調整することができる（加算点
における電流の加算）。これにより有利に位相ステップ
が出来るだけ小さく保持されかっこの場合に生ずる振幅
変化もできるだけ小さく保持される。これにより第４図
に示すように円に良好に近似させることができる。重み
付をされた両信号は再び加算されて１つの加算信号を形
成する。この加算信号は〜種々のダイオードスイッチの
切替状態に応じて位相が段階的にｏｏから３６００の間
で回転することができる。この場合振幅変化は土０，母
Ｂよりも小さい。この場合スイッチＸｓおよびＹｓはＸ
−信号賂ないしｙ−信号路を遮断するようにし、場合に
より抵抗回路網におけるダイオードスイッチＸ，，Ｘ２
＄ Ｘ３なし、しＹ，，Ｙ２，Ｙ３の不十分な開放を改
善する。ＸｓおよびＹｓは、Ｘ−信号路ないしＹ−信号
路の振幅段階０に蓬すべき時にだけ開放されるシーケン
ススィツチである。第３図はダイオードＤｉ蔓，Ｄｊ２
，Ｄｉ３の制御回路を有する移相器の信号略の部分回路
を示す。これらのダイオードは抵抗回路網の抵抗Ｒ１，
Ｒ２，Ｒ３と直列に接続されている。記憶器ＳＰにより
インターフェイスＩＮが制御される。インターフェイス
は切替スイッチを有しｔ この切替スイッチにより選択
的に例えば２４Ｖの負の電圧または５Ｖの正の電圧が接
続される。この電圧はＲＣ−素子を介して個々のダイオ
ードＤｉｌ，Ｄｊ２？Ｄｉ３へ導びかれ、これによりス
イッチとして作用するダィオ−ドが導通接続または遮断
される。ＲＣ−素子により、ダイオードスイッチの遮断
状態から導通領域への切替が「急激に行なわれることが
なくなり、連続的移行が行なわれる。これにより雑音ピ
ークが回避される。この回路のその他の回路素子に関し
ては、ＲＥは減結合抵抗でありＣｋは結合コンヂンサで
ある。第４図は、前述の位相ステップの理想的な表示お
よびこの場合に生ずる振幅変化のダイヤグラムを示す。
この実施例の場合最大位相ステップ△？＝ａ化ねｎｌ／
７を８０である。３６００に対して合計５６の位相スタ
ップが設けられており、０（＝５６）から５５まで通し
番号が付されている。
７を８０である。３６００に対して合計５６の位相スタ
ップが設けられており、０（＝５６）から５５まで通し
番号が付されている。
ダイオードスイッチの５６の異なる位層は記憶器ＳＰに
記憶されており、アドレス０〜５５を印加することによ
り呼び出すことが出釆る。この場合有利に、移相器の連
続するステップの場合その都度１つだけの移動を１つだ
けの方向（Ｘ−方向またはＹ−方向）だけに行なわれる
、即ちＸ−ベクトルおよびＹ−ベクトルを同時に変化す
る必要がない。
記憶されており、アドレス０〜５５を印加することによ
り呼び出すことが出釆る。この場合有利に、移相器の連
続するステップの場合その都度１つだけの移動を１つだ
けの方向（Ｘ−方向またはＹ−方向）だけに行なわれる
、即ちＸ−ベクトルおよびＹ−ベクトルを同時に変化す
る必要がない。
第１図は中間周波−合成装置を有する空間ダイバーシチ
ー受信機のブロック図「第２図はデジタル移相器のブロ
ック図、第３図は第２図の移相器の部分図、第４図は個
々の位相ステップのダイヤグラムを示す。 Ｍ１，Ｍ２・・・・・・受信変換器、Ｇ…・・・受信発
信器「Ｋ・・…・約Ｂ−結合器、Ｐ・・…・移相器、Ｖ
１，Ｖ２・…・・増幅器、ＳＩ，Ｓ２・・・・・・遮断
スイッチ、Ｓ・…・・合成回路、ＡＩ，Ａ２・・…・分
波回路、ＲＶ１，ＲＶ２…・・・増幅器、Ｄ１，Ｄ２…
・・・位相弁別器、ＫＯ・・・・・・比較器、Ｚ・・…
・正方向／負方向一計数器、ＱＳ…・・・２乗回路、Ｔ
……クロックパルス発生器、ＶＣ○・・・・・・発振器
、ＳＰ…・・・記憶器、Ｌ・・，・・・論理回路、Ｘ，
，Ｘ２，Ｘ３，Ｙ，，Ｙ２，Ｙ３・…。 ・ダイオードスイッチ、０４”““インターフエイス。
ＦＩＧＩＦＩＧ２ ＦＩＧ３ ＦＩＧム
ー受信機のブロック図「第２図はデジタル移相器のブロ
ック図、第３図は第２図の移相器の部分図、第４図は個
々の位相ステップのダイヤグラムを示す。 Ｍ１，Ｍ２・・・・・・受信変換器、Ｇ…・・・受信発
信器「Ｋ・・…・約Ｂ−結合器、Ｐ・・…・移相器、Ｖ
１，Ｖ２・…・・増幅器、ＳＩ，Ｓ２・・・・・・遮断
スイッチ、Ｓ・…・・合成回路、ＡＩ，Ａ２・・…・分
波回路、ＲＶ１，ＲＶ２…・・・増幅器、Ｄ１，Ｄ２…
・・・位相弁別器、ＫＯ・・・・・・比較器、Ｚ・・…
・正方向／負方向一計数器、ＱＳ…・・・２乗回路、Ｔ
……クロックパルス発生器、ＶＣ○・・・・・・発振器
、ＳＰ…・・・記憶器、Ｌ・・，・・・論理回路、Ｘ，
，Ｘ２，Ｘ３，Ｙ，，Ｙ２，Ｙ３・…。 ・ダイオードスイッチ、０４”““インターフエイス。
ＦＩＧＩＦＩＧ２ ＦＩＧ３ ＦＩＧム
Claims (1)
- 【特許請求の範囲】 １ 両受信路の有効信号が中間周波領域における加算回
路において供給されるようにし、一方の受信路には電子
的に制御される移相器が挿入接続されており、該移相器
の出力側において両受信路の間に位相比較回路が接続さ
れており、該位相比較回路の出力信号が前記移相器を制
御するようにされている空間ダイバーシチ受信機におい
て、位相比較器回路が位相弁別器Ｄ１から構成されてお
り、該位相弁別器には一方の受信路から取り出される信
号が、自動調整増幅器ＲＶ２を介して、付加的に位相回
転されることなく導びかれるようにし、前記位相弁別器
にはさらにもう１方の受信路から取り出される出力信号
が、同様に自動調整増幅器ＲＶ１および９０°−位相回
転器を介して導びかれるようにし、該位相弁別器Ｄ１の
出力信号は一方では比較器ＫＯへ加えられるようにし、
該比較器は位相差の方向に依存して正方向−負方向−計
数器Ｚの計数方向を制御するようにし、さらに前記位相
弁別器の出力信号は他方では２乗回路ＱＳにおいて２乗
されその絶対値に依存して、該正方向−負方向−計数器
Ｚを制御するクロツクパルス発生器Ｔのクロツクパルス
周波数を定めるようにし、該正方向−負方向−計数器Ｚ
のその都度の計数値が記憶器ＳＰを介して、前記計数値
に相応する歩進的に調整可能な移相器Ｐの位置へ変換さ
れるようにしたことを特徴とする空間ダイバシチ受信機
。 ２ 移相器Ｐがデジタル移相器であり、該デジタル移相
器が、１つの０°／９０°−３ｄＢ−結合器と該結合器
の各出力路に接続される２つの可制御０°／１８０°−
移相器Ｐ１，Ｐ２とから構成されるようにし、該０°／
１８０°−移相器の出力路に、加算点ＳＭにおいてまと
められる抵抗回路網が設けられている特許請求の範囲第
１項記載の受信機。 ３ 抵抗回路網が、スイツチＸ１，Ｘ２，Ｘ３ないしＹ
１，Ｙ２，Ｙ３に直列に接続されている抵抗Ｒ１，Ｒ２
，Ｒ３の並列接続体から構成されるようにした特許請求
の範囲第２項記載の受信機。 ４ 抵抗回路網の抵抗Ｒ１，Ｒ２，Ｒ３が、それぞれ１
：２：４の比を有するようにした特許請求の範囲第３項
記載の受信機。 ５ 抵抗回路網のスイツチＸ１，Ｘ２，Ｘ３ないしＹ１
，Ｙ２，Ｙ３ならびに、０°／９０°−３ｄＢ−結合器
Ｋ１と０°／１８０°−移相器Ｐ１，Ｐ２との接続点お
よび該０°／１８０°−移相器と抵抗回路網との接続点
に設けられているスイツチＸ＿ｓ，Ｘ＿ｏないしＹ＿ｓ
，Ｙ＿ｏがダイオードスイツチとして構成されている特
許請求の範囲第４項記載の受信機。 ６ ダイオードスイツチＤｉ１，Ｄｉ２，Ｄｉ３を制御
する回路がＲＣ−素子を有するようにした特許請求の範
囲第５項記載の受信機。 ７ 位相角に所属する個々のスイツチ位置が、記憶器Ｓ
Ｐに記憶されているようにした特許請求の範囲第３項記
載の受信機。 ８ クロツクパルス発生器Ｔが電圧制御発振器ＶＣＯで
あるようにし、該発生器は位相差が小さい場合は遮断さ
れるようにし、該発振器の周波数は位相差が比較的大き
い場合は位相差の増加と共に増加するようにした特許請
求の範囲第１項記載の受信機。 ９ 移相器Ｐに、遅延時間τ＿ｏを有する線路が直列に
接続されている特許請求の範囲第１項記載の受信機。 １０ 自動調整増幅器ＲＶ１，ＲＶ２の調整電圧が論理
回路Ｌへ加えられるようにし、該論理回路の出力側が、
個々の受信路において加算回路Ｓの入力側に設けられて
いる遮断スイツチＳ１，Ｓ２と接続されており、受信レ
ベルの差が比較的大きい場合は、小さい方の信号を有す
る受信路を該遮断スイツチが遮断するようにした特許請
求の範囲第１項記載の受信機。 １１ 位相比較回路に、有効信号間の位相差の絶対値を
監視する第２位相弁別器Ｄ２が設けられており、該位相
弁別器には、両受信路から取り出された出力信号が通常
は同位相で導びかれるようにし、該第２位相弁別器の出
力信号は、フエージングの場合に位相歪みが比較的大き
くなると論理回路Ｌを介して、移相器Ｐの信号路におい
て加算回路Ｓの入力側に設けられている遮断スイツチＳ
を、前記信号路が遮断されるように制御する特許請求の
範囲第１項記載の受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3030811.3 | 1980-08-14 | ||
| DE3030811A DE3030811C2 (de) | 1980-08-14 | 1980-08-14 | Raumdiversity-Empfänger mit ZF-Kombinator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5755631A JPS5755631A (en) | 1982-04-02 |
| JPS6022535B2 true JPS6022535B2 (ja) | 1985-06-03 |
Family
ID=6109645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56126844A Expired JPS6022535B2 (ja) | 1980-08-14 | 1981-08-14 | 空間ダイバ−シチ受信機 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4386435A (ja) |
| EP (1) | EP0046258B1 (ja) |
| JP (1) | JPS6022535B2 (ja) |
| DE (1) | DE3030811C2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59230334A (ja) * | 1983-06-13 | 1984-12-24 | Fujitsu Ltd | 空間ダイバ−シチ受信方式 |
| JPS60149235A (ja) * | 1984-01-17 | 1985-08-06 | Fujitsu Ltd | 信号対雑音比劣化防止方式 |
| DE3413273A1 (de) * | 1984-04-07 | 1985-10-17 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Zf-kombinator |
| FI76227C (fi) * | 1986-11-18 | 1988-09-09 | Nokia Mobira Oy | Koppling foer aotergivningsdelen i en foer ett telefonsystem avsedd fm-mottagare. |
| DE3713086A1 (de) * | 1987-04-16 | 1988-11-03 | Siemens Ag | Nachrichtenuebertragungssystem mit raumdiversity |
| JP2846015B2 (ja) * | 1989-12-26 | 1999-01-13 | 三菱重工業株式会社 | 半潜水式・双胴型浮体付き船舶 |
| JPH03213021A (ja) * | 1990-01-18 | 1991-09-18 | Fujitsu Ltd | Ｓｄ受信装置 |
| US5203025A (en) * | 1990-11-09 | 1993-04-13 | Kovatel Communications, Ltd. | Selection circuit in a space diversity reception system for a mobile receiver |
| US6014570A (en) * | 1995-12-18 | 2000-01-11 | The Board Of Trustees Of The Leland Stanford Junior University | Efficient radio signal diversity combining using a small set of discrete amplitude and phase weights |
| WO1997023064A1 (en) * | 1995-12-18 | 1997-06-26 | The Board Of Trustees Of The Leland Stanford Junior University | Diversity combining circuits |
| KR19980033998A (ko) * | 1996-11-04 | 1998-08-05 | 김광호 | 무선 전송 시스템에서 공간 다이버시티를 적용한 수신 장치 및 방법 |
| KR100677296B1 (ko) * | 2002-03-27 | 2007-02-05 | 엘지전자 주식회사 | 다이버시티 수신 장치 |
| US8570920B2 (en) * | 2010-09-30 | 2013-10-29 | Aviat U.S., Inc. | Systems and methods for combining signals from multiple active wireless receivers |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB834979A (en) * | 1957-06-21 | 1960-05-18 | Standard Telephones Cables Ltd | Diversity receiver system |
| DE1076753B (de) * | 1958-01-21 | 1960-03-03 | Siemens Ag | Funkempfangsanlage fuer Diversity-Empfang |
| US3195049A (en) * | 1960-05-04 | 1965-07-13 | Itt | Radio diversity receiving system with automatic phase control |
| DE1248121B (de) * | 1960-10-03 | 1967-08-24 | Sociata Italiana Telecomunicaz | Schaltungsanordnung zur Gewinnung eines kombinierten Ausgangssignals aus zwei Einzelausgangssignalen zweier Diversity-Empfaenger |
| SU403084A1 (ru) * | 1972-01-24 | 1973-10-19 | Авторы изобретени | Информации |
| CH608669A5 (en) * | 1976-06-25 | 1979-01-15 | Standard Telephon & Radio Ag | Phase shifter for space diversity systems |
| US4160952A (en) * | 1978-05-12 | 1979-07-10 | Bell Telephone Laboratories, Incorporated | Space diversity receiver with combined step and continuous phase control |
| US4232399A (en) * | 1978-10-05 | 1980-11-04 | Bell Telephone Laboratories, Incorporated | Continuously variable phase shift network |
| US4246656A (en) * | 1978-10-24 | 1981-01-20 | Raytheon Company | Diversity switch correlation system |
| US4326294A (en) * | 1979-02-13 | 1982-04-20 | Nippon Telegraph & Telephone Public Corporation | Space diversity reception system having compensation means of multipath effect |
-
1980
- 1980-08-14 DE DE3030811A patent/DE3030811C2/de not_active Expired
-
1981
- 1981-07-16 US US06/283,810 patent/US4386435A/en not_active Expired - Fee Related
- 1981-08-10 EP EP81106236A patent/EP0046258B1/de not_active Expired
- 1981-08-14 JP JP56126844A patent/JPS6022535B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3030811C2 (de) | 1982-08-19 |
| JPS5755631A (en) | 1982-04-02 |
| US4386435A (en) | 1983-05-31 |
| EP0046258A1 (de) | 1982-02-24 |
| EP0046258B1 (de) | 1984-05-02 |
| DE3030811A1 (de) | 1982-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6022535B2 (ja) | 空間ダイバ−シチ受信機 | |
| US7016449B2 (en) | Timing recovery and frequency tracking system and method | |
| US5703905A (en) | Multi-channel timing recovery system | |
| US7298195B2 (en) | Methods and apparatus for improved phase switching and linearity in an analog phase interpolator | |
| US5193222A (en) | System for interrupting a transmitter output wave | |
| GB1457058A (en) | Loop-structured communication system | |
| EP0379375A3 (en) | Parallel mode adaptive transversal equalizer for high-speed digital communications system | |
| JPS6377235A (ja) | デイジタル通信システムの切替方式 | |
| US6977968B1 (en) | Transmitting-receiving device comprising a closed cartesian feedback loop | |
| US4730342A (en) | Equalizer circuit for use in communication unit | |
| US5818889A (en) | Generation of phase shifted clock using selected multi-level reference clock waveform to select output clock phase | |
| JP3914267B2 (ja) | 分散構造式位相変位による変調電子回路 | |
| CN110233611B (zh) | 一种级联相位插值方法、电路及一种时钟数据恢复电路 | |
| JPH11146029A (ja) | Ｑａｍ信号の受信装置 | |
| US5289503A (en) | Method and circuit arrangement for producing a QPSK signal on which a carrier signal is superposed | |
| US6937682B2 (en) | Clock-pulse supply unit | |
| JP3006015B2 (ja) | 位相変調器 | |
| JP2830981B2 (ja) | 判定帰還形等化器 | |
| JPH07135495A (ja) | 直流分岐装置 | |
| CA2245899A1 (en) | Multi-channel timing recovery system | |
| JPH04291530A (ja) | Ｎ／１冗長構成回路 | |
| JPS6357982B2 (ja) | ||
| JPS63237607A (ja) | 自動等化器の制御回路 | |
| JPS639236A (ja) | トランスバ−サル等化器 |