JP3914267B2 - 分散構造式位相変位による変調電子回路 - Google Patents
分散構造式位相変位による変調電子回路 Download PDFInfo
- Publication number
- JP3914267B2 JP3914267B2 JP53738598A JP53738598A JP3914267B2 JP 3914267 B2 JP3914267 B2 JP 3914267B2 JP 53738598 A JP53738598 A JP 53738598A JP 53738598 A JP53738598 A JP 53738598A JP 3914267 B2 JP3914267 B2 JP 3914267B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- signal
- output
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
- H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
- H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
- H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
- H04L27/2064—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers using microwave technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C7/00—Modulating electromagnetic waves
- H03C7/02—Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas
- H03C7/025—Modulating electromagnetic waves in transmission lines, waveguides, cavity resonators or radiation fields of antennas using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Amplitude Modulation (AREA)
Description
本発明は位相変位による変調回路（ＰＳＫ"phase Shift keying"またはＭＤＰ"modulation de phase"と称する）に関するものである。
かかる回路はとくにデジタル信号の伝送に有益である。例えば、衛星と地球の間のデジタル情報の伝送はデジタル信号による超高周波搬送信号の位相変調によって実施される。
すでに２位相状態（ＢＰＳＫまたはＭＤＰ２と称す）、あるいは４位相状態（ＱＰＳＫまたはＭＤＰ４と称す）の変調回路（"HIGH BIT RATE FOUR PHASEMMIC REMODULATION DEMODULARTOR AND MODULARTOR", A. Primerose et al.,Proceedings of GAAS '92, Estec, Nordwich, Pays-Bas）が知られている。ＢＰＳＫはしたがって、並列に取り付けられた低域フィルタと高域フィルタによって構成することができ、それらの出力が分流器の２つのＭＥＳＦＥＴトランジスタの配線によって共通の出力で切り替えられ、それらのゲートが２つの状態の相補的信号を受信する。この回路は、不可避的な製造上の不完全さにもかかわらず、構造上当然１８０度の理論値に向かおうとする信号の間の位相差を提供するという利点がある。くわえて、切り替えて使用されるＭＥＳＦＥＴトランジスタは分極せず、回路はわずかな損失（３ｄＢ程度）しか誘発しない。それはＭＭＩＣ技術によって実現可能であり、占有空間が小さい（典型的には８ＧＨｚで２mm×１mm）。それにもかかわらず、かかるＢＰＳＫは所与のビット速度あたりのスペクトル占有空間が大きいという欠陥がある。さらに、電気タイプの調節手段を一切備えず、１８０度以外の値の位相差を許容しないので、ゼロでない振幅の残留搬送波が所望である（例えば、受信器の同期のため）特定の用途分野では使用できない。
２つのＢＰＳＫから形成されたＱＰＳＫ回路は同じビット速度でより低いスペクトル占有空間を可能にするが、依然として電気制御からの調節手段がないとか、固定値の位相差しか許容しないという欠点が生じる。くわえて、これらの回路はより大きな損失（８ｄＢ程度）を生じ、８ＧＨｚの占有空間は２．５mm×３．５mm程度になる。
さらに、位相変化の都度π／４の追加の位相差によって得られる８つの位相状態の回路であるπ／４−ＱＰＳＫ回路も周知である（"π/4-QPSK MODEMS FOR SATELLITE SOUND/DATA BROADCAST SYSTEMS", Chiu-Liang Liu, Kassilo Feher,IEEE Transactions on broadcasting, vol. 37, no. 1, March 1991, pp 1-8）。これらの回路には上述の従来のＱＰＳＫと同じ欠点がある。また可能な８つの位相状態の中で、特定の位相遷移しか許容されず、その結果π／４−ＱＰＳＫは適切な符号化でしか互換性がなく、とくに、伝送すべきデジタル信号の特定の符号化で使用できない。
文書”A VERSATILE VECTOR MODULATOR DESIGN FOR MMIC”,L.M. Devlin, B.J.Minnis, 1990 IEEE MTT-S Digest L-7 pp 519-522は２×４の位相状態の、すなわち異なる振幅の２つのベクトル群を生成する変調回路を記載している。この回路の８ＧＨｚの占有空間は４mm×３mmで、調節の複雑な４つの可変抵抗を有する。くわえて、それは機能的にはＱＰＳＫと同等である、なぜなら８つの位相状態は、同じ振幅を持たないので８位相状態の厳密な位相変調（振幅変調なし）に使用できないからである。
発信出力を減らすことを目的として、ＭＣＴ（格子符号化変調）などの高性能なデジタル信号符号化の使用が求められている。このためには、４を超える（とくに８、１６・・・）位相状態の数を有する変調回路を備えることが不可欠である。
ところが、情報量の性能を向上させる目的で同一回路上に既知のＢＰＳＫまたはＱＰＳＫのアーキテクチャを組み合わせることは考えられない、なぜならそれぞれの構成要素の欠点が互いに反映し、出力に累積するからである。くわえて、致命的な出力の損失が生じ、とくに航空機や宇宙ロケットに搭載したシステムの場合にひどくなる。他方で、製造の際の調整は、非常にコスト高であり、倍増するはずである。
したがって、本発明は、この回路が数多くの種類の符号化と位相変調に、また数多くの用途分野に適合し、使用されることができるように、出力損失がゼロまたは低い値で、また低いエネルギー消費量で、任意の値の位相状態を得ることができる構造のＰＳＫ変調回路を提案することによってこれらの欠点を克服することを目的とする。
さらに本発明は位相状態の数が（同一振幅、同一周波数で）４を超える、とくに８、１６・・・に等しい変調回路を提供することを目的とする。
本発明はさらに、高い精度で−とくにガリウム砒素ＧａＡｓ上に−モノリシックマイクロ波技術（ＭＭＩＣ）で実現するのに有利に適合したかかるＰＳＫ変調回路を提供することを目的とする。
より具体的には、本発明は、それが内蔵されるシステムに応じてその特定値が調節できるように、それも（ＰＳＫ集積回路自体の設計または製造の際ではなく）まさにシステムへの内蔵の際に調節できるように、とくに入力信号周波数に応じて、位相状態の簡単な調節手段を備えたＰＳＫ変調回路を提供することを目的とする。
さらに本発明は、より具体的には、搭載された宇宙システムの制約（狭い占有空間、高い信頼性、低消費量、・・・）に適合するようなかかるＰＳＫ変調回路を提供することを目的とする。
本発明はまた、より具体的には、ＭＣＴのような高速度での変調符号化に適合することのできるかかるＰＳＫ変調回路を提供することを目的とする。
本発明はまた、より具体的には、またとくに超高周波領域で、搬送信号のあらゆる周波数に適合することのできるかかるＰＳＫ変調回路を提供することを目的とする。
本発明はまた、より具体的には、いったん実現された後、周波数は固定されているが、広い帯域（例えば、地球観測遠隔測定ではＸ帯域またはＫａ帯域内、マルチメディア遠隔通信では衛星のＫ帯域内、など）で選択可能な入力搬送信号を受容することができるかかるＰＳＫ変調回路を提供することを目的とする。
本発明は、さらに、線や入力信号が影響を受けるようなノイズを発生しないかかるＰＳＫ変調回路を提供することを目的とする。
このため、本発明は、角振動数ωｅの正弦入力信号Ｓｅを受信するための入力と、出力信号が制御信号ＳＣｊとは独立した角振動数ωｓを有する制御信号ＳＣｊに応じて、ｍが２以上の整数であるｍ個の値、φ１、・・・、φｊ、・・・、φｍの間で変動できる値φｊだけ入力信号から位相がずらされた正弦信号Ｓｓを送出する出力を含む位相変位による変調電子回路であって、以下のものを含むことを特徴とする回路。
−入力から延長し、ｎが２以上の整数である類似した位相差のｎ個のセルＣ０、・・・、Ｃｉ、・・・、Ｃｎ−１を有する、ｎ個の位相差セルが分散線に沿った列ｉの、以下のものを含むそれぞれの位相差セルＣｉによって分散線に沿って配線されている分散線、
・ｉ＝０のときは直接、または回路入力とこの位相差セルＣｉの間に置かれた、ｉ未満の列の先行する（ｉ−１）個の位相差セルを介して、回路の入力から発信される信号を受信する、シリアル入力ＩＳｉと称する、入力、
・上位のｉ＋１列の後続の位相差セルＣｉ＋１に、あるいは、ｉ＝ｎ−１のときは、分散線の終端装置に分散線上で信号を送出する、シリアル出力ＯＳｉと称する、第一の出力、
・分散線の分路の節点Ｎｉ、
・トランジスタＴｉを介して分路の節点Ｎｉに接続され、その第一の端子が分路の節点Ｎｉに接続され、その第二の端子が接地され、その第三の端子が位相差セルＣｉの分路出力ＯＤｉを提供する、分路出力ＯＤｉと称する、第二の出力であって、それぞれの位相差セルＣｉが回路の入力と前記分路出力ＯＤｉの間に置かれた位相差セルによって、回路入力から、連続して入力信号Ｓｅにもたらされた位相差の和φ（Ｃｉ）だけ、入力信号Ｓｅに対して、位相をずらした信号ＳＤｉをその分路出力ＯＤｉに送出するのに適合している、第二の出力。
−それぞれの位相差セルＣｉの前記分路出力ＯＤｉに接続された、制御信号ＳＣｊから制御された、以下のものである切替／変調回路、
・ｎ＝ｍのとき、制御信号ＳＣｊに応じて、ゼロ信号、またはセルＣｉから受信したＳＤｉ信号を送出する切替回路、
・ｎ≠ｍのとき、ｐがｍ≦ｐnになるように選択されたｍより小さい整数である、位相差セルＣｉから受信した信号ＳＤｉを、ｋが制御信号ＳＣｊに応じて１とｐの間で変動する整数である値φｋだけ位相をずらすのに適したｐ個の状態の位相変調回路。
−ｎ個の切替／変調回路から出た信号Ｓｓｉの位相を加算し、出力信号Ｓｓを形成するこの加算の結果を前記回路の出力に送出するための手段。
したがって、本発明による回路は分散型の構造を示す。この構造は大きな適合可能性を提供する。とくに所望の位相状態の数ｍに応じて位相差セルの数ｎを最適化できる。またそれぞれの位相差セルによって、また必要な場合には、ｐ個の位相状態のそれぞれの変調回路によって信号に適用された位相差を最適化できる。
本出願を通じて、「類似の位相差セル」という表現は、セルが構成要素の構造と値がセルごとに異なることがあっても、同じ電子的機能を示す電子構成要素で構成されていることを意味する。さらに「機能的に同一の位相差セル」という表現は、通常すべてがそれらの入力とそれらの出力の間で信号に同じ位相差を誘導するように類似しかつ設計された位相差セルを意味する。
ここで、位相差セルの出力に使用されるｐ個の位相状態の変調回路は、それ自体が本発明によって分散された構造を示すことが出来る。したがって、本発明は縦続状に重なった複数の位相差の段ＰＳＫを含む「多段」変調回路の実現を可能にする。
実際には、この分散構造は８つ、またはそれ以上の位相状態の回路を−とくにＭＭＩＣ技術で−実現するためにそれぞれの位相状態の十分な精度を得ることを現実に可能にする。
有利にはそして本発明によれば、回路は位相差セルのトランジスタ分極手段を備えている。したがって、それぞれのＰＳＫ位相差の段は信号利得をもたらすこれらのトランジスタによって増幅される。
くわえて、有利にはそして本発明によれば、それぞれの前記トランジスタは、
−第一の端子がゲートであり、
−第二の端子がソースであり、
−第三の端子がドレインである、
電界効果トランジスタ−とくに（ＧａＡｓ上の）ＭＥＳＦＥＴ−である。
電界効果トランジスタは実部がきわめて低い入力コンダクタンスを示すので、分散線に対する負荷が低く、それぞれの分路の節点上と、それぞれの分路出力上でほぼ同一レベルを得ることができる。下流に位置するすべての切替／変調回路はしたがって、同一レベルの信号を送出される。
くわえて、それぞれの分路分岐の切替／変調回路は電界効果トランジスタによって互いに絶縁され、互いに妨害しない（例えば、それぞれの切替／変調回路がＢＰＳＫである場合、状態変化速度でのＢＰＳＫのＴＯＳ（定常波率）の変動は状態の精度を低下させる恐れがない）。
同様に、電界効果トランジスタは線と入力信号を絶縁し、信号は回路によって誘導される切替によって乱されない。
くわえて、本発明による回路は、分路の節点Ｎｉとアースの間で調節可能な容量を形成するように、分路のそれぞれの節点Ｎｉに調節可能な値の直流電圧をかける手段を備えている。実際、電界効果トランジスタはゲートの分極電圧によって調節できる非線形入力容量を示す。分散線上で並列のこの可変容量は、それぞれのセルによって発生した位相差を調節することを可能にする。このことが位相状態の精度を向上させ、鋳造における回路実現に結びつけられる不良作動の恐れを最小限にすることを可能にする。
有利には、本発明による回路は、それぞれの位相差セルＣｉが直列インダクタンス、並列容量型であり、それぞれの位相差セルＣｉの前記トランジスタは分極した電界効果トランジスタであり、そのゲートがインダクタンスと並列に分散線への分路節点Ｎｉに接続され、そのソースが接地され、そのドレインが前記分路出力に分路信号ＳＤｉを提供し、前記並列容量は少なくとも部分的に前記分極電界効果トランジスタのゲートとソースの間に形成された容量で構成されることを特徴とする。
さらに、有利には、そして本発明によれば、すべての位相差セルは機能的に同一で、分散線に沿って同じ位相差△φを生じ、セルＣｉは入力信号Ｓｅに対して、ψが定数である、φ（Ｃｉ）＝ｉ×△φ＋ψだけ位相をずらした分路信号ＳＤｉをその分路出力に提供する。すべてのセルについて同一のこの位相差△φは２π／ｍに等しいか、２π／ｍと異なる（平均値がゼロでない出力信号が望ましいとき）。
さらに、有利には、また本発明によれば、分路のそれぞれの節点Ｎｉで調節可能な値の直流電圧を加え調節するための手段は、直流電圧を受けとり可能なように適した分散線の端子を有し、そのため位相差セルＣｉの分路のそれぞれの節点Ｎｉでの信号の位相差は、この可変直流電圧だけの調節によって、とくに角振動数ωｅに応じて同時に調節することができる。ここでＭＭＩＣ技術はすべての位相差セルＬＣのこの同時調整にとくに適している、なぜなら同じチップのトランジスタは分散がきわめて少ないため、トランジスタの入力容量が等しく、分極と共に同じ仕方で変動するからである。
有利には、そして本発明によれば、前記位相加算手段は、とくにｎ＝ｍのとき、一つの共通の出力節点でｎ個の切替変調回路の出力の星形分岐線を有し、これらの分岐線はすべて同じ長さであるので、一般的に５０オームの、一定の出力インピーダンスを示す。
さらに、有利には、そして本発明によれば、とくにｎ≠ｍのとき前記位相加算手段は、最後の頂点が回路の前記出力を形成するＷｉｌｋｉｎｓｏｎのカプラーの根付き木で形成された位相結合回路を具備する。Ｗｉｌｋｉｎｓｏｎのカプラーの利点はｐ個の状態の前記位相変調回路を出力側で互いに絶縁することである。
したがって、これらの回路は入力側では位相差セルのトランジスタによって、出力側ではＷｉｌｋｉｎｓｏｎのカプラーによって絶縁される。
有利には、また本発明によれば、ｍが２の冪乗の倍数であるとき、２の冪乗に等しいｎを選択する。したがって、Ｗｉｌｋｉｎｓｏｎのカプラーの根付き木は回路の出力に対して軸対称を示す（なぜなら、それぞれのＷｉｌｋｉｎｓｏｎのカプラーは２つの入力と１つの出力を有するから）。
有利には、本発明による回路は、
−ｍが４以上、
−ｐが１、２または４に等しい
ことを特徴とする。
有利には、本発明による回路は、
−ｍが８以上、
−ｎが４以上である
ことを特徴とする。
もっと一般的にｎは有利にはｍ／２以上である。したがって、位相差セルの出力の変調回路の位相状態の数は最小限にすることができる（とくに２に等しい）。
他方、有利には、また本発明によれば、切替／変調回路は類似し、受動型の構成要素だけを備えている。本出願を通じて、「受動型の構成要素」とはその作動のためにいっさいの電力の二次的送出を必要としないように取り付けられたすべての構成要素を意味する（抵抗、インダクタンス、容量、非分極トランジスタ、・・・）。
有利には、とくにｍが２の倍数であるとき、本発明による回路は、ｐ＝２であり、また切替／変調回路は、並列に取り付けられた高域フィルタと低域フィルタでそれぞれ形成された受動型構成要素の２つの位相状態の位相変調のＢＰＳＫ回路であり、それらの出力はゲートが相補的な２つの状態の制御信号を受信する非分極電界効果トランジスタでの配線によって切り替えられることを特徴とする。したがって、ｐ個の位相状態の位相変調回路は従来のＢＰＳＫ（ｐ＝２）である。
さらに、有利には、発明による回路はそのインピーダンス適合を可能にするために、回路の入力と反対の分散線の端の端子に可変インピーダンスを形成する手段を備えている。
有利には、そして本発明によれば、可変インピーダンスは可変抵抗に取り付けられた電界効果トランジスタを備え、そのゲートが調節直流電圧を受ける。
有利には、そして本発明によれば、本発明による回路は、入力信号の周波数が１ギガヘルツを超え、モノリシック集積回路で形成されていることを特徴とする。
本発明には上述または後述の特徴のすべてまたは一部を組み合わせて有することを特徴とする回路も含まれる。
本発明のその他の目的、特徴と利点は付属の図面を参照して、実施例の以下の非制限的説明を読むことによって明らかになるだろう。
図１は本発明による回路の全体概略図である。
図２はｍ＝８、ｎ＝４、ｐ＝２のときの本発明による回路の一つの実施態様の概略図である。
図３は図２の回路の２つのＢＰＳＫ位相状態の変調回路の一つの実施態様の概略図である。
図４と５は図２の回路の出力信号の複素平面でのベクトル構造の２つの例を示すフレネル図である。
図６は図２の回路で得ることができる出力信号の８つの位相状態群を複素平面で図示するフレネル図である。
図７はｍ＝ｎ＝２、ｐ＝１のときの本発明による回路の一つの実施態様の概略図である。
図１に全体を示した本発明による回路は、入力信号Ｓｅ＝Ａｓｉｎ（ωｅｔ＋φｅ）を電流の形で受けるための入力１と、一般的にデジタル信号であるかデジタル信号を表す制御信号ＳＣｊに応じて位相変調された出力信号Ｓｓ＝Ａ’Ｓｉｎ（ωｓｔ＋φｓ）を電流の形で送出するための出力２を含む。
本発明による回路は、ｍ個の位相状態の（ＰＳＫまたはＭＤＰと称するタイプの）位相変位変調回路であり、つまり出力信号Ｓｓはｍが２以上の整数であるｍ個の値φ１、φ２、・・・、φｊ、・・・、φｍの中で変動することのできる値φｊ＝φＳｓ−φｅだけ入力信号から位相がずらされている。
他方、出力信号の角振動数ωｓは制御信号ＳＣｊとは独立し、一般的にωｅと同一である。本発明による回路は伝播現象が重要である超高周波領域（従来は１ＧＨｚから３００ＧＨｚ）での信号処理にとくに適している。それにもかかわらず、本発明はすべての周波数範囲内での位相変調回路の実現にも適用できる。
図示した、好適な本発明による実施態様において、出力信号の振幅Ａ’は制御信号ＳＣｊに応じて変化することができるが、一般的には変調のパラメータとしては用いられない。しかしながら、本発明による回路は、特定の構成において本発明の回路によって得られる振幅の異なる状態を利用する変調の符号化によって、あるいは本発明による回路の上流および／または下流に配置された振幅変調の補足的手段を用いて、位相変調と組み合わされた振幅変調とも互換性がある。
本発明による回路は上流から下流に向かって（すなわち入力１から出力２まで）主として次の３つの連続する段階から成る：分散線６を含む一次分散／変調段階３と、少なくとも一つの二次切替／変調段階４と、出力２上の多重化段階５。
分散線６は分路分岐Ｂｉの列ｉに依存する第一次の位相差φ（Ｃｉ）をそれに適用することによって、複数個のｎ分路分岐Ｂ０、Ｂ２、・・・、Ｂｉ、・・・、Ｂｎ−１に信号を分散することを可能にする。したがって、分散線６はｎ分路分岐を画定するために梯子状に端と端を接続した類似のｎ個の位相差セルＣ０、Ｃ１、・・・、Ｃｉ、・・・、Ｃｎ−１を含む。数字ｎは２以上の整数で（分散線６は少なくとも２つの分路分岐に信号を分散するために少なくとも２つの位相差セルを有するので）または好適にはｍ以下である。
分散線６の列ｉのそれぞれの位相差セルＣｉは以下のものを含む。
−ｉ＝０のときは直接、あるいはｉ≠０のときは、回路入力１とこの位相差セルＣｉの間に置かれた下位列の先行するｉ−１個の位相差セルを介して、回路の入力１から生じる信号を受信する、シリアル入力ＩＳｉと称する、入力、
−ｉ≠ｎ−１のときは上位の列ｉ＋１の後続の位相差セルＣｉ＋１のシリアル入力ＩＳｉ＋１に、あるいはｉ＝ｎ−１のときは分散線６の終端装置７に接続される、シリアル信号ＳＳｉと称する信号を送出するシリアル出力ＯＳｉと称する、第一の出力、
−前記位相差セルＣｉに対応する分路分岐の一つＢｉに接続された分路出力ＯＤｉと称する第二の出力であって、分路信号ＳＤｉと称する信号を送出する分路出力。
それぞれの位相差セルＣｉは、シリアル入力ＩＳｉで受信する信号（線上のすぐ上流のセルＣｉ−１によって送出されたシリアル信号ＳＳｉ−１である）とそのシリアル出力ＯＳｉに送出する信号ＳＳｉの間にシリアル位相差φＳｉと称する位相差をもたらし、シリアル入力ＩＳｉで受信する信号とその分路出力ＯＤｉに送出する信号ＳＤｉの間に分路位相差φＤｉと称する位相差をもたらすのに適している。
したがって、入力信号Ｓｅに対するシリアル信号ＳＳｉの位相差は、
に等しい。
入力信号Ｓｅに対してセルＣｉによって分路分岐Ｂｉにかけられた分路信号ＳＤｉによって示された位φ（Ｃｉ）は次のように書ける：
それぞれの位相差セルＣｉは有利には直列インダクタンスと並列容量の低域フィルタＬＣで形成され、シリアル入力の信号ＩＳｉに対して、シリアル入力ＩＳｉと分路節点Ｎｉの間に置かれた直列インダクタンスの値と、分路節点Ｎｉとアースの間に形成された全並列容量に依存する位相差を信号が示す分路節点Ｎｉを備えている。
位相差セルＣｉは、入力１と終端装置７の間で、入力１に対する第１の分路節点Ｎｏと、分散線６の終端装置７に対する最後の分路節点Ｎｎ−１の分岐（直列インダクタンスありとなし）によってＬまたはＴまたはπ形の配線と見なすことができる分散線６の配線を形成する。
図２はＴ形配線と見なすことができる配線を示している。分路節点Ｎｉは、ゲートが直接分路ノードに接続され、ソースが直接接地され、ドレインが分路出力ＯＤｉに接続されている電界効果トランジスタＴｏ、・・・、Ｔｉ、・・・、Ｔｎ−１を介して、セルＣｉの分路出力ＯＤｉに接続されている。それぞれのトランジスタＴｉは分極されているので、位相差セルＣｉの前記並列容量は少なくとも部分的にトランジスタＴｉのゲートとソースの間に形成された容量で構成される。図２の実施態様において、それぞれの位相差セルＣｉの並列容量はトランジスタＴｉだけで構成される。図８の実施態様において、補助コンデンサ８、９はそれぞれの分路節点とアースの間に置かれる。
それぞれの位相差セルＣｉは、例えばその一つの端子がトランジスタＴｉ節点レインに接続され他方の端子が分極固定直流電圧ＶＰを受けるショックインダクタンス１０と、ドレインと分路出力ＯＤｉの間に直列に取り付けられたブロックコンデンサ１１の形の、そのトランジスタＴｉの分極手段１０、１１を備えている。
かかる配線によって、ゲートとソースの間に形成された容量の値は非線形であり、ゲートの分極直流電圧に依存する。本発明による回路は、このようにそれぞれの分路節点Ｎｉに、回路製造後に、調節可能な値の直流電圧をかけるための手段１２を備えている。これらの手段１２は回路の外部の電圧発生手段によって形成された調節可能な直流電圧ＶＡを受けることができるのに適した分散線６の端子１２を単に備えることができる。絶縁コンデンサ１６は、直流電圧ＶＡから入力信号発生源（一般的に発振器）を絶縁するために入力１の上流に備えられている。
ここで、変型または組合せによって、位相差セルＣｉによって発生した位相差値を調節するために分極電圧ＶＰを使用することができることに注意しなければならない。
図２の実施態様において、有利には、そして本発明によれば、分散線６は、回路の入力１から終端装置７まで直列に配置され、トランジスタＴｉのゲートが接続された分路節点Ｎｏ、・・・、Ｎｉ、・・・、Ｎｎ−１によって互いに分離されている複数のインダクタンスを有する。２つの分路節点の間のインダクタンスＬは、対応するそれぞれの位相差セル（点線で示されている）にそれぞれ機能的に属するこのインダクタンスのそれぞれの部分と、この様にして実現されたＴ形配線を示すために、２つの部分Ｌ／２に分離して示されている。
有利には、そして本発明によれば、すべての位相差セルＣｏからＣｎ−１は機能的に同一で、分散線６に沿ってそれらのシリアル入力ＩＳｉから同じシリアル位相差φＳｉと同じ位相差φＤｉを発生する。
したがって、１とｎ−１の間に含まれるすべての列ｉについて、分散線上に並置されたセルＣｉとＣｉ−１によって送出された分路信号ＳＤｉとＳＤｉ−１の間の位相の差φ（Ｃｉ）−φ（Ｃｉ−１）＝△φは分散線６に沿って同じである。
有利には、そして本発明によれば、△φ＝２π／ｍ。言い換えれば、φ（Ｃｉ）＝ｉｘ△φ＋ψ＝２πｉ／ｍ＋ψ、ここでψは定数である。したがって、回路の出力の信号Ｓｓはゼロ（回路は残留搬送波なしに変調を提供）の平均振幅（時間に対して）を持つだろう。
回路の設計の際に、Ｌの値とトランジスタの適切な選択によって、位相差セルＣｉによって入力信号にもたらされる一次位相差に適切な値を得ることは容易である。これらの位相差はさらにトランジスタのゲート−ソース容量を変えることのできる適切な電圧ＶＡをかけることによって回路の製造後に同時に調節することができる。
ここで注意すべきは、すべてのトランジスタＴｉが同一で、分散がほとんどなく、容量が等しく、ＶＡよって同じ仕方で変化するような、−ＭＭＩＣを始めとする−モノリシック技術による実現にこの構造がとくに適していることである。
終端装置７は、絶縁コンデンサ２８、２つの直列抵抗１３、１４、および、ドレインが２つの直列抵抗１３、１４の間に星形接続され、ソースが接地され、ゲートが調節直流電圧ＶＲを受ける、可変抵抗に接続された電界効果トランジスタ１５を含む。このようにして電気パラメータＶＲから調節できる可変抵抗が形成され、それによって、とくに電圧ＶＡと位相差セルＣｉのトランジスタＴｉによって形成された並列容量にもたらされた変動と、製造の際の抵抗１３、１４の技術的変動を考慮するために、分散線６のインピーダンスを容易に適合させることができる。
分散線６と、とくに位相差セルＣｉは、それぞれの位相差セルＣｉが入力信号Ｓｅに対してそれに固有の値φ（Ｃｉ）だけ位相をずらした分路信号ＳＤｉを発生する限りにおいて、梯子形回路ＬＣ配線による以外に、（例えば、遅れ線、ブリッジを付けたＴ形配線・・・）、実現することができる。
二次切替／変調の段階４は、制御信号ＳＣｊに応じて、分岐出力信号Ｓｓｉを、その分路出力ＯＤｉ上の位相差セルＣｉによって送出されたｎ個の分路信号ＳＤｉから形成することを可能にする。
この二次切替／変調の段階４は、したがってそれぞれの分路分岐Ｂｉ上のそれぞれの位相差セルＣｉの分路出力ＯＤｉに接続された切替／変調回路Ｍｉを、つまりｎ個の切替／変調回路Ｍｏ、・・・、Ｍｉ，・・・、Ｍｎ−１を備えている。
段階４は、とくにｎ＝ｍのとき、制御信号ＳＣｊの状態または値に応じてそれぞれの分路信号ＳＤｉまたはゼロ信号である信号ＳＳｉを出力に送出する、単なる位相切替回路で構成することができる。
とくにｎ≠ｍであるとき、段階４は、ｐがｍ≦ｐｎかつｐ＜ｍとなるように選択された整数である、ｐ個の位相状態の位相変調回路Ｍｉを含む。したがって、これらの回路はそれら自体がＰＳＫであるが、本発明による回路よりもはるかに少なく選択された位相状態の数ｐを有する。位相のそれぞれの変調回路Ｍｉは、ｋが制御信号ＳＣｊに応じて１とｐの間で変化する整数である、値φｋだけそれが受信する分路信号ＳＤｉの位相をずらすのに適している。
実際には、そして一般的には実現を簡易化し、信頼性が高く、消費量と損失が少ない回路を実現するためにｐを最小にすることが求められる。有利には、（好適にはｍが２の倍数である、もっとも一般的な場合）ｐ＝２が選択され、変調回路ＭｉはＢＰＳＫである。
これがｎ＝４かつｐ＝２である図２の実施態様の場合で、変調回路Ｍ０、Ｍ１、Ｍ２、Ｍ３は図３に示した図によって従来の仕方で実現したＢＰＳＫである。それぞれの回路Ｍ０からＭ３は、入力端子１９から並列に接続されたＴ形の低域ＬＣフィルタ１７とＴ形の高域ＬＣフィルタ１８で形成され、それらの出力は、２つのトランジスタ２１、２２の一つだけが同時に通過し制御信号の第一の状態では通過するトランジスタ２１、２２が第二の状態では遮断されるように、切替の２つの非分極電界効果トランジスタ２１、２２の並列配線によって共通出力端子２０上で切り替えられかつ位相が結合され、対応するフィルタ１７、１８の出力に接続された端子とアース端子を有しており、かつ２つの相補的出力状態への制御信号をそれらのゲートから受信する。フィルタから発生し、この様に切り替えられた信号は、出力端子２０で星形インダクタンスと適合並列容量の結合器２３によって位相が結合されている。入力端子１９とフィルタ１７、１８の間に適合直列インダクタンス２４が備えられる。かかるＢＰＳＫはそれ自体周知であり、とくに自然に１８０度に向かう位相差と，ＭＭＩＣ集積回路で実現可能であるという利点をとくに備えている。
変型として、もちろん、図２の回路でそれ自体が本発明に合致した（例えば、図８のもののと類似の方式で）ＢＰＳＫを用いることができる。
制御信号ＳＣｊはｐ個の状態のｎ個の構成要素を含み、したがって、ｐnの値を取ることのできるデジタル信号を表している。しかしながら、ｎ個の切替／変調回路Ｍｉから出た信号Ｓｓｉは多重化段階５によって出力２上で位相が結合される。このときから出力信号Ｓｓはｍ＜ｐn個の位相状態しか示さないことがある（ｎと、ｐと、φ（Ｃｉ）の特定の値について、信号は相互に打ち消し合うか、および／または位相状態が反復することがある）。
制御信号ＳＣｊｉはそれぞれの切替／変調回路Ｍｉにかけられ、この信号ＳＣｊｉは制御信号ＳＣｊの構成要素ＳＣｊｉの一つである。
変調回路Ｍｉはそれぞれ、その位相がφｉ＝φ（Ｃｉ）＋φｋとなる分岐出力信号Ｓｓｉを送出する。
φｋは制御信号ＳＣｊとともに、より正確には変調回路Ｍｉにかかる制御信号の構成要素ＳＣｊｉとともに変化する。好適には、すべての変調回路Ｍｉは同一であり、φｋ＝２πｋ／ｐとなるように調節される。
図２の実施態様において、制御信号ＳＣｊｉは、論理レベルを表す電圧である４つの構成要素ＳＣｊ０、ＳＣｊ１、ＳＣｊ２、ＳＣｊ３で形成され、それらはそれぞれ相補的な２値
を取ることができる。
分岐出力信号Ｓｓ０、Ｓｓ１、Ｓｓ２、Ｓｓ３は、ベクトルＩ、Ｕ、Ｑ、Ｖによって複素平面に表すことが可能であり、それぞれ１８０度位相がずらされ、それぞれベクトルＩ，−Ｉ；Ｕ，−Ｕ；Ｑ，−Ｑ；Ｖ，−Ｖに対応する２つの値を取ることができる。
多重化段階５は信号Ｓｓｉを位相加算し（ベクトル和）、出力信号Ｓｓを形成するこのベクトル和の結果を回路の出力２に送出するための手段で構成される。これらの手段は、その最後の頂点が回路の前記出力２を形成するＷｉｌｋｉｎｓｏｎのカプラー（位相出力カプラー）の根付き木で形成された位相結合回路を含む。
ｎ＝４である図２の場合、多重化段階５は３つのＷｉｌｋｉｎｓｏｎのカプラー２５、２６、２７、すなわちＳｓｉ信号を２つずつ結合する第一の系列の２つのカプラー２５、２６と、第一の系列のカプラー２５、２６から出た信号を受信し、出力２に出力信号Ｓｓを送出する第二の系列のカプラー２７を含む。
△φ＝π／４となるように、インダクタンスＬと電界効果トランジスタＴ０、Ｔ１、Ｔ２、Ｔ３とＶＡを選択したとき、出力信号Ｓｓは８つの位相状態の二重群を記述するベクトルＳｓによって複素平面に表される。第一群は第二群のものよりも大きな振幅の信号Ｓｓに対応する。図４は、すべての分岐出力信号Ｓｓｉが２つずつπ／４だけ位相をずらされたとき、すなわち制御信号ＳＣｊが次の値をとるときに得られた、第一群に対応する出力信号Ｓｓの構造の例を表している。
理論的に、この第一群では、Ａ’／Ａ＝２．６１３。
図５に信号Ｓｓの構造の例を示した第二群は、複素平面内に並置された分岐出力信号の少なくとも一対がπ／２だけ位相をずらされる場合に対応する。それは制御信号ＳＣｊの可能な１６の値（２4＝ｐn）の他の８つの値に対応する。
理論的に、この第二群ではＡ’／Ａ＝１．０８２。
したがって、回路は実際に出力信号の１６の状態を送出するにもかかわらず、これら１６の状態は８つの位相状態（および７．６６ｄＢの比率で２つの振幅状態）にしか対応しない。
図２の回路はＭＣＴ符号化に従って位相が変調された超高周波（１ＧＨｚと３００ＧＨｚの間に含まれる周波数）搬送信号（入力信号Ｓｅ）によるデジタル信号の伝送に使用できる。この場合、好適には変調器の損失を最小にするように最大振幅の第一群しか使用されない。ここで注意するのは、分路分岐Ｂ０、Ｂ１、Ｂ２、Ｂ３の位相差セルＣ０、Ｃ１、Ｃ２、Ｃ３のトランジスタＴ０、Ｔ１、Ｔ２、Ｔ３は分極され、損失を減らし、さらには入力１と出力２の間に、利得をもたらしさえすることである。
第一群を選択するために、３ビットで符号化されたデジタル信号（８状態）と８つの組合せだけが変調器Ｍｉに適用される、４ビットで符号化された信号ＳＣｊとの間にトランスコーダーを備えるだけでよい。
図２の回路はＭＭＩＣ技術で実現可能であり、８ＧＨｚの周波数について、４．３mm×４．１mm程度の寸法を有し、８つの真の位相状態を、さらに△φ≠π／４を選択したとき（例えば、△φ＝π／８で）１６の位相状態さえも提供する。
図６はωｅ／２π＝８ＧＨｚで図２の回路で得ることのできる群の例を示している。この図で、それぞれの点は、出力信号Ｓｓを表すベクトルの端を表し、その振幅（ｄＢ）とその位相（度）が示されている。
図７は、本発明による回路が、ｍ＝ｎ＝２になるように２つの分路分岐Ｂ０、Ｂ１を画定する２つの位相差セルＣ０、Ｃ１を含む２つの位相状態のＢＰＳＫである第二の実施態様を図示している。
実施態様において、それぞれの分路節点Ｎ０、Ｎ１とアースの間に接続された補助コンデンサ８、９が備えられている。分散線６は直列インダクタンスＬ／２、入力コンデンサ１６、終端コンデンサ２８、抵抗１３、１４と終端装置７を形成するために可変抵抗で接続されたトランジスタ１５、そのインダクタンス１０とその分極コンデンサ１１を備えた２つの電界効果トランジスタＴ０、Ｔ１を含む。
この実施態様において、切替／変調段階４は、２つの非分極電界効果トランジスタ２９、３０、３１、３２をそれぞれ備えている２つの切替回路ＣＯ０およびＣＯ１を含み、その第一のもの２９、３１が直列抵抗を介して接地されたソースおよび分岐Ｂ０、Ｂ１に接続されたドレインと並列に接続され、その第二のもの３０、３２が第一のトランジスタ２９と３１のドレインに接続されたソースと直列に接続され、そのドレインは分岐出力信号Ｓｓ０、Ｓｓ１を提供する。トランジスタ２９、３０、３１、３２のゲートが、ＳＣｊ＝ＳＣ１＝Ｕであるとき第一の分岐上の信号Ｓｓ０がゼロでなく、かつ位相差セルＣ０から出た信号に等しく、一方第二の分岐上の信号Ｓｓ１がゼロ（トランジスタ３０と３１が通過性で、他方トランジスタ２９と３２は遮断される）になるように、相補的な２つの状態
を取ることのできる制御信号ＳＣｊから形成された２つの状態の電圧
を受ける。相互的に、
のとき、信号Ｓｓ０がゼロになり、信号Ｓｓ１が位相差セルＣｉから発信された信号になるように、トランジスタ３０、３１は遮断され、トランジスタ２９、３２は通過性になる。
分岐出力の信号Ｓｓ０、Ｓｓ１を位相加算する前記手段５は同じ長さの２つの線３３、３４で単純に形成され、トランジスタ２９、３０、３１、３２で形成された切替回路Ｃｏ０とＣｏ１の２つの出力から星形に分岐している。２つの線３３、３４は、制御信号ＳＣｊの状態によって、信号Ｓｓ０あるいは信号Ｓｓ１をしたがって、交互に受信する回路の出力２を形成する出力節点で再び接合する。
インダクタンスＬ、コンデンサ８、９の容量、位相差セルＣ０、Ｃ１のトランジスタＴ０、Ｔ１および調節電圧ＶＡは、Ｓｓ０に対して１８０度異なっているとしても、Ｓｓ１が任意の値で位相をずらされるように選択することができる。したがって、任意の値の位相のずれでＢＰＳＫを得る。
例えば、位相差は惑星探査のためのきわめて低流量の遠隔接続のための残留搬送波で２相変調器を得るために１８０度異なる値で選択することができる。
本発明は超高周波回路（ＭＭＩＣ）の実現にとくに有利である。しかしそれは位相変位による変調のための周波数の他の領域にも適用できる。
くわえて本発明は先に図示し、記載したものとのは異なる分散構造のｍ−ＰＳＫ回路、とくにｍ、ｎおよびｐの値が異なるものの実現にも適用できる。
他方、本発明の枠内では重要性がなく、当業者が容易に選択し、決定することができる回路の構成要素と詳細な電子的機能は、すべて図示も記載もしていないので、記載され図示された回路はもちろん実際に得られるチップの構造に関して完全に網羅していると見なしてはならない。
かかる回路はとくにデジタル信号の伝送に有益である。例えば、衛星と地球の間のデジタル情報の伝送はデジタル信号による超高周波搬送信号の位相変調によって実施される。
すでに２位相状態（ＢＰＳＫまたはＭＤＰ２と称す）、あるいは４位相状態（ＱＰＳＫまたはＭＤＰ４と称す）の変調回路（"HIGH BIT RATE FOUR PHASEMMIC REMODULATION DEMODULARTOR AND MODULARTOR", A. Primerose et al.,Proceedings of GAAS '92, Estec, Nordwich, Pays-Bas）が知られている。ＢＰＳＫはしたがって、並列に取り付けられた低域フィルタと高域フィルタによって構成することができ、それらの出力が分流器の２つのＭＥＳＦＥＴトランジスタの配線によって共通の出力で切り替えられ、それらのゲートが２つの状態の相補的信号を受信する。この回路は、不可避的な製造上の不完全さにもかかわらず、構造上当然１８０度の理論値に向かおうとする信号の間の位相差を提供するという利点がある。くわえて、切り替えて使用されるＭＥＳＦＥＴトランジスタは分極せず、回路はわずかな損失（３ｄＢ程度）しか誘発しない。それはＭＭＩＣ技術によって実現可能であり、占有空間が小さい（典型的には８ＧＨｚで２mm×１mm）。それにもかかわらず、かかるＢＰＳＫは所与のビット速度あたりのスペクトル占有空間が大きいという欠陥がある。さらに、電気タイプの調節手段を一切備えず、１８０度以外の値の位相差を許容しないので、ゼロでない振幅の残留搬送波が所望である（例えば、受信器の同期のため）特定の用途分野では使用できない。
２つのＢＰＳＫから形成されたＱＰＳＫ回路は同じビット速度でより低いスペクトル占有空間を可能にするが、依然として電気制御からの調節手段がないとか、固定値の位相差しか許容しないという欠点が生じる。くわえて、これらの回路はより大きな損失（８ｄＢ程度）を生じ、８ＧＨｚの占有空間は２．５mm×３．５mm程度になる。
さらに、位相変化の都度π／４の追加の位相差によって得られる８つの位相状態の回路であるπ／４−ＱＰＳＫ回路も周知である（"π/4-QPSK MODEMS FOR SATELLITE SOUND/DATA BROADCAST SYSTEMS", Chiu-Liang Liu, Kassilo Feher,IEEE Transactions on broadcasting, vol. 37, no. 1, March 1991, pp 1-8）。これらの回路には上述の従来のＱＰＳＫと同じ欠点がある。また可能な８つの位相状態の中で、特定の位相遷移しか許容されず、その結果π／４−ＱＰＳＫは適切な符号化でしか互換性がなく、とくに、伝送すべきデジタル信号の特定の符号化で使用できない。
文書”A VERSATILE VECTOR MODULATOR DESIGN FOR MMIC”,L.M. Devlin, B.J.Minnis, 1990 IEEE MTT-S Digest L-7 pp 519-522は２×４の位相状態の、すなわち異なる振幅の２つのベクトル群を生成する変調回路を記載している。この回路の８ＧＨｚの占有空間は４mm×３mmで、調節の複雑な４つの可変抵抗を有する。くわえて、それは機能的にはＱＰＳＫと同等である、なぜなら８つの位相状態は、同じ振幅を持たないので８位相状態の厳密な位相変調（振幅変調なし）に使用できないからである。
発信出力を減らすことを目的として、ＭＣＴ（格子符号化変調）などの高性能なデジタル信号符号化の使用が求められている。このためには、４を超える（とくに８、１６・・・）位相状態の数を有する変調回路を備えることが不可欠である。
ところが、情報量の性能を向上させる目的で同一回路上に既知のＢＰＳＫまたはＱＰＳＫのアーキテクチャを組み合わせることは考えられない、なぜならそれぞれの構成要素の欠点が互いに反映し、出力に累積するからである。くわえて、致命的な出力の損失が生じ、とくに航空機や宇宙ロケットに搭載したシステムの場合にひどくなる。他方で、製造の際の調整は、非常にコスト高であり、倍増するはずである。
したがって、本発明は、この回路が数多くの種類の符号化と位相変調に、また数多くの用途分野に適合し、使用されることができるように、出力損失がゼロまたは低い値で、また低いエネルギー消費量で、任意の値の位相状態を得ることができる構造のＰＳＫ変調回路を提案することによってこれらの欠点を克服することを目的とする。
さらに本発明は位相状態の数が（同一振幅、同一周波数で）４を超える、とくに８、１６・・・に等しい変調回路を提供することを目的とする。
本発明はさらに、高い精度で−とくにガリウム砒素ＧａＡｓ上に−モノリシックマイクロ波技術（ＭＭＩＣ）で実現するのに有利に適合したかかるＰＳＫ変調回路を提供することを目的とする。
より具体的には、本発明は、それが内蔵されるシステムに応じてその特定値が調節できるように、それも（ＰＳＫ集積回路自体の設計または製造の際ではなく）まさにシステムへの内蔵の際に調節できるように、とくに入力信号周波数に応じて、位相状態の簡単な調節手段を備えたＰＳＫ変調回路を提供することを目的とする。
さらに本発明は、より具体的には、搭載された宇宙システムの制約（狭い占有空間、高い信頼性、低消費量、・・・）に適合するようなかかるＰＳＫ変調回路を提供することを目的とする。
本発明はまた、より具体的には、ＭＣＴのような高速度での変調符号化に適合することのできるかかるＰＳＫ変調回路を提供することを目的とする。
本発明はまた、より具体的には、またとくに超高周波領域で、搬送信号のあらゆる周波数に適合することのできるかかるＰＳＫ変調回路を提供することを目的とする。
本発明はまた、より具体的には、いったん実現された後、周波数は固定されているが、広い帯域（例えば、地球観測遠隔測定ではＸ帯域またはＫａ帯域内、マルチメディア遠隔通信では衛星のＫ帯域内、など）で選択可能な入力搬送信号を受容することができるかかるＰＳＫ変調回路を提供することを目的とする。
本発明は、さらに、線や入力信号が影響を受けるようなノイズを発生しないかかるＰＳＫ変調回路を提供することを目的とする。
このため、本発明は、角振動数ωｅの正弦入力信号Ｓｅを受信するための入力と、出力信号が制御信号ＳＣｊとは独立した角振動数ωｓを有する制御信号ＳＣｊに応じて、ｍが２以上の整数であるｍ個の値、φ１、・・・、φｊ、・・・、φｍの間で変動できる値φｊだけ入力信号から位相がずらされた正弦信号Ｓｓを送出する出力を含む位相変位による変調電子回路であって、以下のものを含むことを特徴とする回路。
−入力から延長し、ｎが２以上の整数である類似した位相差のｎ個のセルＣ０、・・・、Ｃｉ、・・・、Ｃｎ−１を有する、ｎ個の位相差セルが分散線に沿った列ｉの、以下のものを含むそれぞれの位相差セルＣｉによって分散線に沿って配線されている分散線、
・ｉ＝０のときは直接、または回路入力とこの位相差セルＣｉの間に置かれた、ｉ未満の列の先行する（ｉ−１）個の位相差セルを介して、回路の入力から発信される信号を受信する、シリアル入力ＩＳｉと称する、入力、
・上位のｉ＋１列の後続の位相差セルＣｉ＋１に、あるいは、ｉ＝ｎ−１のときは、分散線の終端装置に分散線上で信号を送出する、シリアル出力ＯＳｉと称する、第一の出力、
・分散線の分路の節点Ｎｉ、
・トランジスタＴｉを介して分路の節点Ｎｉに接続され、その第一の端子が分路の節点Ｎｉに接続され、その第二の端子が接地され、その第三の端子が位相差セルＣｉの分路出力ＯＤｉを提供する、分路出力ＯＤｉと称する、第二の出力であって、それぞれの位相差セルＣｉが回路の入力と前記分路出力ＯＤｉの間に置かれた位相差セルによって、回路入力から、連続して入力信号Ｓｅにもたらされた位相差の和φ（Ｃｉ）だけ、入力信号Ｓｅに対して、位相をずらした信号ＳＤｉをその分路出力ＯＤｉに送出するのに適合している、第二の出力。
−それぞれの位相差セルＣｉの前記分路出力ＯＤｉに接続された、制御信号ＳＣｊから制御された、以下のものである切替／変調回路、
・ｎ＝ｍのとき、制御信号ＳＣｊに応じて、ゼロ信号、またはセルＣｉから受信したＳＤｉ信号を送出する切替回路、
・ｎ≠ｍのとき、ｐがｍ≦ｐnになるように選択されたｍより小さい整数である、位相差セルＣｉから受信した信号ＳＤｉを、ｋが制御信号ＳＣｊに応じて１とｐの間で変動する整数である値φｋだけ位相をずらすのに適したｐ個の状態の位相変調回路。
−ｎ個の切替／変調回路から出た信号Ｓｓｉの位相を加算し、出力信号Ｓｓを形成するこの加算の結果を前記回路の出力に送出するための手段。
したがって、本発明による回路は分散型の構造を示す。この構造は大きな適合可能性を提供する。とくに所望の位相状態の数ｍに応じて位相差セルの数ｎを最適化できる。またそれぞれの位相差セルによって、また必要な場合には、ｐ個の位相状態のそれぞれの変調回路によって信号に適用された位相差を最適化できる。
本出願を通じて、「類似の位相差セル」という表現は、セルが構成要素の構造と値がセルごとに異なることがあっても、同じ電子的機能を示す電子構成要素で構成されていることを意味する。さらに「機能的に同一の位相差セル」という表現は、通常すべてがそれらの入力とそれらの出力の間で信号に同じ位相差を誘導するように類似しかつ設計された位相差セルを意味する。
ここで、位相差セルの出力に使用されるｐ個の位相状態の変調回路は、それ自体が本発明によって分散された構造を示すことが出来る。したがって、本発明は縦続状に重なった複数の位相差の段ＰＳＫを含む「多段」変調回路の実現を可能にする。
実際には、この分散構造は８つ、またはそれ以上の位相状態の回路を−とくにＭＭＩＣ技術で−実現するためにそれぞれの位相状態の十分な精度を得ることを現実に可能にする。
有利にはそして本発明によれば、回路は位相差セルのトランジスタ分極手段を備えている。したがって、それぞれのＰＳＫ位相差の段は信号利得をもたらすこれらのトランジスタによって増幅される。
くわえて、有利にはそして本発明によれば、それぞれの前記トランジスタは、
−第一の端子がゲートであり、
−第二の端子がソースであり、
−第三の端子がドレインである、
電界効果トランジスタ−とくに（ＧａＡｓ上の）ＭＥＳＦＥＴ−である。
電界効果トランジスタは実部がきわめて低い入力コンダクタンスを示すので、分散線に対する負荷が低く、それぞれの分路の節点上と、それぞれの分路出力上でほぼ同一レベルを得ることができる。下流に位置するすべての切替／変調回路はしたがって、同一レベルの信号を送出される。
くわえて、それぞれの分路分岐の切替／変調回路は電界効果トランジスタによって互いに絶縁され、互いに妨害しない（例えば、それぞれの切替／変調回路がＢＰＳＫである場合、状態変化速度でのＢＰＳＫのＴＯＳ（定常波率）の変動は状態の精度を低下させる恐れがない）。
同様に、電界効果トランジスタは線と入力信号を絶縁し、信号は回路によって誘導される切替によって乱されない。
くわえて、本発明による回路は、分路の節点Ｎｉとアースの間で調節可能な容量を形成するように、分路のそれぞれの節点Ｎｉに調節可能な値の直流電圧をかける手段を備えている。実際、電界効果トランジスタはゲートの分極電圧によって調節できる非線形入力容量を示す。分散線上で並列のこの可変容量は、それぞれのセルによって発生した位相差を調節することを可能にする。このことが位相状態の精度を向上させ、鋳造における回路実現に結びつけられる不良作動の恐れを最小限にすることを可能にする。
有利には、本発明による回路は、それぞれの位相差セルＣｉが直列インダクタンス、並列容量型であり、それぞれの位相差セルＣｉの前記トランジスタは分極した電界効果トランジスタであり、そのゲートがインダクタンスと並列に分散線への分路節点Ｎｉに接続され、そのソースが接地され、そのドレインが前記分路出力に分路信号ＳＤｉを提供し、前記並列容量は少なくとも部分的に前記分極電界効果トランジスタのゲートとソースの間に形成された容量で構成されることを特徴とする。
さらに、有利には、そして本発明によれば、すべての位相差セルは機能的に同一で、分散線に沿って同じ位相差△φを生じ、セルＣｉは入力信号Ｓｅに対して、ψが定数である、φ（Ｃｉ）＝ｉ×△φ＋ψだけ位相をずらした分路信号ＳＤｉをその分路出力に提供する。すべてのセルについて同一のこの位相差△φは２π／ｍに等しいか、２π／ｍと異なる（平均値がゼロでない出力信号が望ましいとき）。
さらに、有利には、また本発明によれば、分路のそれぞれの節点Ｎｉで調節可能な値の直流電圧を加え調節するための手段は、直流電圧を受けとり可能なように適した分散線の端子を有し、そのため位相差セルＣｉの分路のそれぞれの節点Ｎｉでの信号の位相差は、この可変直流電圧だけの調節によって、とくに角振動数ωｅに応じて同時に調節することができる。ここでＭＭＩＣ技術はすべての位相差セルＬＣのこの同時調整にとくに適している、なぜなら同じチップのトランジスタは分散がきわめて少ないため、トランジスタの入力容量が等しく、分極と共に同じ仕方で変動するからである。
有利には、そして本発明によれば、前記位相加算手段は、とくにｎ＝ｍのとき、一つの共通の出力節点でｎ個の切替変調回路の出力の星形分岐線を有し、これらの分岐線はすべて同じ長さであるので、一般的に５０オームの、一定の出力インピーダンスを示す。
さらに、有利には、そして本発明によれば、とくにｎ≠ｍのとき前記位相加算手段は、最後の頂点が回路の前記出力を形成するＷｉｌｋｉｎｓｏｎのカプラーの根付き木で形成された位相結合回路を具備する。Ｗｉｌｋｉｎｓｏｎのカプラーの利点はｐ個の状態の前記位相変調回路を出力側で互いに絶縁することである。
したがって、これらの回路は入力側では位相差セルのトランジスタによって、出力側ではＷｉｌｋｉｎｓｏｎのカプラーによって絶縁される。
有利には、また本発明によれば、ｍが２の冪乗の倍数であるとき、２の冪乗に等しいｎを選択する。したがって、Ｗｉｌｋｉｎｓｏｎのカプラーの根付き木は回路の出力に対して軸対称を示す（なぜなら、それぞれのＷｉｌｋｉｎｓｏｎのカプラーは２つの入力と１つの出力を有するから）。
有利には、本発明による回路は、
−ｍが４以上、
−ｐが１、２または４に等しい
ことを特徴とする。
有利には、本発明による回路は、
−ｍが８以上、
−ｎが４以上である
ことを特徴とする。
もっと一般的にｎは有利にはｍ／２以上である。したがって、位相差セルの出力の変調回路の位相状態の数は最小限にすることができる（とくに２に等しい）。
他方、有利には、また本発明によれば、切替／変調回路は類似し、受動型の構成要素だけを備えている。本出願を通じて、「受動型の構成要素」とはその作動のためにいっさいの電力の二次的送出を必要としないように取り付けられたすべての構成要素を意味する（抵抗、インダクタンス、容量、非分極トランジスタ、・・・）。
有利には、とくにｍが２の倍数であるとき、本発明による回路は、ｐ＝２であり、また切替／変調回路は、並列に取り付けられた高域フィルタと低域フィルタでそれぞれ形成された受動型構成要素の２つの位相状態の位相変調のＢＰＳＫ回路であり、それらの出力はゲートが相補的な２つの状態の制御信号を受信する非分極電界効果トランジスタでの配線によって切り替えられることを特徴とする。したがって、ｐ個の位相状態の位相変調回路は従来のＢＰＳＫ（ｐ＝２）である。
さらに、有利には、発明による回路はそのインピーダンス適合を可能にするために、回路の入力と反対の分散線の端の端子に可変インピーダンスを形成する手段を備えている。
有利には、そして本発明によれば、可変インピーダンスは可変抵抗に取り付けられた電界効果トランジスタを備え、そのゲートが調節直流電圧を受ける。
有利には、そして本発明によれば、本発明による回路は、入力信号の周波数が１ギガヘルツを超え、モノリシック集積回路で形成されていることを特徴とする。
本発明には上述または後述の特徴のすべてまたは一部を組み合わせて有することを特徴とする回路も含まれる。
本発明のその他の目的、特徴と利点は付属の図面を参照して、実施例の以下の非制限的説明を読むことによって明らかになるだろう。
図１は本発明による回路の全体概略図である。
図２はｍ＝８、ｎ＝４、ｐ＝２のときの本発明による回路の一つの実施態様の概略図である。
図３は図２の回路の２つのＢＰＳＫ位相状態の変調回路の一つの実施態様の概略図である。
図４と５は図２の回路の出力信号の複素平面でのベクトル構造の２つの例を示すフレネル図である。
図６は図２の回路で得ることができる出力信号の８つの位相状態群を複素平面で図示するフレネル図である。
図７はｍ＝ｎ＝２、ｐ＝１のときの本発明による回路の一つの実施態様の概略図である。
図１に全体を示した本発明による回路は、入力信号Ｓｅ＝Ａｓｉｎ（ωｅｔ＋φｅ）を電流の形で受けるための入力１と、一般的にデジタル信号であるかデジタル信号を表す制御信号ＳＣｊに応じて位相変調された出力信号Ｓｓ＝Ａ’Ｓｉｎ（ωｓｔ＋φｓ）を電流の形で送出するための出力２を含む。
本発明による回路は、ｍ個の位相状態の（ＰＳＫまたはＭＤＰと称するタイプの）位相変位変調回路であり、つまり出力信号Ｓｓはｍが２以上の整数であるｍ個の値φ１、φ２、・・・、φｊ、・・・、φｍの中で変動することのできる値φｊ＝φＳｓ−φｅだけ入力信号から位相がずらされている。
他方、出力信号の角振動数ωｓは制御信号ＳＣｊとは独立し、一般的にωｅと同一である。本発明による回路は伝播現象が重要である超高周波領域（従来は１ＧＨｚから３００ＧＨｚ）での信号処理にとくに適している。それにもかかわらず、本発明はすべての周波数範囲内での位相変調回路の実現にも適用できる。
図示した、好適な本発明による実施態様において、出力信号の振幅Ａ’は制御信号ＳＣｊに応じて変化することができるが、一般的には変調のパラメータとしては用いられない。しかしながら、本発明による回路は、特定の構成において本発明の回路によって得られる振幅の異なる状態を利用する変調の符号化によって、あるいは本発明による回路の上流および／または下流に配置された振幅変調の補足的手段を用いて、位相変調と組み合わされた振幅変調とも互換性がある。
本発明による回路は上流から下流に向かって（すなわち入力１から出力２まで）主として次の３つの連続する段階から成る：分散線６を含む一次分散／変調段階３と、少なくとも一つの二次切替／変調段階４と、出力２上の多重化段階５。
分散線６は分路分岐Ｂｉの列ｉに依存する第一次の位相差φ（Ｃｉ）をそれに適用することによって、複数個のｎ分路分岐Ｂ０、Ｂ２、・・・、Ｂｉ、・・・、Ｂｎ−１に信号を分散することを可能にする。したがって、分散線６はｎ分路分岐を画定するために梯子状に端と端を接続した類似のｎ個の位相差セルＣ０、Ｃ１、・・・、Ｃｉ、・・・、Ｃｎ−１を含む。数字ｎは２以上の整数で（分散線６は少なくとも２つの分路分岐に信号を分散するために少なくとも２つの位相差セルを有するので）または好適にはｍ以下である。
分散線６の列ｉのそれぞれの位相差セルＣｉは以下のものを含む。
−ｉ＝０のときは直接、あるいはｉ≠０のときは、回路入力１とこの位相差セルＣｉの間に置かれた下位列の先行するｉ−１個の位相差セルを介して、回路の入力１から生じる信号を受信する、シリアル入力ＩＳｉと称する、入力、
−ｉ≠ｎ−１のときは上位の列ｉ＋１の後続の位相差セルＣｉ＋１のシリアル入力ＩＳｉ＋１に、あるいはｉ＝ｎ−１のときは分散線６の終端装置７に接続される、シリアル信号ＳＳｉと称する信号を送出するシリアル出力ＯＳｉと称する、第一の出力、
−前記位相差セルＣｉに対応する分路分岐の一つＢｉに接続された分路出力ＯＤｉと称する第二の出力であって、分路信号ＳＤｉと称する信号を送出する分路出力。
それぞれの位相差セルＣｉは、シリアル入力ＩＳｉで受信する信号（線上のすぐ上流のセルＣｉ−１によって送出されたシリアル信号ＳＳｉ−１である）とそのシリアル出力ＯＳｉに送出する信号ＳＳｉの間にシリアル位相差φＳｉと称する位相差をもたらし、シリアル入力ＩＳｉで受信する信号とその分路出力ＯＤｉに送出する信号ＳＤｉの間に分路位相差φＤｉと称する位相差をもたらすのに適している。
したがって、入力信号Ｓｅに対するシリアル信号ＳＳｉの位相差は、
入力信号Ｓｅに対してセルＣｉによって分路分岐Ｂｉにかけられた分路信号ＳＤｉによって示された位φ（Ｃｉ）は次のように書ける：
位相差セルＣｉは、入力１と終端装置７の間で、入力１に対する第１の分路節点Ｎｏと、分散線６の終端装置７に対する最後の分路節点Ｎｎ−１の分岐（直列インダクタンスありとなし）によってＬまたはＴまたはπ形の配線と見なすことができる分散線６の配線を形成する。
図２はＴ形配線と見なすことができる配線を示している。分路節点Ｎｉは、ゲートが直接分路ノードに接続され、ソースが直接接地され、ドレインが分路出力ＯＤｉに接続されている電界効果トランジスタＴｏ、・・・、Ｔｉ、・・・、Ｔｎ−１を介して、セルＣｉの分路出力ＯＤｉに接続されている。それぞれのトランジスタＴｉは分極されているので、位相差セルＣｉの前記並列容量は少なくとも部分的にトランジスタＴｉのゲートとソースの間に形成された容量で構成される。図２の実施態様において、それぞれの位相差セルＣｉの並列容量はトランジスタＴｉだけで構成される。図８の実施態様において、補助コンデンサ８、９はそれぞれの分路節点とアースの間に置かれる。
それぞれの位相差セルＣｉは、例えばその一つの端子がトランジスタＴｉ節点レインに接続され他方の端子が分極固定直流電圧ＶＰを受けるショックインダクタンス１０と、ドレインと分路出力ＯＤｉの間に直列に取り付けられたブロックコンデンサ１１の形の、そのトランジスタＴｉの分極手段１０、１１を備えている。
かかる配線によって、ゲートとソースの間に形成された容量の値は非線形であり、ゲートの分極直流電圧に依存する。本発明による回路は、このようにそれぞれの分路節点Ｎｉに、回路製造後に、調節可能な値の直流電圧をかけるための手段１２を備えている。これらの手段１２は回路の外部の電圧発生手段によって形成された調節可能な直流電圧ＶＡを受けることができるのに適した分散線６の端子１２を単に備えることができる。絶縁コンデンサ１６は、直流電圧ＶＡから入力信号発生源（一般的に発振器）を絶縁するために入力１の上流に備えられている。
ここで、変型または組合せによって、位相差セルＣｉによって発生した位相差値を調節するために分極電圧ＶＰを使用することができることに注意しなければならない。
図２の実施態様において、有利には、そして本発明によれば、分散線６は、回路の入力１から終端装置７まで直列に配置され、トランジスタＴｉのゲートが接続された分路節点Ｎｏ、・・・、Ｎｉ、・・・、Ｎｎ−１によって互いに分離されている複数のインダクタンスを有する。２つの分路節点の間のインダクタンスＬは、対応するそれぞれの位相差セル（点線で示されている）にそれぞれ機能的に属するこのインダクタンスのそれぞれの部分と、この様にして実現されたＴ形配線を示すために、２つの部分Ｌ／２に分離して示されている。
有利には、そして本発明によれば、すべての位相差セルＣｏからＣｎ−１は機能的に同一で、分散線６に沿ってそれらのシリアル入力ＩＳｉから同じシリアル位相差φＳｉと同じ位相差φＤｉを発生する。
したがって、１とｎ−１の間に含まれるすべての列ｉについて、分散線上に並置されたセルＣｉとＣｉ−１によって送出された分路信号ＳＤｉとＳＤｉ−１の間の位相の差φ（Ｃｉ）−φ（Ｃｉ−１）＝△φは分散線６に沿って同じである。
有利には、そして本発明によれば、△φ＝２π／ｍ。言い換えれば、φ（Ｃｉ）＝ｉｘ△φ＋ψ＝２πｉ／ｍ＋ψ、ここでψは定数である。したがって、回路の出力の信号Ｓｓはゼロ（回路は残留搬送波なしに変調を提供）の平均振幅（時間に対して）を持つだろう。
回路の設計の際に、Ｌの値とトランジスタの適切な選択によって、位相差セルＣｉによって入力信号にもたらされる一次位相差に適切な値を得ることは容易である。これらの位相差はさらにトランジスタのゲート−ソース容量を変えることのできる適切な電圧ＶＡをかけることによって回路の製造後に同時に調節することができる。
ここで注意すべきは、すべてのトランジスタＴｉが同一で、分散がほとんどなく、容量が等しく、ＶＡよって同じ仕方で変化するような、−ＭＭＩＣを始めとする−モノリシック技術による実現にこの構造がとくに適していることである。
終端装置７は、絶縁コンデンサ２８、２つの直列抵抗１３、１４、および、ドレインが２つの直列抵抗１３、１４の間に星形接続され、ソースが接地され、ゲートが調節直流電圧ＶＲを受ける、可変抵抗に接続された電界効果トランジスタ１５を含む。このようにして電気パラメータＶＲから調節できる可変抵抗が形成され、それによって、とくに電圧ＶＡと位相差セルＣｉのトランジスタＴｉによって形成された並列容量にもたらされた変動と、製造の際の抵抗１３、１４の技術的変動を考慮するために、分散線６のインピーダンスを容易に適合させることができる。
分散線６と、とくに位相差セルＣｉは、それぞれの位相差セルＣｉが入力信号Ｓｅに対してそれに固有の値φ（Ｃｉ）だけ位相をずらした分路信号ＳＤｉを発生する限りにおいて、梯子形回路ＬＣ配線による以外に、（例えば、遅れ線、ブリッジを付けたＴ形配線・・・）、実現することができる。
二次切替／変調の段階４は、制御信号ＳＣｊに応じて、分岐出力信号Ｓｓｉを、その分路出力ＯＤｉ上の位相差セルＣｉによって送出されたｎ個の分路信号ＳＤｉから形成することを可能にする。
この二次切替／変調の段階４は、したがってそれぞれの分路分岐Ｂｉ上のそれぞれの位相差セルＣｉの分路出力ＯＤｉに接続された切替／変調回路Ｍｉを、つまりｎ個の切替／変調回路Ｍｏ、・・・、Ｍｉ，・・・、Ｍｎ−１を備えている。
段階４は、とくにｎ＝ｍのとき、制御信号ＳＣｊの状態または値に応じてそれぞれの分路信号ＳＤｉまたはゼロ信号である信号ＳＳｉを出力に送出する、単なる位相切替回路で構成することができる。
とくにｎ≠ｍであるとき、段階４は、ｐがｍ≦ｐｎかつｐ＜ｍとなるように選択された整数である、ｐ個の位相状態の位相変調回路Ｍｉを含む。したがって、これらの回路はそれら自体がＰＳＫであるが、本発明による回路よりもはるかに少なく選択された位相状態の数ｐを有する。位相のそれぞれの変調回路Ｍｉは、ｋが制御信号ＳＣｊに応じて１とｐの間で変化する整数である、値φｋだけそれが受信する分路信号ＳＤｉの位相をずらすのに適している。
実際には、そして一般的には実現を簡易化し、信頼性が高く、消費量と損失が少ない回路を実現するためにｐを最小にすることが求められる。有利には、（好適にはｍが２の倍数である、もっとも一般的な場合）ｐ＝２が選択され、変調回路ＭｉはＢＰＳＫである。
これがｎ＝４かつｐ＝２である図２の実施態様の場合で、変調回路Ｍ０、Ｍ１、Ｍ２、Ｍ３は図３に示した図によって従来の仕方で実現したＢＰＳＫである。それぞれの回路Ｍ０からＭ３は、入力端子１９から並列に接続されたＴ形の低域ＬＣフィルタ１７とＴ形の高域ＬＣフィルタ１８で形成され、それらの出力は、２つのトランジスタ２１、２２の一つだけが同時に通過し制御信号の第一の状態では通過するトランジスタ２１、２２が第二の状態では遮断されるように、切替の２つの非分極電界効果トランジスタ２１、２２の並列配線によって共通出力端子２０上で切り替えられかつ位相が結合され、対応するフィルタ１７、１８の出力に接続された端子とアース端子を有しており、かつ２つの相補的出力状態への制御信号をそれらのゲートから受信する。フィルタから発生し、この様に切り替えられた信号は、出力端子２０で星形インダクタンスと適合並列容量の結合器２３によって位相が結合されている。入力端子１９とフィルタ１７、１８の間に適合直列インダクタンス２４が備えられる。かかるＢＰＳＫはそれ自体周知であり、とくに自然に１８０度に向かう位相差と，ＭＭＩＣ集積回路で実現可能であるという利点をとくに備えている。
変型として、もちろん、図２の回路でそれ自体が本発明に合致した（例えば、図８のもののと類似の方式で）ＢＰＳＫを用いることができる。
制御信号ＳＣｊはｐ個の状態のｎ個の構成要素を含み、したがって、ｐnの値を取ることのできるデジタル信号を表している。しかしながら、ｎ個の切替／変調回路Ｍｉから出た信号Ｓｓｉは多重化段階５によって出力２上で位相が結合される。このときから出力信号Ｓｓはｍ＜ｐn個の位相状態しか示さないことがある（ｎと、ｐと、φ（Ｃｉ）の特定の値について、信号は相互に打ち消し合うか、および／または位相状態が反復することがある）。
制御信号ＳＣｊｉはそれぞれの切替／変調回路Ｍｉにかけられ、この信号ＳＣｊｉは制御信号ＳＣｊの構成要素ＳＣｊｉの一つである。
変調回路Ｍｉはそれぞれ、その位相がφｉ＝φ（Ｃｉ）＋φｋとなる分岐出力信号Ｓｓｉを送出する。
φｋは制御信号ＳＣｊとともに、より正確には変調回路Ｍｉにかかる制御信号の構成要素ＳＣｊｉとともに変化する。好適には、すべての変調回路Ｍｉは同一であり、φｋ＝２πｋ／ｐとなるように調節される。
図２の実施態様において、制御信号ＳＣｊｉは、論理レベルを表す電圧である４つの構成要素ＳＣｊ０、ＳＣｊ１、ＳＣｊ２、ＳＣｊ３で形成され、それらはそれぞれ相補的な２値
分岐出力信号Ｓｓ０、Ｓｓ１、Ｓｓ２、Ｓｓ３は、ベクトルＩ、Ｕ、Ｑ、Ｖによって複素平面に表すことが可能であり、それぞれ１８０度位相がずらされ、それぞれベクトルＩ，−Ｉ；Ｕ，−Ｕ；Ｑ，−Ｑ；Ｖ，−Ｖに対応する２つの値を取ることができる。
多重化段階５は信号Ｓｓｉを位相加算し（ベクトル和）、出力信号Ｓｓを形成するこのベクトル和の結果を回路の出力２に送出するための手段で構成される。これらの手段は、その最後の頂点が回路の前記出力２を形成するＷｉｌｋｉｎｓｏｎのカプラー（位相出力カプラー）の根付き木で形成された位相結合回路を含む。
ｎ＝４である図２の場合、多重化段階５は３つのＷｉｌｋｉｎｓｏｎのカプラー２５、２６、２７、すなわちＳｓｉ信号を２つずつ結合する第一の系列の２つのカプラー２５、２６と、第一の系列のカプラー２５、２６から出た信号を受信し、出力２に出力信号Ｓｓを送出する第二の系列のカプラー２７を含む。
△φ＝π／４となるように、インダクタンスＬと電界効果トランジスタＴ０、Ｔ１、Ｔ２、Ｔ３とＶＡを選択したとき、出力信号Ｓｓは８つの位相状態の二重群を記述するベクトルＳｓによって複素平面に表される。第一群は第二群のものよりも大きな振幅の信号Ｓｓに対応する。図４は、すべての分岐出力信号Ｓｓｉが２つずつπ／４だけ位相をずらされたとき、すなわち制御信号ＳＣｊが次の値をとるときに得られた、第一群に対応する出力信号Ｓｓの構造の例を表している。
図５に信号Ｓｓの構造の例を示した第二群は、複素平面内に並置された分岐出力信号の少なくとも一対がπ／２だけ位相をずらされる場合に対応する。それは制御信号ＳＣｊの可能な１６の値（２4＝ｐn）の他の８つの値に対応する。
理論的に、この第二群ではＡ’／Ａ＝１．０８２。
したがって、回路は実際に出力信号の１６の状態を送出するにもかかわらず、これら１６の状態は８つの位相状態（および７．６６ｄＢの比率で２つの振幅状態）にしか対応しない。
図２の回路はＭＣＴ符号化に従って位相が変調された超高周波（１ＧＨｚと３００ＧＨｚの間に含まれる周波数）搬送信号（入力信号Ｓｅ）によるデジタル信号の伝送に使用できる。この場合、好適には変調器の損失を最小にするように最大振幅の第一群しか使用されない。ここで注意するのは、分路分岐Ｂ０、Ｂ１、Ｂ２、Ｂ３の位相差セルＣ０、Ｃ１、Ｃ２、Ｃ３のトランジスタＴ０、Ｔ１、Ｔ２、Ｔ３は分極され、損失を減らし、さらには入力１と出力２の間に、利得をもたらしさえすることである。
第一群を選択するために、３ビットで符号化されたデジタル信号（８状態）と８つの組合せだけが変調器Ｍｉに適用される、４ビットで符号化された信号ＳＣｊとの間にトランスコーダーを備えるだけでよい。
図２の回路はＭＭＩＣ技術で実現可能であり、８ＧＨｚの周波数について、４．３mm×４．１mm程度の寸法を有し、８つの真の位相状態を、さらに△φ≠π／４を選択したとき（例えば、△φ＝π／８で）１６の位相状態さえも提供する。
図６はωｅ／２π＝８ＧＨｚで図２の回路で得ることのできる群の例を示している。この図で、それぞれの点は、出力信号Ｓｓを表すベクトルの端を表し、その振幅（ｄＢ）とその位相（度）が示されている。
図７は、本発明による回路が、ｍ＝ｎ＝２になるように２つの分路分岐Ｂ０、Ｂ１を画定する２つの位相差セルＣ０、Ｃ１を含む２つの位相状態のＢＰＳＫである第二の実施態様を図示している。
実施態様において、それぞれの分路節点Ｎ０、Ｎ１とアースの間に接続された補助コンデンサ８、９が備えられている。分散線６は直列インダクタンスＬ／２、入力コンデンサ１６、終端コンデンサ２８、抵抗１３、１４と終端装置７を形成するために可変抵抗で接続されたトランジスタ１５、そのインダクタンス１０とその分極コンデンサ１１を備えた２つの電界効果トランジスタＴ０、Ｔ１を含む。
この実施態様において、切替／変調段階４は、２つの非分極電界効果トランジスタ２９、３０、３１、３２をそれぞれ備えている２つの切替回路ＣＯ０およびＣＯ１を含み、その第一のもの２９、３１が直列抵抗を介して接地されたソースおよび分岐Ｂ０、Ｂ１に接続されたドレインと並列に接続され、その第二のもの３０、３２が第一のトランジスタ２９と３１のドレインに接続されたソースと直列に接続され、そのドレインは分岐出力信号Ｓｓ０、Ｓｓ１を提供する。トランジスタ２９、３０、３１、３２のゲートが、ＳＣｊ＝ＳＣ１＝Ｕであるとき第一の分岐上の信号Ｓｓ０がゼロでなく、かつ位相差セルＣ０から出た信号に等しく、一方第二の分岐上の信号Ｓｓ１がゼロ（トランジスタ３０と３１が通過性で、他方トランジスタ２９と３２は遮断される）になるように、相補的な２つの状態
分岐出力の信号Ｓｓ０、Ｓｓ１を位相加算する前記手段５は同じ長さの２つの線３３、３４で単純に形成され、トランジスタ２９、３０、３１、３２で形成された切替回路Ｃｏ０とＣｏ１の２つの出力から星形に分岐している。２つの線３３、３４は、制御信号ＳＣｊの状態によって、信号Ｓｓ０あるいは信号Ｓｓ１をしたがって、交互に受信する回路の出力２を形成する出力節点で再び接合する。
インダクタンスＬ、コンデンサ８、９の容量、位相差セルＣ０、Ｃ１のトランジスタＴ０、Ｔ１および調節電圧ＶＡは、Ｓｓ０に対して１８０度異なっているとしても、Ｓｓ１が任意の値で位相をずらされるように選択することができる。したがって、任意の値の位相のずれでＢＰＳＫを得る。
例えば、位相差は惑星探査のためのきわめて低流量の遠隔接続のための残留搬送波で２相変調器を得るために１８０度異なる値で選択することができる。
本発明は超高周波回路（ＭＭＩＣ）の実現にとくに有利である。しかしそれは位相変位による変調のための周波数の他の領域にも適用できる。
くわえて本発明は先に図示し、記載したものとのは異なる分散構造のｍ−ＰＳＫ回路、とくにｍ、ｎおよびｐの値が異なるものの実現にも適用できる。
他方、本発明の枠内では重要性がなく、当業者が容易に選択し、決定することができる回路の構成要素と詳細な電子的機能は、すべて図示も記載もしていないので、記載され図示された回路はもちろん実際に得られるチップの構造に関して完全に網羅していると見なしてはならない。
Claims (17)
- 角振動数ωｅの正弦入力信号Ｓｅを受信するための入力（１）と、出力信号Ｓｓが制御信号ＳＣｊとは独立した角振動数ωｓを有する、制御信号ＳＣｊに応じて、ｍが２以上の整数であるｍ個の値、φ１、・・・、φｊ、・・・、φｍの間で変動できる値φｊだけ入力信号から位相がずらされた正弦信号Ｓｓを送出する出力（２）とを含む位相変位による変調電子回路であって、以下のものを含むことを特徴とする回路。
−入力から延長し、ｎが２以上の整数である類似した位相差のｎ個のセルＣｏ、・・・、Ｃｉ、・・・、Ｃｎ−１を有する、ｎ個の位相差セルが分散線（６）に沿った列ｉの、以下のものを含むそれぞれの位相差セルＣｉによって分散線（６）に沿って接続されている分散線（６）、
・ｉ＝０のときは直接、または回路の入力（１）とこの位相差セルＣｉの間に置かれた、ｉ未満の列の先行する（ｉ−１）個の位相差セルを介して、回路の入力から発信される信号を受信する、シリアル入力ＩＳｉと称する、入力、
・上位のｉ＋１列の後続の位相差セルＣｉ＋１に、あるいは、ｉ＝ｎ−１のときは分散線（６）の終端装置（７）に、分散線上で信号を送出する、シリアル出力ＯＳｉと称する、第一の出力、
・分散線（６）の分路の節点Ｎｉ、
・トランジスタＴｉを介して分路の節点Ｎｉに接続され、その第一の端子が分路節点Ｎｉに接続され、その第二の端子が接地され、その第三の端子が位相差セルＣｉの前記分路出力ＯＤｉを提供する、分路出力ＯＤｉと称する第二の出力であって、それぞれの位相差セルＣｉが回路の入力（１）と前記分路出力ＯＤｉの間に置かれた位相差セルによって、回路入力（１）から連続して入力信号にもたらされた位相差の和φ（Ｃｉ）だけ、入力信号Ｓｅに対して、位相をずらした信号ＳＤｉをその分路出力ＯＤｉに送出するのに適合している、第二の出力。
−それぞれの位相差セルＣｉの前記分路出力ＯＤｉに接続された、制御信号ＳＣｊから制御された、以下のものである切替／変調回路、
・ｎ＝ｍのとき、制御信号ＳＣｊに応じて、ゼロ信号、またはセルＣｉから受信したＳＤｉ信号を送出する切替回路（ＣＯ０、ＣＯ１）、
・ｎ≠ｍのとき、ｐがｍ≦ｐnになるように選択されたｍ未満の整数である、位相差セルＣｉから受信した信号ＳＤｉを、制御信号ＳＣｊに応じて、ｋが１とｐの間で変動する整数である値φｋだけ位相をずらすのに適したｐ個の状態の位相変調回路Ｍｏ、・・・Ｍｉ、・・・Ｍｎ−１。
−ｎ個の切替／変調回路から生じた信号Ｓｓｉの位相を加算し、出力信号Ｓｓを形成するこの加算の結果を前記回路の出力（２）に送出するための手段（５）。 - 位相差セルのそれぞれのトランジスタＴｉが電界効果トランジスタであり、位相差セルの電界効果トランジスタ分極手段（１０、１１）を備えていることを特徴とする請求項１に記載の回路。
- 位相差セルのそれぞれのトランジスタＴｉが電界効果トランジスタであり、その
−第一の端子がゲートであり、
−第二の端子がソースであり、
−第三の端子がドレインであり、
分路節点Ｎｉとアースの間に調節可能な容量を形成するように、それぞれの分路節点Ｎｉに調節可能な値の直流電圧をかけるための手段（１２）を備えることを特徴とする請求項１または２に記載の回路。 - すべての位相差セルが機能的に同一で、分散線（６）に沿って同じ位相差△φを生じさせ、セルＣｉは入力信号Ｓｅに対して、ψが定数である、φ（Ｃｉ）＝ｉ×△φ＋ψだけ位相をずらした分路信号ＳＤｉをその分路出力に送出することを特徴とする請求項１から３のいずれか一つに記載の回路。
- Δφ＝２π／ｍであることを特徴とする請求項４に記載の回路。
- 前記位相加算手段（５）が、一つの共通の出力節点でｎ個の切替／変調回路の出力の、すべて同じ長さの、星形分岐線（３３、３４）を有することを特徴とする請求項１から５のいずれか一つに記載の回路。
- 前記位相加算手段（５）が、最後の頂点が回路の前記出力（２）を形成するＷｉｌｋｉｎｓｏｎのカプラー（２５、２６、２７）の根付き木で形成された位相結合回路を具備することを特徴とする請求項１から６のいずれか一つに記載の回路。
- ｍが２の冪乗の倍数であるとき、ｎが２の冪乗に等しいことを特徴とする請求項１から７のいずれか一つに記載の回路。
- −ｍが４以上、
−ｐが１、２または４に等しい
ことを特徴とする請求項１から８のいずれか一つに記載の回路。 - −ｍが８以上、
−ｎが４以上である
ことを特徴とする請求項１から９のいずれか一つに記載の回路。 - 切替／変調回路が類似し、受動型構成要素だけを備えていることを特徴とする請求項１から１０のいずれか一つに記載の回路。
- ｐ＝２であり、また切替／変調回路は並列に取り付けられた高域フィルタ（１８）と低域フィルタ（１７）でそれぞれ形成された受動型構成要素の２つの位相状態の位相変調のＢＰＳＫ回路であり、それらの出力が相補的な２つの状態の制御信号を受信するゲートを有する非分極電界効果トランジスタ（２１、２２）での配線によって切り替えられることを特徴とする請求項１から１１のいずれか一つに記載の回路。
- それぞれの位相差セルＣｉが直列インダクタンスおよび、並列容量タイプであり、それぞれの位相差セルＣｉの前記トランジスタＴｉが分極電界効果トランジスタであり、そのゲートがインダクタンスと並列に分散線（６）上の分路節点に接続され、そのソースが接地され、そのドレインが前記分路出力ＯＤｉに分路信号ＳＤｉを提供し、前記並列容量が少なくとも部分的に分極電界電界効果トランジスタＴｉのゲートとソースの間に形成された容量で構成されることを特徴とする、請求項１から１２のいずれか一つに記載の回路。
- それぞれの分路節点Ｎｉに調節可能な値の直流電圧をかける、および調節するための手段（１２）は、位相差セルＣｉのそれぞれの分路節点Ｎｉへの信号の位相差が、とくに角振動数ωｅに応じて、可変直流電圧ＶＡだけを調整することによって、同時に調節できるように、直流電圧ＶＡを受信することができるのに適した分散線（６）の端子（１２）を備えていることを特徴とする請求項３または１３に記載の回路。
- インピーダンス適合を可能にするために、回路の入力（４）と反対の分散線（６）の端の端子で、可変インピーダンスを形成する手段（１３、１４、１５）を備えていることを特徴とする請求項１４に記載の回路。
- 可変インピーダンスが、可変抵抗に取り付けられた電界効果トランジスタ（１５）を備え、そのゲートが調節直流電圧ＶＲを受けることを特徴とする請求項１５に記載の回路。
- 入力信号の周波数が１ギガヘルツを越え、モノリシック集積回路で形成されていることを特徴とする請求項１から１６のいずれか一つに記載の回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9702589A FR2760301B1 (fr) | 1997-02-28 | 1997-02-28 | Circuit electronique modulateur par deplacement de phase a structure distribuee |
| FR97/02589 | 1997-02-28 | ||
| PCT/FR1998/000384 WO1998038730A1 (fr) | 1997-02-28 | 1998-02-27 | Circuit electronique modulateur par deplacement de phase a structure distribuee |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001513291A JP2001513291A (ja) | 2001-08-28 |
| JP3914267B2 true JP3914267B2 (ja) | 2007-05-16 |
Family
ID=9504418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53738598A Expired - Fee Related JP3914267B2 (ja) | 1997-02-28 | 1998-02-27 | 分散構造式位相変位による変調電子回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6163230A (ja) |
| EP (1) | EP0963623B1 (ja) |
| JP (1) | JP3914267B2 (ja) |
| DE (1) | DE69801211T2 (ja) |
| ES (1) | ES2162432T3 (ja) |
| FR (1) | FR2760301B1 (ja) |
| WO (1) | WO1998038730A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6434199B1 (en) * | 1998-10-20 | 2002-08-13 | Trw Inc. | 2N-QAM macrocell |
| FR2787947B1 (fr) * | 1998-12-24 | 2001-02-23 | Centre Nat Etd Spatiales | Procede de modulation analogique et circuit integre monolithique a etage melangeur comprenant des transistors a effet de champ non polarises |
| FR2811826B1 (fr) * | 2000-07-13 | 2002-10-11 | Centre Nat Etd Spatiales | Procede et circuit de modulation numerique a composantes du signal de sortie module pouvant etre nulles |
| US7065153B2 (en) * | 2002-02-06 | 2006-06-20 | The Boeing Company | High speed monolithic microwave integrated circuit (MMIC) quadrature phase shift keying (QPSK) and quadrature amplitude modulation (QAM) modulators |
| US7822137B2 (en) * | 2006-10-25 | 2010-10-26 | L3 Communications Integrated Systems, L.P. | System and method for symbol rate estimation using vector velocity |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3867574A (en) * | 1973-06-20 | 1975-02-18 | Gen Motors Corp | Three phase jump encoder and decoder |
| US5442327A (en) * | 1994-06-21 | 1995-08-15 | Motorola, Inc. | MMIC tunable biphase modulator |
| US5463355A (en) * | 1994-07-15 | 1995-10-31 | Loral Aerospace Corp. | Wideband vector modulator which combines outputs of a plurality of QPSK modulators |
| US5504461A (en) * | 1995-01-26 | 1996-04-02 | Vaughn; Steven A. | High speed slotline BPSK modulator |
-
1997
- 1997-02-28 FR FR9702589A patent/FR2760301B1/fr not_active Expired - Fee Related
-
1998
- 1998-02-27 ES ES98912560T patent/ES2162432T3/es not_active Expired - Lifetime
- 1998-02-27 DE DE69801211T patent/DE69801211T2/de not_active Expired - Lifetime
- 1998-02-27 US US09/367,696 patent/US6163230A/en not_active Expired - Lifetime
- 1998-02-27 WO PCT/FR1998/000384 patent/WO1998038730A1/fr active IP Right Grant
- 1998-02-27 JP JP53738598A patent/JP3914267B2/ja not_active Expired - Fee Related
- 1998-02-27 EP EP98912560A patent/EP0963623B1/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ES2162432T3 (es) | 2001-12-16 |
| EP0963623A1 (fr) | 1999-12-15 |
| JP2001513291A (ja) | 2001-08-28 |
| EP0963623B1 (fr) | 2001-07-25 |
| FR2760301B1 (fr) | 1999-04-30 |
| FR2760301A1 (fr) | 1998-09-04 |
| DE69801211D1 (de) | 2001-08-30 |
| US6163230A (en) | 2000-12-19 |
| DE69801211T2 (de) | 2002-05-02 |
| WO1998038730A1 (fr) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100384230B1 (ko) | 집적분산rc필터들을구비한직각변조기 | |
| US4994773A (en) | Digitally controlled monolithic active phase shifter apparatus having a cascode configuration | |
| US7276993B2 (en) | Analog phase shifter using cascaded voltage tunable capacitor | |
| US6531935B1 (en) | Vector modulator | |
| US3423688A (en) | Hybrid-coupled amplifier | |
| EP0795957B1 (fr) | Dispositif incluant un circuit coupleur passif déphaseur de 180 degrés | |
| US4977382A (en) | Vector modulator phase shifter | |
| JP3914267B2 (ja) | 分散構造式位相変位による変調電子回路 | |
| US5148128A (en) | RF digital phase shift modulators | |
| US3436691A (en) | Diode loaded line phase shifter | |
| US4893098A (en) | 90 Degree broadband MMIC hybrid | |
| US3768045A (en) | Wide range variable phase shifter | |
| US20070030098A1 (en) | Digital phase shifter | |
| CN109873780B (zh) | 信号调制器 | |
| JPH05243853A (ja) | 周波数逓倍器 | |
| US5023576A (en) | Broadband 180 degree hybrid | |
| US5945860A (en) | CLM/ECL clock phase shifter with CMOS digital control | |
| US5166640A (en) | Two dimensional distributed amplifier having multiple phase shifted outputs | |
| WO2009042060A2 (en) | Constant phase digital attenuator with on-chip matching circuitry | |
| US3838364A (en) | Variable delay equalizer comprising hybrid network terminated by tuned and variable reactance circuits | |
| GB1432702A (en) | Quadrature hybrid couplers | |
| US5585769A (en) | Passive temperature variable phase-shifter | |
| US3017584A (en) | Wave transmission network | |
| JPH04316209A (ja) | 電気的信号の位相をシフトする方法とそれを用いた移相器 | |
| US20090309670A1 (en) | Switched Bands Phase Shifter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |