JPS60224270A - Thin film amorphous silicon transistor - Google Patents
Thin film amorphous silicon transistorInfo
- Publication number
- JPS60224270A JPS60224270A JP7945984A JP7945984A JPS60224270A JP S60224270 A JPS60224270 A JP S60224270A JP 7945984 A JP7945984 A JP 7945984A JP 7945984 A JP7945984 A JP 7945984A JP S60224270 A JPS60224270 A JP S60224270A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- hydrogenated amorphous
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 33
- 239000010409 thin film Substances 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 68
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 abstract description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 18
- 239000010936 titanium Substances 0.000 abstract description 18
- 229910052719 titanium Inorganic materials 0.000 abstract description 18
- 238000000034 method Methods 0.000 abstract description 15
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 6
- 239000011521 glass Substances 0.000 abstract description 5
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 4
- 229910052804 chromium Inorganic materials 0.000 abstract description 4
- 239000011651 chromium Substances 0.000 abstract description 4
- 239000003870 refractory metal Substances 0.000 abstract description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- VMTCKFAPVIWNOF-UHFFFAOYSA-N methane tetrahydrofluoride Chemical compound C.F.F.F.F VMTCKFAPVIWNOF-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007738 vacuum evaporation Methods 0.000 description 2
- ZSLUVFAKFWKJRC-IGMARMGPSA-N 232Th Chemical compound [232Th] ZSLUVFAKFWKJRC-IGMARMGPSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052776 Thorium Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Abstract
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、アモルファスシリコン薄膜トランジスタに関
する。特に、アモルファスシリコン薄膜トランジスタの
ソース・ドレイン電極の構造の改良に関する。DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to an amorphous silicon thin film transistor. In particular, it relates to improvements in the structure of source and drain electrodes of amorphous silicon thin film transistors.
（２）技術の背景
液晶ティスプレ仁エレクトロルミネッセンスディスプレ
イ、エレクトロクロミックデンスプレイ、プラズマディ
スプレイ等の平面ディスプレイ装置の駆動用スイッチン
グ素子には、上記の平面ディスプレイ装置が形成される
絶縁性基板上に、上記の平面ディスプレイ装置を製造す
るために使用される手法と同様の製造技術（真空蒸着法
。(2) Background of the technology The switching elements for driving flat display devices such as liquid crystal displays, electroluminescent displays, electrochromic density displays, and plasma displays include the above-mentioned devices on an insulating substrate on which the above-mentioned flat display devices are formed. A manufacturing technique similar to that used to manufacture flat display devices (vacuum evaporation).
スパッタ法、プラズマＣＶＤ法等）を主として使用して
製造される薄膜トランジスタが使用される。上記の平面
ディスプレイ装置はガラス板等非結晶性の絶縁性基板上
に形成することが望まい：が、か−る非結晶性の基板上
には、半導体結晶は形成し難く、半導体結晶層を動作層
とする通常のトランジスタを上記の平面ディスプレイ装
置と一体的に形成することが困難だからである。A thin film transistor manufactured mainly using a sputtering method, a plasma CVD method, etc.) is used. It is desirable to form the above-mentioned flat display device on an amorphous insulating substrate such as a glass plate; however, it is difficult to form semiconductor crystals on such an amorphous substrate, and it is difficult to form a semiconductor crystal layer on such an amorphous substrate. This is because it is difficult to integrally form a normal transistor serving as an active layer with the above flat display device.
か−る薄膜トランジスタは、平面ディスプレイ装置の駆
動用スイッチング素子として使用する目的をもって発達
したものであるから、第１図に示すような構造とされる
ことが一般である０図において、ｌはガラス基板であり
、２は金属膜例えばクローム膜よりなるゲート電極であ
り、３は窒化シリコン膜よりなるゲート絶縁膜であり、
４はｎ型不純物を１０１６ｃ＋＊−３以下の低濃度に含
む水素化アモルファスシリコン膜よりなる動作層であり
、５．６は金属膜例えばアルミニウム膜よりなるソース
・ドレイン電極である。そして、その製造に使用される
手法は、上記のとおり、主として真空蒸着法、スパッタ
法、プラズマＣＶＤ法等である・
（３）従来技術と問題点
ところで、薄膜トランジスタは、発熱体であり平面ディ
スプレイ装置中に一体的に組み込まれるので独立のヒー
トシンクを持ち得す、いくらか高温の下において使用さ
れることが多い。又、平面ディスプレイ装置の製造工程
においては、薄膜トランジスタが形成された後に、２０
０〜３００℃程度の高温工程が避は難いことがある０例
えば、液晶ディスプレイ装置に欠くことのできなｌ、％
、配向膜の形成工程等である。Thin film transistors were developed for the purpose of being used as switching elements for driving flat display devices, so they generally have a structure as shown in Figure 1. In Figure 0, l represents a glass substrate. 2 is a gate electrode made of a metal film such as a chromium film, 3 is a gate insulating film made of a silicon nitride film,
4 is an operating layer made of a hydrogenated amorphous silicon film containing n-type impurities at a low concentration of 1016c+*-3 or less, and 5.6 is a source/drain electrode made of a metal film such as an aluminum film. As mentioned above, the methods used to manufacture them are mainly vacuum evaporation, sputtering, plasma CVD, etc. (3) Prior art and problems By the way, thin film transistors are heat generating elements and flat display devices. It can have an independent heat sink because it is integrally incorporated in it, and is often used at somewhat higher temperatures. In addition, in the manufacturing process of a flat display device, after the thin film transistor is formed, 20
It is sometimes difficult to avoid high-temperature processes of about 0 to 300°C.
, the formation process of an alignment film, etc.
ソース・ドレイン電極としてアルミニウム膜が使用され
ている薄膜トランジスタにあっては、製造期間中または
使用中に高温に曝されると、アルミニウムが動作層中に
拡散して活性化され、ソース・ドレイン電極と動作層の
界面が、エレクトロンに対してのみならずホールに対し
ても良好なオーミックコンタクトとなるので、ソース・
ドレイン電極と動作層の間がブロッキングコンタクトと
されているという、薄膜トランジスタにとって必須な要
請を満足することができなくなり、ゲートに信号電圧を
印加しない状態においてもホールにもとづく電流が流れ
、結果的に常時ＯＮ状態となりスイッチング機能を失う
ことがあるという欠点があった。In thin film transistors that use aluminum films as source and drain electrodes, when exposed to high temperatures during manufacturing or use, aluminum diffuses into the active layer and becomes activated, forming the source and drain electrodes. Since the interface of the active layer provides good ohmic contact not only for electrons but also for holes, the source and
It became impossible to satisfy the essential requirement for thin film transistors, which is that the drain electrode and the active layer be a blocking contact, and a current based on holes flows even when no signal voltage is applied to the gate, resulting in constant There was a drawback that the switching function could be lost due to the ON state.
この欠点を解消するため、ソース・ドレイン電極の材料
として、アルミニウム膜に代えて高濃度にｎ型不純物を
含む水素化アモルファスシリコン膜とアルミニウム膜と
の二重層を使用し高濃度にｎ型不純物を含む水素化アモ
ルファスシリコン膜をもってホール電流をブッロクして
スイッチング機能の喪失を防ぐ手法が開発されたが、こ
の手法をもってしても、上記の液晶ディスプレイ装置に
必須の配向膜の形成工程等３００℃程度の高温に曝され
ると、やはり上記と同様にスイッチング機能が失われる
ことが認められ、なお改良の余地を残しており、より長
時間にわたりより高温に曝されてもスイッチング機能を
失わない薄膜トランジスタの開発が望まれていた。In order to eliminate this drawback, we used a double layer of a hydrogenated amorphous silicon film containing a high concentration of n-type impurity and an aluminum film instead of the aluminum film as the material for the source/drain electrodes. A method has been developed to prevent the loss of switching function by blocking the hole current using a hydrogenated amorphous silicon film containing hydrogenated amorphous silicon, but even with this method, the process of forming the alignment film, which is essential for the above-mentioned liquid crystal display devices, is heated to about 300°C. It has been recognized that when exposed to high temperatures, the switching function is lost in the same way as mentioned above, and there is still room for improvement. development was desired.
（４）発明の目的
本発明の目的は、この要請に応えることにあり、少なく
とも ３００℃程度の高温に長時間曝されてもスイッチ
ング機能を失わないアモルファスシリコン薄膜トランジ
スタを提供することにある。(4) Purpose of the Invention The purpose of the present invention is to meet this demand, and to provide an amorphous silicon thin film transistor that does not lose its switching function even when exposed to high temperatures of at least 300° C. for a long time.
（５）発明の構成
本発明の構成は、絶縁性基板と、ゲート電極と、ゲート
絶縁膜と、水素化アモルファスシリコン膜よりなる動作
層と、ソース・ドレイン電極とを有する薄膜トランジス
タにおいて、該ソース・ドレイン電極は、高濃度にｎ型
不純物を含有する水素化アモルファスシリコン膜と４価
のりフラクトリメタル膜と金属膜との三重層よりなるこ
とを特徴とするアモルファスシリコン薄膜トランジスタ
にある。(5) Structure of the Invention The structure of the present invention provides a thin film transistor having an insulating substrate, a gate electrode, a gate insulating film, an active layer made of a hydrogenated amorphous silicon film, and a source/drain electrode. The amorphous silicon thin film transistor is characterized in that the drain electrode is made of a triple layer of a hydrogenated amorphous silicon film containing a high concentration of n-type impurities, a tetravalent fractal metal film, and a metal film.
上記の欠点は、比較的融点の低いアルミニウムが高温下
において、水素化アモルファスシリコン中に拡散するこ
とが原因であるから、アルミニウムの拡散を防止すれば
有効であろうとの着想にもとづき、上記せる改良型のソ
ース・ドレイン電極を構成する高濃度にｎ型不純物を含
む水素化アモルファスシリコン膜とアルミニウム膜との
間に、ニッケル、クローム等の膜を介在させた試作品を
製造して実験を繰り返した。この場合、３００℃をもっ
て０．５時間程度の期間複数回加熱しても上記の現象（
スイッチング機能を失う現象）の発生を認めなかったが
、３００℃をもって１時間程度の期間継続して加熱する
と、上記と同様の現象が発生することが認められた。そ
こで、上記のニッケル、クロームをリフラクトリメタル
、特に４価のりフラクトリメタルであるチタンに代えて
、１０１１０１８ａ程度の高濃度にｎ型不純物を含む水
素化アモルファスシリコン膜とチタン膜とアルミニウム
膜との三重層とすることとし、チタン膜の厚さを ２５
０人から ５ 、０００人程度まで変化して製造した試
作品を複数個用意し３００℃１時間の熱処理を実行する
前後においてソース會ドレイン電流とゲート電圧との関
係を試験して第２図に示す結果を得た。The above drawbacks are caused by aluminum, which has a relatively low melting point, diffusing into hydrogenated amorphous silicon at high temperatures.The above improvements were based on the idea that it would be effective to prevent the diffusion of aluminum. Experiments were repeated by manufacturing a prototype product in which a film of nickel, chromium, etc. was interposed between a hydrogenated amorphous silicon film containing a high concentration of n-type impurities and an aluminum film, which constitute the source and drain electrodes of the mold. . In this case, the above phenomenon (
However, when heated continuously at 300° C. for about 1 hour, a phenomenon similar to that described above was observed to occur. Therefore, instead of the above-mentioned nickel and chromium with refractory metals, especially titanium, which is a tetravalent refractory metal, a hydrogenated amorphous silicon film containing n-type impurities at a high concentration of about 1011018a, a titanium film, and an aluminum film were used. The thickness of the titanium film was set to 25.
We prepared multiple prototypes manufactured by changing the number of people from 0 to about 5,000 people, and tested the relationship between source-drain current and gate voltage before and after heat treatment at 300°C for 1 hour, and the results are shown in Figure 2. The following results were obtained.
第２図参照
チタン膜の厚さの如何にかへわらず、熱処理を施さない
状態においては、ゲートに負電圧が印加された場合のソ
ース・ドレイン電流が１０”’ Ａオーダであった（カ
ーブｅ）が、熱処理を施した後は、ゲートに負電圧が印
加された状態でのソース響ドレイン電流は、チタン膜の
厚さに依存して異なる（カーブａｘｄ）、図より明らか
なように、チタン膜の厚さの増加にともなって（カーブ
ａからカーブｄに移行するにしたがって）、ソース−ド
レイン電流は減少し、チタン膜厚１，０ＯＯＡ以上にお
いては（カーブｄ）、は髪一定の値（熱処理を施さない
状態とお翫む株間程度）となる。Regardless of the thickness of the titanium film (see Figure 2), in the absence of heat treatment, the source-drain current when a negative voltage was applied to the gate was on the order of 10'' A (curve e) After heat treatment, the source-to-drain current when a negative voltage is applied to the gate varies depending on the thickness of the titanium film (curve axd), as is clear from the figure. As the thickness of the titanium film increases (as it moves from curve a to curve d), the source-drain current decreases, and when the titanium film thickness exceeds 1,000 mm (curve d), it becomes a constant value. (The distance between the plants is approximately the same as that without heat treatment).
すなわち、チタン膜の厚さが２５ＯＡであると（カーブ
ａ）、ゲートに負電圧が印加された状態におけるソース
・ドレイン電流はｌｏ−８Ａオーダであるが、チタン膜
の厚さが５００λであると（カーブｂ）、この値は１０
” Ａ程度に減少し、チタン膜の厚さが７５０λである
と（カーブＣ）、この値は１０” Ａ程度に減少し、チ
タン膜の厚さが１，０００人以上においては（カーブｄ
）、この値は５ Ｘ １０”Ａ程度となる。In other words, when the thickness of the titanium film is 25OA (curve a), the source/drain current when a negative voltage is applied to the gate is on the order of lo-8A, but when the thickness of the titanium film is 500λ, (curve b), this value is 10
When the thickness of the titanium film is 750λ (curve C), this value decreases to about 10"A, and when the thickness of the titanium film is 1,000 or more people (curve d)
), this value is approximately 5×10”A.
以上の実験結果にもとづき、チタン膜の厚さが５ｏｏＡ
であれば十努であるとの結論を得た。また、チタン膜の
上限には機能的な意義を付し難いが、製造方法上の制約
と工業的見地から、お＼むね５，０００人程度がその上
限である。また、アルミニウム膜の厚さは請求められる
電気抵抗の値に応じて決定すればよいから、その中に組
み込まれる平面ディスプレイ装置の大きさに応じて２０
０〜５，０００人程度の範囲から任意に選定すればよい
。Based on the above experimental results, the thickness of the titanium film is 5ooA.
If so, I came to the conclusion that it would be ten efforts. Further, although it is difficult to attach any functional significance to the upper limit of the titanium film, the upper limit is approximately 5,000 people due to constraints on the manufacturing method and from an industrial standpoint. In addition, since the thickness of the aluminum film may be determined according to the required electrical resistance value, the thickness of the aluminum film may be determined depending on the size of the flat display device incorporated therein.
The number may be arbitrarily selected from a range of about 0 to 5,000 people.
アルミニウム膜との間に介在させる膜として、チタンに
代えて、４価のりフラクトリメタルであるハフニウム、
トリウム等を使用して、上記と同様の試作を実行し、お
へむね同一の結果を得た。As a film interposed between the aluminum film, hafnium, which is a tetravalent metal, is used instead of titanium.
A trial production similar to the above was carried out using thorium, etc., and the results were generally the same.
よって、高濃度ｎ型の水素化アモルファスシリコン膜と
アルミニウム膜との間に介在させる膜は４価のりフラク
トリメタル膜であればよいとの結論を得た。Therefore, it was concluded that the film interposed between the high concentration n-type hydrogenated amorphous silicon film and the aluminum film should be a tetravalent flux metal film.
（６）発明の実施例
以下、図面を参照しつ五本発明の実施例に係るアモルフ
ァスシリコン薄膜トランジスタの主要製造工程を説明し
て本発明をさらに説明する。(6) Embodiments of the Invention Hereinafter, the present invention will be further explained by explaining the main manufacturing steps of an amorphous silicon thin film transistor according to five embodiments of the present invention with reference to the drawings.
第３図参照
ガラス基板ｌ上に、クローム膜を厚さ １．’０ＯＯＡ
程度に蒸着し、これを、フォトリングラフイア法を使用
して、ゲート電極とゲート配線とが形成される領域以外
から除去してゲート２を形成する。Refer to Fig. 3. Place a chrome film on the glass substrate l to a thickness of 1. '0OOA
The gate 2 is formed by evaporating it to a certain extent and removing it from the region other than the region where the gate electrode and gate wiring are to be formed using the photophosphorography method.
その上に、窒化シリコン（Ｓ ｉ Ｎ） ＷＩＡをａ、
ｏｏｏＸ程度の厚さに形成してゲート絶縁膜３″ｔ−形
成する。この工程は、アンモニヤとモノシランとの等量
混合ガスを反応性ガスとしアルゴンまたは水素をキャリ
ヤガスとして、３００℃程度の基板温度をもって１ｏ−
１Ｔ ｏｒｒ程度の真空中でラジオ周波数をもってなす
プラズマＣＶＤ法を使用して可能である。On top of that, silicon nitride (S i N) WIA is added,
A gate insulating film 3''t- is formed with a thickness of about ooo With a temperature of 1o-
This is possible using a plasma CVD method using radio frequency in a vacuum of about 1 Torr.
つＣいて、１０１６ｃｍ−３程度以下に低濃度にｎ型不
純物を含む水素化アモルファスシリコン膜４を厚さ ２
．０００〜３．ｏｏｏＡ程度に形成する。この工程は、
モノシラン（Ｓ ｉＨａ ）とフォスフイン（ＰＨ３）
とを反応性ガスとしアルゴンまたは水素をキャリヤガス
としてなすプラズマＣＶＤ法を使用して可能である。Then, a hydrogenated amorphous silicon film 4 containing n-type impurities at a low concentration of about 1016 cm-3 or less is formed to a thickness of 2.
．． 000~3. Form to about oooA. This process is
Monosilane (S iHa ) and phosphine (PH3)
This is possible using a plasma CVD method using argon or hydrogen as a reactive gas and argon or hydrogen as a carrier gas.
１０１８ｃ■″３程度に高濃度にｎ型不純物を含む水素
化アモルファスシリコン膜７を２００〜３００λ程度に
形成する。この工程も上記と同様の手法をもって可能で
ある。つりいて、チタン膜８を １．０００人程度の厚
さに蒸着する。ざらにつＣいて、アルミニウム１８１９
を５００人程度の厚さに蒸着する。A hydrogenated amorphous silicon film 7 containing n-type impurities at a high concentration of about 1018c■''3 is formed to a thickness of about 200 to 300λ. This step can also be performed using the same method as above. Vapor deposited to a thickness of about .000 mm.Roughness: Aluminum 1819
is deposited to a thickness of about 500 layers.
第４図参照
ソース・ドレイン電極配線形成領域（ゲート２に対向す
る領域とソース・ドレイン配線として不要な領域とを除
く領域）上にフォトレジスト膜よりなるエツチングマス
ク（図示せず）を形成して、熱リン酸を使用してアルミ
ニウム膜９とチタン膜８とをケミカルエッチする。つＣ
いて、同一領域に再びエツチングマスクを形成して、四
フフ化メタン（ＣＦ４）と酸素とを使用してなすプラズ
マエツチング法をもって高濃度ｎ型の水素化アモルファ
スシリコン膜７をエッチして、ソース・ドレイン電極５
１．６１を形成する。このとき、高濃度ｎ型の水素化ア
モルファスシリコン膜７の下層である低濃度ｎ型の水素
化アモルファスシリコン膜４は四フッ化メタン（ＣＦ、
）を使用するプラズマエツチング法に対してエツチング
レートが極めて遅い（１１５程度）ので良好な制御精度
を得ることができる。Refer to FIG. 4. An etching mask (not shown) made of a photoresist film is formed on the source/drain electrode wiring formation region (excluding the area facing the gate 2 and the area unnecessary as the source/drain wiring). Then, the aluminum film 9 and the titanium film 8 are chemically etched using hot phosphoric acid. C
Then, an etching mask is again formed in the same area, and the highly concentrated n-type hydrogenated amorphous silicon film 7 is etched using a plasma etching method using methane tetrafluoride (CF4) and oxygen. Drain electrode 5
Form 1.61. At this time, the low concentration n-type hydrogenated amorphous silicon film 4 which is the lower layer of the high concentration n-type hydrogenated amorphous silicon film 7 is made of methane tetrafluoride (CF,
) The etching rate is extremely slow (approximately 115) compared to the plasma etching method using the method, so good control accuracy can be obtained.
以上の工程をもって製造されたアモルファスシリコン薄
膜トランジスタのソース拳ドレイン電流は、構成の項に
上記せるとおり、３００℃程度の高温に１時間程度継続
して曝された後においても、ゲートに負電圧が印加され
た状態において５ Ｘ １Ｏ−１３Ａと小さく十分にス
イッチング機能を保持している。As mentioned above in the configuration section, the source-drain current of the amorphous silicon thin film transistor manufactured using the above process is such that even after being continuously exposed to a high temperature of about 300°C for about one hour, a negative voltage is applied to the gate. It is small at 5 x 10-13A and maintains sufficient switching function.
（７）発明の詳細
な説明せるとおり、本発明によれば、少なくとも ３０
０℃程度の高温に長時間継続して曝されてもスイッチン
グ機能を失わないアモルファスシリコン薄膜トランジス
タを提供することができる。(7) As described in the detailed description of the invention, according to the present invention, at least 30
It is possible to provide an amorphous silicon thin film transistor that does not lose its switching function even if it is continuously exposed to a high temperature of about 0° C. for a long time.
【図面の簡単な説明】
第１図は従来技術に係る薄膜トランジスタの概念的構造
図である。第２図は本発明の構成に特有の効果を実証す
る実験結果を示すグラフである。第３図、第４図は本発
明の実施例に係るアモルファスシリコン薄膜トランジス
タの主要製造工程完了後の断面図である。
ｌ・・争ガラス基板、２・・・ゲート（クローム膜）、
３・・・ゲート絶縁膜（窒化シリコン膜）、４・・・水
素化アモルファスシリコン膜（動作層）、５．６１１・
・ソース・ドレイン電極配線、 ７・・・高濃度ｎ型の
水素化アモルファスシリコン膜、８・φ・チタン膜（４
価のリフラクトリメタル膜）、９・拳・アルミニウム膜
（金属膜）、 ５１．８１・・・ソース・ドレイ第１図
ケート噛乙圧ｍBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a conceptual structural diagram of a thin film transistor according to the prior art. FIG. 2 is a graph showing experimental results demonstrating the unique effects of the configuration of the present invention. 3 and 4 are cross-sectional views after completion of the main manufacturing steps of an amorphous silicon thin film transistor according to an embodiment of the present invention. l... Glass substrate, 2... Gate (chrome film),
3... Gate insulating film (silicon nitride film), 4... Hydrogenated amorphous silicon film (active layer), 5.611.
・Source/drain electrode wiring, 7...High concentration n-type hydrogenated amorphous silicon film, 8・φ・titanium film (4
refractory metal film), 9. Aluminum film (metal film), 51.81... Source Dray Fig. 1 Kate's pressure m
Claims (1)
アモルファスシリコン膜よりなる動作層と、ソース・ド
レイン電極とを有する薄膜トランジスタにおいて、該ソ
ース・ドレイン電極は、高濃度にｎ型不純物を含有する
水素化アモルファスシリコン膜と４価のりフラクトリメ
タル膜と金属膜との三重層よりなることを特徴とするア
モルファスシリコン薄膜トランジスタ。In a thin film transistor having an insulating substrate, a gate electrode, a gate insulating film, an active layer made of a hydrogenated amorphous silicon film, and a source/drain electrode, the source/drain electrode contains n-type impurities at a high concentration. An amorphous silicon thin film transistor comprising a triple layer of a hydrogenated amorphous silicon film, a tetravalent fractal metal film, and a metal film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7945984A JPH0691257B2 (en) | 1984-04-20 | 1984-04-20 | Amorphous silicon thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7945984A JPH0691257B2 (en) | 1984-04-20 | 1984-04-20 | Amorphous silicon thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60224270A true JPS60224270A (en) | 1985-11-08 |
| JPH0691257B2 JPH0691257B2 (en) | 1994-11-14 |
Family
ID=13690462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7945984A Expired - Lifetime JPH0691257B2 (en) | 1984-04-20 | 1984-04-20 | Amorphous silicon thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691257B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183971A (en) * | 1985-02-08 | 1986-08-16 | Matsushita Electric Ind Co Ltd | Thin film transistor |
| EP0249211A2 (en) * | 1986-06-10 | 1987-12-16 | Nec Corporation | Method of manufacturing a thin film transistor |
| JPS62295453A (en) * | 1986-04-11 | 1987-12-22 | エイ・ティ・アンド・ティ・コーポレーション | Device containing semiconductor material and electric conductive element and manufacture of the same |
| JPH01117067A (en) * | 1987-10-30 | 1989-05-09 | Toshiba Corp | Thin-film element |
-
1984
- 1984-04-20 JP JP7945984A patent/JPH0691257B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61183971A (en) * | 1985-02-08 | 1986-08-16 | Matsushita Electric Ind Co Ltd | Thin film transistor |
| JPS62295453A (en) * | 1986-04-11 | 1987-12-22 | エイ・ティ・アンド・ティ・コーポレーション | Device containing semiconductor material and electric conductive element and manufacture of the same |
| EP0249211A2 (en) * | 1986-06-10 | 1987-12-16 | Nec Corporation | Method of manufacturing a thin film transistor |
| JPH01117067A (en) * | 1987-10-30 | 1989-05-09 | Toshiba Corp | Thin-film element |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691257B2 (en) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3202362B2 (en) | Method for manufacturing semiconductor device | |
| JP3137797B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP3352191B2 (en) | Method for manufacturing thin film transistor | |
| JPS60224270A (en) | Thin film amorphous silicon transistor | |
| JPH05304171A (en) | Thin-film transistor | |
| JPS63304670A (en) | Manufacture of thin film semiconductor device | |
| JP3204735B2 (en) | Manufacturing method of hydrogenated amorphous silicon thin film transistor | |
| JPH0546106B2 (en) | ||
| JP2841381B2 (en) | Method for manufacturing thin film transistor | |
| JP3901460B2 (en) | Thin film transistor manufacturing method | |
| JPS6113670A (en) | Method of producing thin film field effect transistor and transistor obtained by same method | |
| JPS59113666A (en) | Manufacture of thin film transistor | |
| JPH08172195A (en) | Thin film transistor | |
| JPH0243739A (en) | Thin film transistor | |
| JP3428143B2 (en) | Method of activating impurities and method of manufacturing thin film transistor | |
| JPS63250178A (en) | Manufacture of thin film semiconductor device | |
| JPH07122752A (en) | Manufacture of thin film transistor | |
| KR20020076934A (en) | Apparatus for thin film transistor liquid crystal display and method for manufacturing the same | |
| JP2000164888A (en) | Semiconductor device | |
| KR100709282B1 (en) | The manafacturing method of the silicon thin film transistor | |
| JP3388076B2 (en) | Method for manufacturing staggered thin film transistor | |
| JP2000147535A (en) | Transparent conductive film | |
| JP2797361B2 (en) | Semiconductor device | |
| JPS61231765A (en) | Manufacture of thin film semiconductor device | |
| JPH0344968A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |