JPS60222856A - 静電破壊防止マスク - Google Patents
静電破壊防止マスクInfo
- Publication number
- JPS60222856A JPS60222856A JP59078460A JP7846084A JPS60222856A JP S60222856 A JPS60222856 A JP S60222856A JP 59078460 A JP59078460 A JP 59078460A JP 7846084 A JP7846084 A JP 7846084A JP S60222856 A JPS60222856 A JP S60222856A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- wires
- pattern
- electrostatic breakdown
- ground wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体素子の製造工程に使用されるマスクに関
し、特に、静電気の発生によりマスクパターンが破壊さ
れるという現象を回避したマスクに関する。
し、特に、静電気の発生によりマスクパターンが破壊さ
れるという現象を回避したマスクに関する。
半導体装置の製造工程において、各種の工程で、ホトエ
ソチップ（光蝕刻法）の目的でホトマスクが使用される
。
ソチップ（光蝕刻法）の目的でホトマスクが使用される
。
第１図はホトマスクパターンの例を示したものである。
ホトマスク３は縦横に配された半導体ウェーハのスクラ
イブラインに相当する領域１を介して半導体チップパタ
ーンユニット２が個々に孤立しているようなパターンを
有する（特開昭５４−４７４８２号公報など）。
イブラインに相当する領域１を介して半導体チップパタ
ーンユニット２が個々に孤立しているようなパターンを
有する（特開昭５４−４７４８２号公報など）。
しかしながら、このようなホトマスクにあっては、本発
明者の検討によればＡ部（各チップのコーナ一部）Ｋ静
電破壊が起り易いことがわかった。
明者の検討によればＡ部（各チップのコーナ一部）Ｋ静
電破壊が起り易いことがわかった。
すなわち、ホトマスク３は、一般に、ガラス基板Ｋ、Ｃ
ｒやＣｒＯなとよりなる薄膜を付着させて成り、このホ
トマスクは、レチクル（ガラスマスク）より、さらに１
／１０に縮少し、ステップアンドリヒートにより半導体
チップパターン（ユニット）を縦横に多数含んだマスタ
マスクにより構成されるが、第１図に示すように、Ｃｒ
膜などの遮光膜がエツチングされ、スクライブライン１
が形成され、各チップ２間が孤立しているパターンの場
合、汚れの付着を除去するなどの目的でマスクについて
高圧水洗浄を行ったり、あるいはスプレー現象や同エツ
チングやコンタクト露光などを行ったときに、静電気が
発生すると、電荷の逃げ道がないので放電現象を起こし
、特に第１図Ａ部に、第２図に示すような静電破壊４が
発生し、このようなマスクを使用して半導体ウェハにパ
ターニング（転写）を行うと、第３図に示すように、ウ
ェハ上のチップパターンユニット５に同様に静電破壊に
よる欠陥部６が発生し、適正なパターニングが行えない
という現象が起る。
ｒやＣｒＯなとよりなる薄膜を付着させて成り、このホ
トマスクは、レチクル（ガラスマスク）より、さらに１
／１０に縮少し、ステップアンドリヒートにより半導体
チップパターン（ユニット）を縦横に多数含んだマスタ
マスクにより構成されるが、第１図に示すように、Ｃｒ
膜などの遮光膜がエツチングされ、スクライブライン１
が形成され、各チップ２間が孤立しているパターンの場
合、汚れの付着を除去するなどの目的でマスクについて
高圧水洗浄を行ったり、あるいはスプレー現象や同エツ
チングやコンタクト露光などを行ったときに、静電気が
発生すると、電荷の逃げ道がないので放電現象を起こし
、特に第１図Ａ部に、第２図に示すような静電破壊４が
発生し、このようなマスクを使用して半導体ウェハにパ
ターニング（転写）を行うと、第３図に示すように、ウ
ェハ上のチップパターンユニット５に同様に静電破壊に
よる欠陥部６が発生し、適正なパターニングが行えない
という現象が起る。
この現象を避けるために、エツチングの際の湿度や露光
に際しての圧力などの処理条件を調整することが考えら
れるが、これではこれらの条件が静電破壊のため圧制約
されてしまうという欠点がある。一方、例えば、酸化第
二スズ膜より成る導電膜を有するマスク基板を使用する
ということも考えられるが、この基板を使用したマスク
は、寸法精度が不充分で、使用上の安定性に欠けるなど
の問題がある。
に際しての圧力などの処理条件を調整することが考えら
れるが、これではこれらの条件が静電破壊のため圧制約
されてしまうという欠点がある。一方、例えば、酸化第
二スズ膜より成る導電膜を有するマスク基板を使用する
ということも考えられるが、この基板を使用したマスク
は、寸法精度が不充分で、使用上の安定性に欠けるなど
の問題がある。
〔発明の目的〕
本発明は静電破壊によるマスクパターンの欠陥を回避し
たマスクを提供することを目的としたものである。
たマスクを提供することを目的としたものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、本発明では孤立したパターン（チップ）を微
細なアース線で結合し７、電荷を拡散して、静電破壊を
防止したものである。
細なアース線で結合し７、電荷を拡散して、静電破壊を
防止したものである。
次に本発明の実施例を第４図に基づき説明する。
第４図は本発明を適用したマスクパターンの一例を示し
たもので、マスクは角形に形成され、マスクパターン全
体は第１図と同様に構成される。
たもので、マスクは角形に形成され、マスクパターン全
体は第１図と同様に構成される。
第４図にて、７は半導体ウェーハを個々の半導体チップ
に分離する際のダイシング又はスクライプのために設け
られた半導体ウェーへのスクライブ（ダイシング）ライ
ンに相当する領域、８は半導体チップパターンユニット
である。領域８はマスク上圧同一のパターンで行列状に
くり返し配置されるパターンの基本パターンであり、ま
たこの基本パターンと略同−面積の特性測定素子形成用
パターンあるいは位置合せ用パターンなどをも含む。
に分離する際のダイシング又はスクライプのために設け
られた半導体ウェーへのスクライブ（ダイシング）ライ
ンに相当する領域、８は半導体チップパターンユニット
である。領域８はマスク上圧同一のパターンで行列状に
くり返し配置されるパターンの基本パターンであり、ま
たこの基本パターンと略同−面積の特性測定素子形成用
パターンあるいは位置合せ用パターンなどをも含む。
領域９はこれら領域８０間にあって、領域８以外の部分
を指す。各矩形チップパターンユニット８はスクライプ
ライン７により孤立しており、スクライプライン７は第
１図に示すものと同様にＣｒ膜などの遮光膜をエツチン
グすることにより形成され、白抜きとなっている。
を指す。各矩形チップパターンユニット８はスクライプ
ライン７により孤立しており、スクライプライン７は第
１図に示すものと同様にＣｒ膜などの遮光膜をエツチン
グすることにより形成され、白抜きとなっている。
チップパターンユニット８は、例えばＣｒ膜により構成
され、スクライプラインの白抜きに対し黒抜き圧構成さ
れ、したがってマスクは黒白のコントラストが描かれて
いる。Ｃｒ膜などのパターンが欠ける現象である、静電
破壊はパターンの線間隔が広く、パターンが大きく、全
体に粗いパターンであったりするときに発生し易く、ま
た、前記第１図で説明したように各チップのコーナ一部
に発生し易い。
され、スクライプラインの白抜きに対し黒抜き圧構成さ
れ、したがってマスクは黒白のコントラストが描かれて
いる。Ｃｒ膜などのパターンが欠ける現象である、静電
破壊はパターンの線間隔が広く、パターンが大きく、全
体に粗いパターンであったりするときに発生し易く、ま
た、前記第１図で説明したように各チップのコーナ一部
に発生し易い。
本発明では第４図実施例に示すように、各チップパター
ンユニット８をアース線９により結合してなる。このア
ース線９は静電破壊を防止するという目的からその寸法
精度は不要であり、解像できるぎりぎりの太さでよく、
微細な、例えば１μｍ以下、具体例として０．８μｍ程
度の細いラインで足り、各チップパターンユニット８を
電気的に結合し、該ユニットのコーナ一部に特に集中す
る電荷を逃がし得るものであればよい。
ンユニット８をアース線９により結合してなる。このア
ース線９は静電破壊を防止するという目的からその寸法
精度は不要であり、解像できるぎりぎりの太さでよく、
微細な、例えば１μｍ以下、具体例として０．８μｍ程
度の細いラインで足り、各チップパターンユニット８を
電気的に結合し、該ユニットのコーナ一部に特に集中す
る電荷を逃がし得るものであればよい。
一般に静電破壊が発生するのは上記のように粗いパター
ンであるが、ウニハエ程ではマスクの解像限界に相当す
るような細いラインは解像しないあるいはマスク露光に
おいて露光量を調節することで、パターンとして残存し
ないように条件を設定出来るので、本発明のごときアー
ス線の形成は、マスクの機能を何ら阻害しない。このア
ース線の形成は、レチクルにより、第１図に示すような
パターンをもつマスクを形成する際に、アース線を形成
するパターンを追加しておくことにより容易に形成でき
る。したがって、第１図にて、チップパターンユニット
８の凸部に対し、アース線９も凸部に形成されている。
ンであるが、ウニハエ程ではマスクの解像限界に相当す
るような細いラインは解像しないあるいはマスク露光に
おいて露光量を調節することで、パターンとして残存し
ないように条件を設定出来るので、本発明のごときアー
ス線の形成は、マスクの機能を何ら阻害しない。このア
ース線の形成は、レチクルにより、第１図に示すような
パターンをもつマスクを形成する際に、アース線を形成
するパターンを追加しておくことにより容易に形成でき
る。したがって、第１図にて、チップパターンユニット
８の凸部に対し、アース線９も凸部に形成されている。
アース線９は第４図に示すように、静電破壊の起り易い
各チツプノくターンユニット８のコーナ一部に形成する
ことがよい。
各チツプノくターンユニット８のコーナ一部に形成する
ことがよい。
アース線９により各チップパターンユニット８のコーナ
一部から拡散された電荷をマスク外部に逃がすために、
第４図に示すように、さらに、アース線９０を形成して
おくとよい。
一部から拡散された電荷をマスク外部に逃がすために、
第４図に示すように、さらに、アース線９０を形成して
おくとよい。
（１）各チップパターンユニットを電気的に結合するア
ース線を有しているので、当該ユニットからの電荷が拡
散され、マスクパターンの静電破壊を防止することがで
きた。したがって、マスクの高圧水洗浄やスプレー現象
や同エッチや密着焼付露光などのマスク処理時に発生す
る静電破壊を防止し、ウェハなどに適正な転写を行うこ
とができた。
ース線を有しているので、当該ユニットからの電荷が拡
散され、マスクパターンの静電破壊を防止することがで
きた。したがって、マスクの高圧水洗浄やスプレー現象
や同エッチや密着焼付露光などのマスク処理時に発生す
る静電破壊を防止し、ウェハなどに適正な転写を行うこ
とができた。
（２）又、マスクについて静電破壊が防止されるので、
マスクの寿命を著しく伸長することができた。
マスクの寿命を著しく伸長することができた。
（３）アース線をマスクパターンと同一材料により形成
することができるので、特殊な材料、特殊な技術を要せ
ずして本発明を適用できる。
することができるので、特殊な材料、特殊な技術を要せ
ずして本発明を適用できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本発明は半導体装置の各種工程で使用されるマスクに適
用することができる。
用することができる。
第１図は従来例を示すマスクパターンの平面図、第２図
は静電破壊現象を説明する第１図Ａ部拡大平面図、 第３図は静電破壊現象を説明するウエノ・要部平面図、 第４図は本発明の実施例を示す要部平面図である０ １・・・スクライブライン、２・・・半導体チップパタ
ーンユニット、３・・・ホトマスク、４・・・静電破壊
部、５・・・ウェハ上チップパターンユニット、６・・
・欠陥部、７・・・スクライブライン、８・・・半導体
チツプノくターンユニット、９・・・アース線、９０・
・・アース線。 第 １ 図 第 ２ 図 ４ 第 ３ 図 ６、 第 ４ 図
は静電破壊現象を説明する第１図Ａ部拡大平面図、 第３図は静電破壊現象を説明するウエノ・要部平面図、 第４図は本発明の実施例を示す要部平面図である０ １・・・スクライブライン、２・・・半導体チップパタ
ーンユニット、３・・・ホトマスク、４・・・静電破壊
部、５・・・ウェハ上チップパターンユニット、６・・
・欠陥部、７・・・スクライブライン、８・・・半導体
チツプノくターンユニット、９・・・アース線、９０・
・・アース線。 第 １ 図 第 ２ 図 ４ 第 ３ 図 ６、 第 ４ 図
Claims (1)
- 【特許請求の範囲】 １、スクライブラインを介して個々に孤立したパターン
ユニットをアース線により結合して成るマスクパターン
を有する、静電破壊を防止した半導体装置用マスク。 ２、アース線が、パターンユニットと同一材料により構
成されている、特許請求の範囲第１項記載のマスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59078460A JPS60222856A (ja) | 1984-04-20 | 1984-04-20 | 静電破壊防止マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59078460A JPS60222856A (ja) | 1984-04-20 | 1984-04-20 | 静電破壊防止マスク |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60222856A true JPS60222856A (ja) | 1985-11-07 |
Family
ID=13662633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59078460A Pending JPS60222856A (ja) | 1984-04-20 | 1984-04-20 | 静電破壊防止マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60222856A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112243A (ja) * | 1987-10-26 | 1989-04-28 | Fujitsu Ltd | ホトマスクの製造方法 |
| KR100425459B1 (ko) * | 2001-08-23 | 2004-03-30 | 삼성전자주식회사 | 광마스크와 그의 제조 방법 및 광마스크 결함 감지/수리방법 |
| US7691547B2 (en) | 2006-03-16 | 2010-04-06 | Microtome Precision, Inc. | Reticle containing structures for sensing electric field exposure and a method for its use |
-
1984
- 1984-04-20 JP JP59078460A patent/JPS60222856A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112243A (ja) * | 1987-10-26 | 1989-04-28 | Fujitsu Ltd | ホトマスクの製造方法 |
| KR100425459B1 (ko) * | 2001-08-23 | 2004-03-30 | 삼성전자주식회사 | 광마스크와 그의 제조 방법 및 광마스크 결함 감지/수리방법 |
| US6821688B2 (en) | 2001-08-23 | 2004-11-23 | Samsung Electronics Co., Ltd. | Photomask, method for manufacturing the same and method for detecting/repairing defects in photomask |
| DE10238560B4 (de) * | 2001-08-23 | 2008-12-11 | Samsung Electronics Co., Ltd., Suwon | Verfahren zur Verbesserung der Abbildungsqualität beim Erfassen von Defekten in Leitungsmustern einer Photomaske sowie Photomaske |
| US7691547B2 (en) | 2006-03-16 | 2010-04-06 | Microtome Precision, Inc. | Reticle containing structures for sensing electric field exposure and a method for its use |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0126621B1 (en) | Alignment marks on semiconductor wafers and method of manufacturing the marks | |
| US5989754A (en) | Photomask arrangement protecting reticle patterns from electrostatic discharge damage (ESD) | |
| US7387855B2 (en) | Anti-ESD photomask blank | |
| US3823015A (en) | Photo-masking process | |
| JPS60222856A (ja) | 静電破壊防止マスク | |
| US6569584B1 (en) | Methods and structures for protecting reticles from electrostatic damage | |
| JPS633302B2 (ja) | ||
| US6984474B2 (en) | Reticle barrier system for extreme ultra-violet lithography | |
| US6440617B1 (en) | Photomask structure | |
| JPS63265246A (ja) | レチクル | |
| US6015641A (en) | Reduction of optical proximity effect of bit line pattern in DRAM devices | |
| JPS6118955A (ja) | レテイクルマスク | |
| US11094644B2 (en) | Integrated circuit with scribe lane patterns for defect reduction | |
| KR100526527B1 (ko) | 포토마스크와 그를 이용한 마스크 패턴 형성 방법 | |
| JPH05100410A (ja) | レチクル | |
| US5190894A (en) | Method of forming a wiring layer of a semiconductor device | |
| JPS58100852A (ja) | フオトマスク | |
| JP2001272768A (ja) | フォトリソグラフィ・マスク | |
| JP2000131823A (ja) | 半導体レチクル・マスク | |
| KR100422907B1 (ko) | 정전기 방지 모듈을 갖는 마스크 | |
| JPH0619120A (ja) | レチクルとそのレチクルを用いた半導体装置およびその製造方法 | |
| KR200196585Y1 (ko) | 이에스디(esd) 방지기능을 갖는 포토 마스크 | |
| JPH03157653A (ja) | レチクル | |
| US5871889A (en) | Method for elimination of alignment field gap | |
| JPS58140742A (ja) | ホトマスク |