JPS60219804A - スライス回路 - Google Patents
スライス回路Info
- Publication number
- JPS60219804A JPS60219804A JP59076041A JP7604184A JPS60219804A JP S60219804 A JPS60219804 A JP S60219804A JP 59076041 A JP59076041 A JP 59076041A JP 7604184 A JP7604184 A JP 7604184A JP S60219804 A JPS60219804 A JP S60219804A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- collector
- transistor
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、映像信号処理回路等に用いられ、信号の一部
を削除するスライス回路に関するものである。
を削除するスライス回路に関するものである。
従来例の構成とその問題点
従来より、ダイオードやトランジスタの非線形特性を利
用した回路は、数多くあり、なかでも信号の一部を削除
する目的のスライス回路によく非線形特性が用いられる
。特に非線形特性を用いる場合に、トランジスタが導通
しない条件を積極的に利用し、信号の一部を削除するス
ライス回路がある。
用した回路は、数多くあり、なかでも信号の一部を削除
する目的のスライス回路によく非線形特性が用いられる
。特に非線形特性を用いる場合に、トランジスタが導通
しない条件を積極的に利用し、信号の一部を削除するス
ライス回路がある。
ライス回路について説明を行なう。第1図は、従来のス
ライス回路を示すものである。
ライス回路を示すものである。
第1図において、1は入力端子、2は入力信号を電流と
して出力する電流変換回路、3は負荷抵抗、4.5はト
ランジスタを限定した条件で導通させるための電圧源、
6は導通及び非導通として動作するトランジスタ、7は
負荷抵抗、8は電圧Vの電圧源、9は出力端子、10.
11はトランジスタに存在する寄生容量である。
して出力する電流変換回路、3は負荷抵抗、4.5はト
ランジスタを限定した条件で導通させるための電圧源、
6は導通及び非導通として動作するトランジスタ、7は
負荷抵抗、8は電圧Vの電圧源、9は出力端子、10.
11はトランジスタに存在する寄生容量である。
以上のように構成された回路について、以下その動作に
ついて説明する。
ついて説明する。
入力端子1に入力された信号は、2の電流変換回路によ
って電流となり、トランジスタ6のエミッタへ入力され
る。
って電流となり、トランジスタ6のエミッタへ入力され
る。
一方、トランジスタ6のベースは電圧v6の電圧源6に
接続され、またエミッタは抵抗3を介して電圧v4の電
圧源4に接続されている。
接続され、またエミッタは抵抗3を介して電圧v4の電
圧源4に接続されている。
そのため、トランジスタ6のエミッタ電圧が、電圧源4
と入力する電流によって決まり、ベース電圧との関係に
よって、トランジスタ6が導通となったり、非導通とな
ったりする。このような動作を利用すると、入力信号の
一部がスライスされたスライス出力を得る事ができる。
と入力する電流によって決まり、ベース電圧との関係に
よって、トランジスタ6が導通となったり、非導通とな
ったりする。このような動作を利用すると、入力信号の
一部がスライスされたスライス出力を得る事ができる。
ここで、入力信号の半波を削除する例を上げてさらに、
具体的に説明する。
具体的に説明する。
今、トランジスタ6が導通し始めるベースエミッタ間電
圧を■。。とじ、電圧源4と6の電圧を(V5−V4)
−V。n=O・・・・・・・・・・・・・・・・・(1
)となるように設定する。
圧を■。。とじ、電圧源4と6の電圧を(V5−V4)
−V。n=O・・・・・・・・・・・・・・・・・(1
)となるように設定する。
一方、トランジスタ6のペースエミッタ間電圧を■BE
6.ベース電圧をvB6’エミッタ電圧をvE6とする
と、 vBE6=”R6−vE6 °゛“′−−−−(2)で
ある。またベースは電圧源6に接続されているので、ベ
ース電圧vB6は ■B6=v6 ・・・・・ ・・・・・・・(3)であ
り、エミッタ電圧vE6は、抵抗3の抵抗値をR3,電
流変換回路2の出力を工、Nとおくことで、vE6=v
4+R3×11N ・・・・・・・・・・・・・・・個
で与えられる。したがって、式(2> 、 (3) 、
(4)により、ベースエミッタ間電圧vBE6は vBEe=vs ”4−R3×工IN ””””’(5
)となる。今、トランジスタ6が導通し始めるベースエ
ミッタ間電圧がV。nと与えられているので、トランジ
スタ6が導通し始めるための条件は、■BE6=v6−
■4−R3×11N≧von・・・・・・(6)となる
。ここで、設定条件である式(1)を考慮してトランジ
スタ6を導通させる入力電流条件をめると、 0≧R3X I I N ・・・・・・・・・・・・・
・・・・・・(7)となり、これは、抵抗値R3が常に
正であることから、入力電流の内、負の半波だけトラン
ジスタ6が導通することを意味する。
6.ベース電圧をvB6’エミッタ電圧をvE6とする
と、 vBE6=”R6−vE6 °゛“′−−−−(2)で
ある。またベースは電圧源6に接続されているので、ベ
ース電圧vB6は ■B6=v6 ・・・・・ ・・・・・・・(3)であ
り、エミッタ電圧vE6は、抵抗3の抵抗値をR3,電
流変換回路2の出力を工、Nとおくことで、vE6=v
4+R3×11N ・・・・・・・・・・・・・・・個
で与えられる。したがって、式(2> 、 (3) 、
(4)により、ベースエミッタ間電圧vBE6は vBEe=vs ”4−R3×工IN ””””’(5
)となる。今、トランジスタ6が導通し始めるベースエ
ミッタ間電圧がV。nと与えられているので、トランジ
スタ6が導通し始めるための条件は、■BE6=v6−
■4−R3×11N≧von・・・・・・(6)となる
。ここで、設定条件である式(1)を考慮してトランジ
スタ6を導通させる入力電流条件をめると、 0≧R3X I I N ・・・・・・・・・・・・・
・・・・・・(7)となり、これは、抵抗値R3が常に
正であることから、入力電流の内、負の半波だけトラン
ジスタ6が導通することを意味する。
以上のように、第1図の構成では、負の、半波について
だけ、トランジスタ6は導通し、残りの半波については
、非導通となる。そして、抵抗負荷7に電流が流れる負
の半波だけ出力端子9に信号が出力される。
だけ、トランジスタ6は導通し、残りの半波については
、非導通となる。そして、抵抗負荷7に電流が流れる負
の半波だけ出力端子9に信号が出力される。
ここで、容i1oと11の影響について考えてみる。
容量10は、トランジスタ6のコレクタと基板間の寄生
容量C8であり、コレクタに接続された部品間の容量や
リード線が持つ浮遊容量である。
容量C8であり、コレクタに接続された部品間の容量や
リード線が持つ浮遊容量である。
また容量11は、トランジスタのコレクタベース間容量
C6である。このようにトランジスタのコレクタでは、
多くの寄生容量をもち、回路構成上、避けられないもの
である。
C6である。このようにトランジスタのコレクタでは、
多くの寄生容量をもち、回路構成上、避けられないもの
である。
さて、トランジスタ6は、前述の構成により、導通、非
導通をくり返すので、コレクタではそれに応じて電圧が
変化し、上述の容量10.11は充・放電することにな
る。
導通をくり返すので、コレクタではそれに応じて電圧が
変化し、上述の容量10.11は充・放電することにな
る。
例えば、容量10は、トランジスタ6の非導通時に電圧
Vまで昇圧され、負荷抵抗7を通じて充電される。次に
、負の半波がトランジスタ6のエミッタに入力されトラ
ンジスタが導通すると、トランジスタ6のコレクタの電
圧は、負荷抵抗に流れる電流によって電圧降下する。そ
こで、容量1゜は降圧され、その分、信号伝達経路を通
じて、放電するわけである。
Vまで昇圧され、負荷抵抗7を通じて充電される。次に
、負の半波がトランジスタ6のエミッタに入力されトラ
ンジスタが導通すると、トランジスタ6のコレクタの電
圧は、負荷抵抗に流れる電流によって電圧降下する。そ
こで、容量1゜は降圧され、その分、信号伝達経路を通
じて、放電するわけである。
そして、トランジスタ6の非導通時に再び充電され、以
下、入力信号に対応して、これをくり返す。
下、入力信号に対応して、これをくり返す。
また、容量11についても、トランジスタ60ペースが
一定電圧■6 であるので、トランジスタ6のコレクタ
電圧と電圧源5の電圧との差に応じて、同じように充・
放電をくり返すわけである。
一定電圧■6 であるので、トランジスタ6のコレクタ
電圧と電圧源5の電圧との差に応じて、同じように充・
放電をくり返すわけである。
これらの容量の動作は、信号伝達経路を通じて行なわれ
るために、トランジスタ6によって伝達される信号の立
ち上がり、立ち下がりに悪影響を及ぼす。
るために、トランジスタ6によって伝達される信号の立
ち上がり、立ち下がりに悪影響を及ぼす。
例えば、第2図のaのような矩形波が入力された場合に
、トランジスタのコレクタの出力は、第2図のbのよう
に立ち上がり、立ち下がりがコンデンサの充・放電のた
めに劣化し、波形が歪んでしまう。特に、高周波の信号
については、相対的に波形歪が大きくなり、回路利用上
、極めて不都合なこととなる。
、トランジスタのコレクタの出力は、第2図のbのよう
に立ち上がり、立ち下がりがコンデンサの充・放電のた
めに劣化し、波形が歪んでしまう。特に、高周波の信号
については、相対的に波形歪が大きくなり、回路利用上
、極めて不都合なこととなる。
発明の目的
本発明は上記欠点に鑑み、トランジスタを伝達する信号
の歪を抑えることのできるスライス回路を提供するもの
である。
の歪を抑えることのできるスライス回路を提供するもの
である。
発明の構成
この目的を達成するために本発明のスライス回路は、電
流出力回路から出力された電流をエミッタから入力し、
コレクタから出力するトランジスタと、トランジスタの
ベースに接続された電圧源と、トランジスタのエミッタ
に接続された抵抗と、抵抗の他端に接続された電圧源と
、トランジスタのコレクタに接続され、コレクタを流れ
る電流と並列方向に電流を流す電流源から構成されてい
る0この構成によって、コレクタに付加する寄生容量の
充・放電を電流源で吸収し、信号の歪を抑えるものであ
る。
流出力回路から出力された電流をエミッタから入力し、
コレクタから出力するトランジスタと、トランジスタの
ベースに接続された電圧源と、トランジスタのエミッタ
に接続された抵抗と、抵抗の他端に接続された電圧源と
、トランジスタのコレクタに接続され、コレクタを流れ
る電流と並列方向に電流を流す電流源から構成されてい
る0この構成によって、コレクタに付加する寄生容量の
充・放電を電流源で吸収し、信号の歪を抑えるものであ
る。
実施例の説明
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第3図は本発明の一実施例におけるスライス回路を示す
ものである。
ものである。
第3図において、1は入力端子、2は電流変換回路、3
は負荷抵抗、4,5は電圧源、6はトランジスタ、7は
負荷抵抗、8は電圧源、9は出力i子、10.11はト
ランジスタ6の寄生容量で、以上は第1図の構成と同じ
ものである。そして、12はトランジスタ6のコレクタ
に接続された電流源で、コレクタを流れる電流と並列方
向に電流を流す。
は負荷抵抗、4,5は電圧源、6はトランジスタ、7は
負荷抵抗、8は電圧源、9は出力i子、10.11はト
ランジスタ6の寄生容量で、以上は第1図の構成と同じ
ものである。そして、12はトランジスタ6のコレクタ
に接続された電流源で、コレクタを流れる電流と並列方
向に電流を流す。
以上のように、トランジスタ6のコレクタに電流源12
が接続された構成のスライス回路について、以下その動
作を説明する。
が接続された構成のスライス回路について、以下その動
作を説明する。
電流源12がコレクタに接続されたことにより、非導通
時のトランジスタ6のコレクタ電圧V。6は、電流源1
2の電流値を112とし、抵抗7の抵抗値R7とすると V =V I 12 X R7・・・・・・・・・・・
・(8)6 となる。ここで、電流源の電流値をダイナミ・ツクレン
ジを考慮して設定することで、トランジスタ動作に影響
はない。そしてトランジスタ6が非導通の時に容量10
は、■c6の電圧で充電されており、1だ容量11は、
(vo6−v6)の電圧で充電されている。
時のトランジスタ6のコレクタ電圧V。6は、電流源1
2の電流値を112とし、抵抗7の抵抗値R7とすると V =V I 12 X R7・・・・・・・・・・・
・(8)6 となる。ここで、電流源の電流値をダイナミ・ツクレン
ジを考慮して設定することで、トランジスタ動作に影響
はない。そしてトランジスタ6が非導通の時に容量10
は、■c6の電圧で充電されており、1だ容量11は、
(vo6−v6)の電圧で充電されている。
一方、トランジスタ6の導通に伴なってトランジスタ6
のコレクタに電流I。6が流れると、コレクタ電圧V。
のコレクタに電流I。6が流れると、コレクタ電圧V。
6は、負荷抵抗7に流れるコレクタ電流IC6の電圧降
下の分だけ、電圧が下がる。これによって、容量10.
11の放電が始まる。しかし、電流源12のために信号
伝達経路には、電流が流れず、放電々流は電流源12で
吸収される。
下の分だけ、電圧が下がる。これによって、容量10.
11の放電が始まる。しかし、電流源12のために信号
伝達経路には、電流が流れず、放電々流は電流源12で
吸収される。
したがって、伝達信号に対する、トランジスタの持つ寄
生容量が及はす影響を抑えることができ、第4図のaの
入力信号に対して第4図すのようなシャープにスライス
された波形が得られる。
生容量が及はす影響を抑えることができ、第4図のaの
入力信号に対して第4図すのようなシャープにスライス
された波形が得られる。
以上のように本実施例によれば、トランジスタのコレク
タに電流源を備えることで、トランジスタの伝達特性が
良くなり、良好なスライス信号が得られる。
タに電流源を備えることで、トランジスタの伝達特性が
良くなり、良好なスライス信号が得られる。
なお、以上のような実施例では、導通・非導通となるト
ランジスタをNDN)ランジスタを用いて説明したが、
PNP トランジスタを用いた構成においても電流源の
向きを逆に設定することで、支障なく構成できるもので
ある。
ランジスタをNDN)ランジスタを用いて説明したが、
PNP トランジスタを用いた構成においても電流源の
向きを逆に設定することで、支障なく構成できるもので
ある。
また、電圧源4と5の電圧値の関係を変えることによっ
て、スライスレベルを任意に設定することができる。
て、スライスレベルを任意に設定することができる。
発明の効果
以上のように本発明のスライス回路は、トランジスタの
コレクタに、トランジスタのコレクタを流れる電流と並
列方向に電流を流す電流源を備えることで、トランジス
タのコレクタに付加している寄生容量の信号に対する悪
影響を抑え波形歪を改善できるので、その実用的効果は
大なるものがある。
コレクタに、トランジスタのコレクタを流れる電流と並
列方向に電流を流す電流源を備えることで、トランジス
タのコレクタに付加している寄生容量の信号に対する悪
影響を抑え波形歪を改善できるので、その実用的効果は
大なるものがある。
第1図は従来の導通・非導通をくり返すトランジスタを
用いた回路例を示す図、第2図は従来例における入力信
号波形と出力信号波形の例を示す図、第3図は本発明の
1実施例におけるスライス回路を示す回路図、第4図は
同実施例における入力信号波形と出力信号波形を示す図
である。 1・・・・・・入力端子、2・・・・・・電流変換回路
、3.7・・・・・負荷抵抗、4,5.8・・・・・電
源、6・・・・・・トランジスタ、9・・・・・・出力
端子、10.11 ・・・・・寄生容量、12・・・・
・・電流源。 代理人の氏名 弁理士 中 尾 敏 男 #1か1名エ
↓ 第2FI!I (ω) (b)
用いた回路例を示す図、第2図は従来例における入力信
号波形と出力信号波形の例を示す図、第3図は本発明の
1実施例におけるスライス回路を示す回路図、第4図は
同実施例における入力信号波形と出力信号波形を示す図
である。 1・・・・・・入力端子、2・・・・・・電流変換回路
、3.7・・・・・負荷抵抗、4,5.8・・・・・電
源、6・・・・・・トランジスタ、9・・・・・・出力
端子、10.11 ・・・・・寄生容量、12・・・・
・・電流源。 代理人の氏名 弁理士 中 尾 敏 男 #1か1名エ
↓ 第2FI!I (ω) (b)
Claims (1)
- 入力信号を電流として出力する電流変換回路と、前記電
流変換回路の出力がエミッタより入力されるトランジス
タと、前記トランジスタのベースに接続された第1の電
圧源と、前記トランジスタのエミッタに一端が接続され
た抵抗と、前記抵抗の他端に接続された第2の電圧源と
、前記トランジスタのコレクタに接続された電流源によ
って構成されるスライス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59076041A JPS60219804A (ja) | 1984-04-16 | 1984-04-16 | スライス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59076041A JPS60219804A (ja) | 1984-04-16 | 1984-04-16 | スライス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60219804A true JPS60219804A (ja) | 1985-11-02 |
Family
ID=13593712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59076041A Pending JPS60219804A (ja) | 1984-04-16 | 1984-04-16 | スライス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60219804A (ja) |
-
1984
- 1984-04-16 JP JP59076041A patent/JPS60219804A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3660773A (en) | Integrated circuit amplifier having an improved gain-versus-frequency characteristic | |
US4642482A (en) | Level-shifting circuit | |
US2981895A (en) | Series energized transistor amplifier | |
JPS60219804A (ja) | スライス回路 | |
US2924778A (en) | Semi-conductor signal conveying circuits | |
JPH0452654B2 (ja) | ||
US3041544A (en) | Stabilized signal amplifier circuits employing transistors | |
JP2509462Y2 (ja) | 増幅器 | |
US4280103A (en) | Multistage transistor amplifier | |
JPH0339942Y2 (ja) | ||
JP2747335B2 (ja) | ディジタル信号を増幅する増幅器装置 | |
SU1506512A1 (ru) | Усилитель мощности | |
US3192479A (en) | Cathode follower output circuit | |
SU1188850A1 (ru) | Усилитель переменного напр жени | |
US3168650A (en) | Low noise transistor circuit | |
JPS6210906A (ja) | トランジスタ増幅装置 | |
JP2687480B2 (ja) | ドライブ回路 | |
US3473135A (en) | Variable reference video amplifier | |
JPH0139014Y2 (ja) | ||
JP2821612B2 (ja) | 出力回路 | |
JPS6336747Y2 (ja) | ||
JPS5945707A (ja) | 全帰還増幅器 | |
JPS60160707A (ja) | プッシュプル型出力回路 | |
JPH0254688B2 (ja) | ||
JPS6130807A (ja) | 同調検出回路 |