JPS60217736A - エラ−バ−スト長を検出する方法 - Google Patents
エラ−バ−スト長を検出する方法Info
- Publication number
- JPS60217736A JPS60217736A JP60002294A JP229485A JPS60217736A JP S60217736 A JPS60217736 A JP S60217736A JP 60002294 A JP60002294 A JP 60002294A JP 229485 A JP229485 A JP 229485A JP S60217736 A JPS60217736 A JP S60217736A
- Authority
- JP
- Japan
- Prior art keywords
- error
- burst length
- code block
- detecting
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/17—Burst error correction, e.g. error trapping, Fire codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、エラー訂正ブロックコードにより保護された
データ、例えば画像信号の伝送時にエラーバースト長を
検出する方法に関する。
データ、例えば画像信号の伝送時にエラーバースト長を
検出する方法に関する。
従来技術
テレビジョン信号をデシタル的に伝送する場合、帯域幅
を圧縮するために差分パルス符号変調（ＤＰＣＭ ）方
式がよく用いられる。この方式の欠点は、伝送路上で１
つまたは少数のビットに誤りが生じただけで、受信テレ
ビジョン信号に目障りなストリーキングが発生すること
である。一般に、伝送路における障害とはバースト障害
のことであり、そのエラー率はＩ Ｘ １０−６以下で
ある。また、データの保護はブロックコードによって行
なうのが普通であり、その場合ごく僅かな保護ビットし
か利用できない。バースト障害だけの訂正には、例えば
Ｆ’ｉｒθコードが適している。ただし、バースト以外
の個別エラーを訂正するコード、例えばＢＣＨコードを
使用してもよい。
を圧縮するために差分パルス符号変調（ＤＰＣＭ ）方
式がよく用いられる。この方式の欠点は、伝送路上で１
つまたは少数のビットに誤りが生じただけで、受信テレ
ビジョン信号に目障りなストリーキングが発生すること
である。一般に、伝送路における障害とはバースト障害
のことであり、そのエラー率はＩ Ｘ １０−６以下で
ある。また、データの保護はブロックコードによって行
なうのが普通であり、その場合ごく僅かな保護ビットし
か利用できない。バースト障害だけの訂正には、例えば
Ｆ’ｉｒθコードが適している。ただし、バースト以外
の個別エラーを訂正するコード、例えばＢＣＨコードを
使用してもよい。
発明の解決すべき問題点
コードの構造上、エラーがエラー補正能力を上回ったこ
とを常に検出できるわけではない。
とを常に検出できるわけではない。
多くの場合、訂正能力を上回ると付加的なビットにも誤
りが生じる。画像信号を伝送する場合、補正能力を上回
ったことが分ると、いわゆる画像エラーカバーへの切換
えが行なわれる。この場合、伝送された信号値を処理し
て使用せず、直前のテレビジョン画像の対応する信号値
が用いられる。あるいは、同じ画素の隣接する信号値か
ら必要な信号値を算出する。
りが生じる。画像信号を伝送する場合、補正能力を上回
ったことが分ると、いわゆる画像エラーカバーへの切換
えが行なわれる。この場合、伝送された信号値を処理し
て使用せず、直前のテレビジョン画像の対応する信号値
が用いられる。あるいは、同じ画素の隣接する信号値か
ら必要な信号値を算出する。
完全なエンコーダおよびデコーダを有する集積素子が用
いられることが多いが、一般的に、どのビットを訂正す
べきかを示す信号出力側は設けられない。
いられることが多いが、一般的に、どのビットを訂正す
べきかを示す信号出力側は設けられない。
本発明の課題は、正確なバースト長を検出するための簡
単な方法を提供することである。
単な方法を提供することである。
問題点を解決するための手段
本発明によれば、この課題は次のようにして解決される
。すなわち、訂正されてない受信ビットと相応に訂正さ
れたビットとを比較し、対応する２つのビットが一致し
ない時にエラー信号を発生する、のである。
。すなわち、訂正されてない受信ビットと相応に訂正さ
れたビットとを比較し、対応する２つのビットが一致し
ない時にエラー信号を発生する、のである。
この方法によって、訂正されたすべてのビットを検出す
ることができる。一般に、問題となるのは情報ビットだ
けである。ただし、統計的な目的で、保護ビットを考慮
してもよい。訂正されたビットと訂正されてないビット
との比較により得られたエラー信号は、コードに適した
基準信号、例えば訂正不可能なエラーバーストと組合わ
せることができる。
ることができる。一般に、問題となるのは情報ビットだ
けである。ただし、統計的な目的で、保護ビットを考慮
してもよい。訂正されたビットと訂正されてないビット
との比較により得られたエラー信号は、コードに適した
基準信号、例えば訂正不可能なエラーバーストと組合わ
せることができる。
エラーバースト訂正能力に相応して複数のコードブロッ
クをビットごとに相互に交錯させることによってマルチ
プレックスコードブロックを形成し、受信側において、
並列に接続された複数のデコーダ装置の中でエラー訂正
を行ない、デコーダ装置の発生したエラー信号を０Ｒｒ
−トを介して１つに結合すると有利である。
クをビットごとに相互に交錯させることによってマルチ
プレックスコードブロックを形成し、受信側において、
並列に接続された複数のデコーダ装置の中でエラー訂正
を行ない、デコーダ装置の発生したエラー信号を０Ｒｒ
−トを介して１つに結合すると有利である。
コードブロックを交錯させることＫよって、比較的短い
コードブロックの場合でもエラーバーストを訂正するこ
とができる。エンコーダとデコーダは相応に簡単に構成
できる。エラーは各々のコードブロックに対して個別的
に検出される。０Ｒｒ−トによって、保護ビットをも考
慮しながら、伝送路における正確なエラー構造を知るこ
とができる。
コードブロックの場合でもエラーバーストを訂正するこ
とができる。エンコーダとデコーダは相応に簡単に構成
できる。エラーは各々のコードブロックに対して個別的
に検出される。０Ｒｒ−トによって、保護ビットをも考
慮しながら、伝送路における正確なエラー構造を知るこ
とができる。
各々のコードブロックの中でエラー信号を検出すると有
利である。
利である。
一般に、コードブロックごと忙エラーの数を検出するだ
けで十分である。
けで十分である。
実施態様環には、本発明の別の有利な実施例が記載され
ている。
ている。
実施例
次に、図面を参照しながら実施例について本発明の詳細
な説明する。
な説明する。
第１図はエラーバースト長を測定する回路の原理的なブ
ロック図を示している。ここでは、入力側Ｅを介してデ
コーダＤＥへ、保護されたデジタル信号ＤＳが供給され
る。この信号はまた、走行時間素子Ｔを介しても転送さ
れる。走行時間素子は、デコーダＤ］Ｉｃと同じ走行時
間を有している。デコーダおよび走行時間素子の出力側
は排他的論理和？” −） ＦＯＲの入力側と接続され
ている。排他的論理和ｒ−トの出力側には、エラー信号
ＥＳが現れる。この出力側は２進カウンタＣＯの計数入
力側ＥＣと接続されている。
ロック図を示している。ここでは、入力側Ｅを介してデ
コーダＤＥへ、保護されたデジタル信号ＤＳが供給され
る。この信号はまた、走行時間素子Ｔを介しても転送さ
れる。走行時間素子は、デコーダＤ］Ｉｃと同じ走行時
間を有している。デコーダおよび走行時間素子の出力側
は排他的論理和？” −） ＦＯＲの入力側と接続され
ている。排他的論理和ｒ−トの出力側には、エラー信号
ＥＳが現れる。この出力側は２進カウンタＣＯの計数入
力側ＥＣと接続されている。
クロック発生器ＴＶは、動作クロックを供給するととも
に、各コードブロックの終りで２進カウンタをリセット
する。
に、各コードブロックの終りで２進カウンタをリセット
する。
この実施例では、訂正されたデータビットと訂正された
保護ビットの両方がデコーダＤＥから送出される。これ
らの訂正されたデジタル信号ＤＫは、直接受信された訂
正を受けていないデジタル信号ＤＳと、°ビットごとに
直接比較される。排他的論理和ケ”−）ＦＯＲの入力側
で２つのビットが一致しなければ、エラー信号ＥＳが発
生する。エラーは２進カウンタＣＯで計数される。カウ
ンタＣＯの計数状態は、各コードブロックの終りに読出
すことができる。また所定の計数状態を上回ると、２進
カウンタＣＯは障害通報信号ＶＳを発生する。障害報知
信号はエラーが訂正能力を上回ったことを表わす。一般
に冗長度が小さいので、デコーダの出力側に現れる訂正
されたデータビットだけが、訂正されてないデータビッ
トと比較される。
保護ビットの両方がデコーダＤＥから送出される。これ
らの訂正されたデジタル信号ＤＫは、直接受信された訂
正を受けていないデジタル信号ＤＳと、°ビットごとに
直接比較される。排他的論理和ケ”−）ＦＯＲの入力側
で２つのビットが一致しなければ、エラー信号ＥＳが発
生する。エラーは２進カウンタＣＯで計数される。カウ
ンタＣＯの計数状態は、各コードブロックの終りに読出
すことができる。また所定の計数状態を上回ると、２進
カウンタＣＯは障害通報信号ＶＳを発生する。障害報知
信号はエラーが訂正能力を上回ったことを表わす。一般
に冗長度が小さいので、デコーダの出力側に現れる訂正
されたデータビットだけが、訂正されてないデータビッ
トと比較される。
もちろん、ビットごとに比較する代わりにデータ語ごと
の比較を行なってもよい。
の比較を行なってもよい。
第２図は、４つのコードブロックＣＢ１〜ＣＢ４を交錯
させてマルチプレックスコードブロックＭＢを形成する
場合を示している。この場合、最初に、第１のコードブ
ロックＣＢ１から５ビツトを含むビットグループが選出
される。続いて、第２、第３・・・のビットグループＣ
Ｂ２’、 ＣＢ３・・・からそれぞれ５ビツトが選ばれ
、相互に交錯される。マルチプレックスコードブロック
ＭＢの終りでは、保護ビットＰＢｉ〜ＰＢ４が交錯され
て伝送される。相互に交錯されるビットの数は、訂正能
力に対応している。
させてマルチプレックスコードブロックＭＢを形成する
場合を示している。この場合、最初に、第１のコードブ
ロックＣＢ１から５ビツトを含むビットグループが選出
される。続いて、第２、第３・・・のビットグループＣ
Ｂ２’、 ＣＢ３・・・からそれぞれ５ビツトが選ばれ
、相互に交錯される。マルチプレックスコードブロック
ＭＢの終りでは、保護ビットＰＢｉ〜ＰＢ４が交錯され
て伝送される。相互に交錯されるビットの数は、訂正能
力に対応している。
第６図は交錯されたブロックコードからエラーバースト
長を検出する装置の原理的なブロック図である。デジタ
ルデータ信号ＤＳはマルチプレックスコードブロックの
形で受信される。
長を検出する装置の原理的なブロック図である。デジタ
ルデータ信号ＤＳはマルチプレックスコードブロックの
形で受信される。
そしてデマルチプレクサＤＭＵＸによって、例えば５ビ
ツトごとに、４つのデコーダ装置ＤＥＣ１〜ＤＥＣ４に
分配される。デコーダ装置のデータ出力側はマルチプレ
クサＭＵＸの入力側と接続されている。マルチプレクサ
ＭＵＸは、訂正されたデータ信号ＤＫ１〜ＤＫ４をもと
のデータ信号りにまとめる。各々のデコーダ装置（ＤＥ
Ｃ）は、第１図に示したデコーダＤＥ、走行時間素子Ｔ
および排他的論理和デー） ＢＯＲを有している。デコ
ーダのエラー信号出力側は、それぞれ２進カウンタｃｏ
１〜ＣＯ４と接続されている。さらにエラー出力側は、
ＯＲ）ｆ−） ＯＲを介して１つにまとめられている。
ツトごとに、４つのデコーダ装置ＤＥＣ１〜ＤＥＣ４に
分配される。デコーダ装置のデータ出力側はマルチプレ
クサＭＵＸの入力側と接続されている。マルチプレクサ
ＭＵＸは、訂正されたデータ信号ＤＫ１〜ＤＫ４をもと
のデータ信号りにまとめる。各々のデコーダ装置（ＤＥ
Ｃ）は、第１図に示したデコーダＤＥ、走行時間素子Ｔ
および排他的論理和デー） ＢＯＲを有している。デコ
ーダのエラー信号出力側は、それぞれ２進カウンタｃｏ
１〜ＣＯ４と接続されている。さらにエラー出力側は、
ＯＲ）ｆ−） ＯＲを介して１つにまとめられている。
ここでまず、コードブロックから５ビツトずつがデコー
ダ装置の中でビットごとに処理されるものと想定する。
ダ装置の中でビットごとに処理されるものと想定する。
デコーダ装置は、動作クロックが相互にずれている場合
や、各々のビットグループが相応に一時記憶される場合
でも、継続的に小さなりロックレートで動作する。デコ
ーダ装置の発生するエラー信号Ｅｓ１〜ＥＳ４は、ＯＲ
デートＯＲによって１つの共通エラー信号ＥＳＣにまと
められる。
や、各々のビットグループが相応に一時記憶される場合
でも、継続的に小さなりロックレートで動作する。デコ
ーダ装置の発生するエラー信号Ｅｓ１〜ＥＳ４は、ＯＲ
デートＯＲによって１つの共通エラー信号ＥＳＣにまと
められる。
この共通エラー信号は、伝送区間におけるエラー構造に
対応している。このエラー信号は、統計上の観点からソ
フトウェア的に評価され、またエラー構造を正確に記録
することもできる。
対応している。このエラー信号は、統計上の観点からソ
フトウェア的に評価され、またエラー構造を正確に記録
することもできる。
さらに、各々のコードブロック内のエラーは２進カウン
タＣＯ１〜ＣＯ４で計数される。エラー訂正能力を上回
ると、カウンタｃｏｉ〜ＣＯ４が、エラー補正からエラ
ーカバーアルゴリズム（Ｆｅｈｌｅｒｖｅｒｄｅｃｋｕ
ｎｇ ａａｌｇｏｒｉｔｈｍｕｓ ）への切換えを行な
わせる障害報知信号を発生する。マルチプレックスコー
ドブロックの中で、コードブロックＣＢ１〜ＣＢ４のう
ち例えば２つまたは３つがその訂正能力を越えて障害を
受けた場合は、マルチプレックスコードブロックの全体
を、つまり障害を受けていないコードブロックも含めて
、他のマルチプレックスコードブロックと置換するのが
有利である。ただしこのことを行なうかどうかは、デジ
タル信号に用いられている符号化の方式によって決まる
。エラーカバーを行なうには沢山の方法が公知であるが
、本発明の対象でないので説明は省略する。
タＣＯ１〜ＣＯ４で計数される。エラー訂正能力を上回
ると、カウンタｃｏｉ〜ＣＯ４が、エラー補正からエラ
ーカバーアルゴリズム（Ｆｅｈｌｅｒｖｅｒｄｅｃｋｕ
ｎｇ ａａｌｇｏｒｉｔｈｍｕｓ ）への切換えを行な
わせる障害報知信号を発生する。マルチプレックスコー
ドブロックの中で、コードブロックＣＢ１〜ＣＢ４のう
ち例えば２つまたは３つがその訂正能力を越えて障害を
受けた場合は、マルチプレックスコードブロックの全体
を、つまり障害を受けていないコードブロックも含めて
、他のマルチプレックスコードブロックと置換するのが
有利である。ただしこのことを行なうかどうかは、デジ
タル信号に用いられている符号化の方式によって決まる
。エラーカバーを行なうには沢山の方法が公知であるが
、本発明の対象でないので説明は省略する。
発明の効果
本発明の方法によれば、エラーバースト長ヲ簡単に検出
することができ、また、エラー構造の統計的な評価によ
って伝送区間を判定することができる。
することができ、また、エラー構造の統計的な評価によ
って伝送区間を判定することができる。
第１図は本発明の方法によってエラーバースト長を検出
する装置のエンコーダチャネルにおける原理的なブロッ
ク図、第２図はマルチプレックスコードブロックを示す
図、第３図は交錯されたコードブロックからエラーバー
スト長を検出する装置のブロック図である。 ＤＫ・・・デコーダ、Ｔ・・・走行時間素子、ＫＯＲ・
・・排他的論理和デート、ＣＯ・・・２進カウンタ、Ｔ
Ｖ・・・クロック発生器、ＥＳ・・・エラー信号、ＶＳ
・・・障害報知信号、ＣＢ・・・コードブロック、ＭＢ
・・・マルチプレックスコードブロック、ＤＥＣ・・・
デコーダ装置、ＤＭＵＸ・・・デマルチプレクサ、ＭＵ
Ｘ・・・マルチプレクサ、ＯＲ・・・ＯＲデー）、ＥＳ
Ｃ・・・共通エラー信号。 手続補正書（方式） 昭和６０年５月１’７日 特許庁長官殿 １・事件の表示 昭和６０年特許願第２２９４号２、発
明の名称 エラー・々−スト長を検出する方法 ３、補正をする者 事件との関係 特許出願人 名 称 シーメンス・アクテエンゲゼルシャフト４、代
理人 昭和６０年４月３０日 （発送日） ６、補正の対象 図面
する装置のエンコーダチャネルにおける原理的なブロッ
ク図、第２図はマルチプレックスコードブロックを示す
図、第３図は交錯されたコードブロックからエラーバー
スト長を検出する装置のブロック図である。 ＤＫ・・・デコーダ、Ｔ・・・走行時間素子、ＫＯＲ・
・・排他的論理和デート、ＣＯ・・・２進カウンタ、Ｔ
Ｖ・・・クロック発生器、ＥＳ・・・エラー信号、ＶＳ
・・・障害報知信号、ＣＢ・・・コードブロック、ＭＢ
・・・マルチプレックスコードブロック、ＤＥＣ・・・
デコーダ装置、ＤＭＵＸ・・・デマルチプレクサ、ＭＵ
Ｘ・・・マルチプレクサ、ＯＲ・・・ＯＲデー）、ＥＳ
Ｃ・・・共通エラー信号。 手続補正書（方式） 昭和６０年５月１’７日 特許庁長官殿 １・事件の表示 昭和６０年特許願第２２９４号２、発
明の名称 エラー・々−スト長を検出する方法 ３、補正をする者 事件との関係 特許出願人 名 称 シーメンス・アクテエンゲゼルシャフト４、代
理人 昭和６０年４月３０日 （発送日） ６、補正の対象 図面
Claims (1)
- 【特許請求の範囲】 １、 エラー訂正ブロックコードにより保護されたデー
タの伝送時に、エラーバースト長を検出する方法におい
て、訂正されてない受信ビットと相応に訂正されたビッ
ト（ＤＫ ）とを比較し、対応する２つのビットが一致
しない時にエラー信号を発生する、ことを特徴とするエ
ラーバースト長を検出する方法。 ２、′エラーバースト訂正能力に相応して複数のコード
ブロック（ＣＢ１〜ＣＢ４ ）をビットごとに相互に交
錯させることによってマルチプレックスコードブロック
（ＭＢ ）を形成し、受信側において、並列に接続され
た複数のデコーダ装置（ＤＩＩＣ０１〜ＤＫＣ４）の中
でエラー訂正を行ない、デコーダ装置の発生したエラー
信号（ＥＳ１〜ＫＳ４ ）を０Ｒ）ｆ−ト（ＯＲ）を介
しのエラーバースト長を検出する方法。 ３、各々のコードブロック（ＣＢ１． ＣＢ２ ）の中
のエラー信号（ＥＳ ）を計数する特許請求の範囲第１
項または第２項記載のエラーバースト長を検出する装置
。 ４．２進カウンタ（ｃｏ、ｃｏｌ 、ＣＯ２・・・）に
よってコードブロック中のエラー信号（ｇｓ。 ＥＳｌ、ＥＳ２． ＥＳ３ ）の計数を行なう特許請求
の範囲第４項記載のエラーバースト長を検出する方法。 ５、 ソフトウェア的にエラー構造を評価する特許請求
の範囲第１項から第６項までのいずれか１項記載のエラ
ーバースト長を検出する方法。 ６、 コードブロックの中で、計数されたビットエラー
がエラー訂正能力を上回った時に、障害報知信号を発生
する特許請求の範囲第１項から第５項までのいずれか１
項記載のエラーバースト長を検出する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3400919.1 | 1984-01-12 | ||
| DE19843400919 DE3400919A1 (de) | 1984-01-12 | 1984-01-12 | Verfahren zur feststellung der genauen fehlerbuendellaenge |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60217736A true JPS60217736A (ja) | 1985-10-31 |
Family
ID=6224831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60002294A Pending JPS60217736A (ja) | 1984-01-12 | 1985-01-11 | エラ−バ−スト長を検出する方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0149804A3 (ja) |
| JP (1) | JPS60217736A (ja) |
| DE (1) | DE3400919A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3812665A1 (de) * | 1988-04-15 | 1989-10-26 | Siemens Ag | Verfahren zur uebertragung von videosignalen |
| US5513181A (en) * | 1995-02-17 | 1996-04-30 | At&T Corp. | Multi-signal multi-coder transcoder |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114202A (ja) * | 1974-07-26 | 1976-02-04 | Tokyo Shibaura Electric Co | |
| JPS5171115A (en) * | 1974-12-18 | 1976-06-19 | Oki Electric Ind Co Ltd | pom jikikirokuhoshiki |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1500232A (en) * | 1974-07-04 | 1978-02-08 | Marconi Co Ltd | Digital data signal transmission arrangements |
| DE2445508A1 (de) | 1974-09-24 | 1976-04-01 | Licentia Gmbh | Verfahren zur gesicherten uebertragung von in digitaler form vorliegender signale |
| DE2757166A1 (de) | 1976-12-24 | 1978-06-29 | Indep Broadcasting Authority | Vorrichtung fuer die digitale nachrichtenuebertragung, insbesondere zur ueberwachung und fehlererkennung in digits von digitalwoertern |
| JPS56127908A (en) | 1980-03-10 | 1981-10-07 | Victor Co Of Japan Ltd | Wrong-correction preventing system for digital signal reproducer |
| DE3108445A1 (de) | 1981-03-06 | 1982-11-04 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und schaltungsanordnung zur messung der fehlerrate digital codierter signale |
| DE3114275A1 (de) * | 1981-04-09 | 1982-11-04 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren und schaltungsanordnung zum verdecken von fehlern in einem digitalen videosignal |
-
1984
- 1984-01-12 DE DE19843400919 patent/DE3400919A1/de not_active Withdrawn
- 1984-12-17 EP EP84115593A patent/EP0149804A3/de not_active Withdrawn
-
1985
- 1985-01-11 JP JP60002294A patent/JPS60217736A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5114202A (ja) * | 1974-07-26 | 1976-02-04 | Tokyo Shibaura Electric Co | |
| JPS5171115A (en) * | 1974-12-18 | 1976-06-19 | Oki Electric Ind Co Ltd | pom jikikirokuhoshiki |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3400919A1 (de) | 1985-09-19 |
| EP0149804A3 (de) | 1987-01-21 |
| EP0149804A2 (de) | 1985-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6005721B2 (ja) | マルチレーン監視方式 | |
| EP0675620B1 (en) | Parallel data transmission unit using byte error correcting code | |
| JPH07135494A (ja) | パケット伝送方法・パケット伝送装置・パケット伝送システム | |
| TW200835213A (en) | Forward Error Correction encoding for multiple link transmission compatible with 64B/66B scrambling | |
| JPH08256336A (ja) | パケット化されたデータストリームにおける同期化およびエラー検出 | |
| KR101059036B1 (ko) | 디지털 매체 수신기에서 널 패킷을 처리하기 위한 방법 및장치 | |
| KR920017482A (ko) | 우선순위 비디오 데이타의 재결합 장치 | |
| EP0748091A3 (en) | Replacement of zero bytes, particularly for ISDN | |
| SE440431B (sv) | Radioinformationsoverforingssystem | |
| US6839330B1 (en) | Method and apparatus for improving asynchronous transfer mode operation over noisy, high speed wireless links | |
| US5606558A (en) | Method of and devices for transmitting in ATM cells information supplied in the form of a series of distinct entities for a given application | |
| US6415412B2 (en) | Signal used in the transmission of data in a communication system | |
| JPS60217736A (ja) | エラ−バ−スト長を検出する方法 | |
| KR100326125B1 (ko) | 송신장치, 수신장치, 전송시스템, 송신방법, 수신방법 및 전송방법 | |
| EP0135255B1 (en) | Inter-frame encoding/decoding equipment provided with a system for detecting a transmission error | |
| US6920592B2 (en) | System, method, and apparatus for detecting and recovering from false synchronization | |
| EP0354065A2 (en) | Digital data modulation circuit and method and digital data demodulation circuit | |
| US7225366B2 (en) | Transport systems and method of monitoring burst error | |
| US20130021899A1 (en) | M-pair mode protection switching | |
| JP2822922B2 (ja) | 並列データ伝送装置 | |
| US6993700B1 (en) | System and method for generating forward error correction based alarms | |
| JPS60217737A (ja) | エラ−バ−スト長を検出する方法 | |
| KR0166268B1 (ko) | 리드 솔로몬 복호기용 블록 동기신호 생성장치 | |
| Juan | Erroneous MPEG packet synchronization in the MCNS/SCTE/ITU-T J. 83 Annex B standard | |
| JP2956421B2 (ja) | 圧縮符号用エラー訂正回路 |