JPS60215259A - メモリ制御回路 - Google Patents
メモリ制御回路Info
- Publication number
- JPS60215259A JPS60215259A JP7126784A JP7126784A JPS60215259A JP S60215259 A JPS60215259 A JP S60215259A JP 7126784 A JP7126784 A JP 7126784A JP 7126784 A JP7126784 A JP 7126784A JP S60215259 A JPS60215259 A JP S60215259A
- Authority
- JP
- Japan
- Prior art keywords
- job
- program
- circuit
- memory
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メモリ回路の制御に関する。
従来この種のメモリ回路においては、電源ＯＮ時あるい
はキーボードからの操作によシ外部記憶 ゛装置からジ
ョブプログラムをランダムアクセスメモリ（ＲＡＭ）ヘ
ロードしそのロードされたプログラムにより装置が動作
するという方式が広く用いられている。この方式の特徴
はロードするジョブプログラムを種々選択でき多様性の
ある制御を行うことができる反面、揮発性のメモリの為
−変電源を切るとプログラムが消えてしまい電源ＯＮ時
に再度外部記憶装置からジョブプログラムをロードしな
ければならないという欠点があった。
はキーボードからの操作によシ外部記憶 ゛装置からジ
ョブプログラムをランダムアクセスメモリ（ＲＡＭ）ヘ
ロードしそのロードされたプログラムにより装置が動作
するという方式が広く用いられている。この方式の特徴
はロードするジョブプログラムを種々選択でき多様性の
ある制御を行うことができる反面、揮発性のメモリの為
−変電源を切るとプログラムが消えてしまい電源ＯＮ時
に再度外部記憶装置からジョブプログラムをロードしな
ければならないという欠点があった。
また、メモリ回路の他の方式では、ジョブプログラムを
格納するリードオンリメモリ（ＲＯＭ）を使用し、外部
からのプログラムのロードなしにジョブプログラムを動
作させるメモリ回路がある。
格納するリードオンリメモリ（ＲＯＭ）を使用し、外部
からのプログラムのロードなしにジョブプログラムを動
作させるメモリ回路がある。
この場合ジョブプログラムの変更線容易に行なえなく、
融通性に欠けるという欠点があった。
融通性に欠けるという欠点があった。
従って本発明の目的紘、使用頻度の高いジョブプログラ
ムを書き込んであるＲＯＭ回路と外部記憶装置からロー
ドされるジョブプログラムを格納するＲＡＭ回路とを設
けることＫよシ、融通性の良いメモリ制御回路を提供す
ることにある。
ムを書き込んであるＲＯＭ回路と外部記憶装置からロー
ドされるジョブプログラムを格納するＲＡＭ回路とを設
けることＫよシ、融通性の良いメモリ制御回路を提供す
ることにある。
本発明によれば、使用頻度の高いジョブプログラムを格
納するＲＯＭ回路と、外部装置から四−ドされる他のジ
ョプログラムを格納するＲＡＭ回路とを同じアドレス空
間に配置し、プロセ、すのジョブプログラムとしてその
どちらかのメモリ回路を選択して使用することを特徴と
するメモリ制御回路が得られる。
納するＲＯＭ回路と、外部装置から四−ドされる他のジ
ョプログラムを格納するＲＡＭ回路とを同じアドレス空
間に配置し、プロセ、すのジョブプログラムとしてその
どちらかのメモリ回路を選択して使用することを特徴と
するメモリ制御回路が得られる。
次に、本発明の一実施例を示す図面を参照して本発明の
詳細な説明する。
詳細な説明する。
第１図において、メモリ回路は同一のアドレス空間上に
ＲＯＭ回路１とＲＡＭ回路２とを有している。ＲＯＭ回
路ＩＫは通常使用頻度の高いジョブプログラムが書き込
まれている。ＲＡＭ回路２には外部からロードされるジ
ョブプログラムを格納する。ＲＯＭ回路１とＲＡＭ回路
２につながるバス（データと制御信号）Ａ、Ｂはセレク
ト回路３を経てマイクロプロセ、す５と接続される、セ
レクト回路３は切替え制御回路４から出力されるセレク
ト信号によシバスＡまたはバスＢをマイクロプロセッサ
５と接続する。切替え制御回路４はマイクロプロセッサ
５からの命令によ多動作する。
ＲＯＭ回路１とＲＡＭ回路２とを有している。ＲＯＭ回
路ＩＫは通常使用頻度の高いジョブプログラムが書き込
まれている。ＲＡＭ回路２には外部からロードされるジ
ョブプログラムを格納する。ＲＯＭ回路１とＲＡＭ回路
２につながるバス（データと制御信号）Ａ、Ｂはセレク
ト回路３を経てマイクロプロセ、す５と接続される、セ
レクト回路３は切替え制御回路４から出力されるセレク
ト信号によシバスＡまたはバスＢをマイクロプロセッサ
５と接続する。切替え制御回路４はマイクロプロセッサ
５からの命令によ多動作する。
マイクロプロセッサ５の命令は通常ＲＯＭ回路ｌ内のジ
ョブプログラムによシ制御される。メモリ回路６は第２
図に示すワークエ替アおよびローダプログ、ラムエリア
を有する。外部装置とのインタフェース回路７は外部か
らジョブプログラムをロードする時に使用される。
ョブプログラムによシ制御される。メモリ回路６は第２
図に示すワークエ替アおよびローダプログ、ラムエリア
を有する。外部装置とのインタフェース回路７は外部か
らジョブプログラムをロードする時に使用される。
第２図に本メ七り制御回路のメモリ領域の概略を示す。
第２図（ａ）はメモリ領域の内訳を示してい。
る。このメモリ領域は、ジョブ制御プログラム用領域、
データリード／ライト用（ＷＯＲＫエリア）領域、およ
びローダプログラム用領域に別れている。第２図（ｂ）
はマイクロプロセッサ５からみたメモリ領域を示してい
る。図かられかるようにジョブ制御プログラム用領域ア
としてキーボード操作によＪ）ＲＡＭＩまたはＲＯＭ２
を使用することができる。
データリード／ライト用（ＷＯＲＫエリア）領域、およ
びローダプログラム用領域に別れている。第２図（ｂ）
はマイクロプロセッサ５からみたメモリ領域を示してい
る。図かられかるようにジョブ制御プログラム用領域ア
としてキーボード操作によＪ）ＲＡＭＩまたはＲＯＭ２
を使用することができる。
第３図に本メモリ制御回路を使用した場合の動作手順の
フローを示す。電源ＯＮ時にはＲＯＭＩが有効にな９、
プロセ、す５はＲＯＭＩ内のジョブプログラムを実行す
る。キーボード操作によシ他のジョブプログラムの、実
行が指定されるとプロセッサ５はＲＡＭ２をジョブプロ
グラムエリアに割当て、外部記憶装置からのジョプログ
ラムを格納する。この後、プロセッサ５はＲＡＭ Ｚ内
Ｏプ四グラムによ多動作する。
フローを示す。電源ＯＮ時にはＲＯＭＩが有効にな９、
プロセ、す５はＲＯＭＩ内のジョブプログラムを実行す
る。キーボード操作によシ他のジョブプログラムの、実
行が指定されるとプロセッサ５はＲＡＭ２をジョブプロ
グラムエリアに割当て、外部記憶装置からのジョプログ
ラムを格納する。この後、プロセッサ５はＲＡＭ Ｚ内
Ｏプ四グラムによ多動作する。
本発明は以上説明したように１ ジョブ制御プログラム
を格納する手段としてＲＯＭ回路とＲＡＭ回路とを用い
たことによって、使用頻度の高いジョブプログラムを使
用する場合にはその都度ロードする手間が省け、しかも
外部からのジョブプログラムによっても動作できるとい
う効果がある。
を格納する手段としてＲＯＭ回路とＲＡＭ回路とを用い
たことによって、使用頻度の高いジョブプログラムを使
用する場合にはその都度ロードする手間が省け、しかも
外部からのジョブプログラムによっても動作できるとい
う効果がある。
第１図は本発明の一実施例を示すブロック回路図、第２
図はメモリ領域の内訳を示す図、第３図は本発明の一実
施例の動作を示すタイムチャートである。 １・・・・・・ＲＯＭ回路％ ２・・・・・・ＲＡＭ回
路、３・・・・・・セレクト回路、４・・・・・・切替
え制御回路、５・・・・・・マイクロプロセ、す、６・
・・・・・メモリ回路（ＷＯＲＫコリア、ローダプログ
ラムエリア）、７・・・・・・インタフェース回路。 ｖ ｌ 図 篤 ２ワ
図はメモリ領域の内訳を示す図、第３図は本発明の一実
施例の動作を示すタイムチャートである。 １・・・・・・ＲＯＭ回路％ ２・・・・・・ＲＡＭ回
路、３・・・・・・セレクト回路、４・・・・・・切替
え制御回路、５・・・・・・マイクロプロセ、す、６・
・・・・・メモリ回路（ＷＯＲＫコリア、ローダプログ
ラムエリア）、７・・・・・・インタフェース回路。 ｖ ｌ 図 篤 ２ワ
Claims (1)
- いて、同一のアドレス空間に設けられるリードオンリメ
モリおよびランダムアクセスメモリと、前記メモリの一
方を有効にする切替え回路とを有することを特徴とする
メモリ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7126784A JPS60215259A (ja) | 1984-04-10 | 1984-04-10 | メモリ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7126784A JPS60215259A (ja) | 1984-04-10 | 1984-04-10 | メモリ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60215259A true JPS60215259A (ja) | 1985-10-28 |
Family
ID=13455774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7126784A Pending JPS60215259A (ja) | 1984-04-10 | 1984-04-10 | メモリ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60215259A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033226A1 (fr) * | 1996-03-06 | 1997-09-12 | Matsushita Electric Works, Ltd. | Controleur programmable |
| CN1087452C (zh) * | 1996-03-06 | 2002-07-10 | 松下电工株式会社 | 可编程序控制器的控制方法 |
-
1984
- 1984-04-10 JP JP7126784A patent/JPS60215259A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997033226A1 (fr) * | 1996-03-06 | 1997-09-12 | Matsushita Electric Works, Ltd. | Controleur programmable |
| CN1087452C (zh) * | 1996-03-06 | 2002-07-10 | 松下电工株式会社 | 可编程序控制器的控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60215259A (ja) | メモリ制御回路 | |
| US6000005A (en) | Method of writing a flash memory including dynamically switching and allocating memory spaces to the flash memory blocks | |
| US20030018873A1 (en) | Method and system for concurrent updating of a microcontroller's program memory | |
| JPH0228178B2 (ja) | ||
| JPH05135596A (ja) | メモリ指定制御装置 | |
| EP0393281A2 (en) | Method and apparatus for shadowing memory | |
| JPS5587204A (en) | Sequential controller | |
| JP4348664B2 (ja) | プログラマブルコントローラの制御方法 | |
| JPS58112118A (ja) | プログラムロ−デイング処理方式 | |
| JPS608557B2 (ja) | プログラマブル・リードオンリー・メモリを有する計算機 | |
| JPS6348698A (ja) | メモリ格納制御装置 | |
| JPS5474337A (en) | Microprogram controller | |
| JPS6126699B2 (ja) | ||
| JPS6155694B2 (ja) | ||
| JPH0158522B2 (ja) | ||
| JPH09128244A (ja) | 制御装置 | |
| JPH04199228A (ja) | 半導体集積回路装置 | |
| JPH01102664A (ja) | 初期プログラムロード方式 | |
| JPS6280744A (ja) | Ｒａｍの制御回路 | |
| JPS59114622A (ja) | イニシヤルマイクロプログラムロ−デイング方式 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPH0743953B2 (ja) | Ｒｏｍランダム書き込み装置 | |
| JPS58208850A (ja) | マイクロプログラム格納処理方式 | |
| JPS62297954A (ja) | メモリ制御方式 | |
| JPS63184833A (ja) | マイクロコンピユ−タ |