JPS60211542A - デ−タ検索回路 - Google Patents
デ−タ検索回路Info
- Publication number
- JPS60211542A JPS60211542A JP59068590A JP6859084A JPS60211542A JP S60211542 A JPS60211542 A JP S60211542A JP 59068590 A JP59068590 A JP 59068590A JP 6859084 A JP6859084 A JP 6859084A JP S60211542 A JPS60211542 A JP S60211542A
- Authority
- JP
- Japan
- Prior art keywords
- hash
- circuit
- evaluation
- optimum
- retrieval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、小形で高速に作動するコンピュータなどに使
用されるデータ検索回路に関するものである。
用されるデータ検索回路に関するものである。
従来技術
キーとデータとを有する複数のレコードからなるテーブ
ル全倹系する場合、キー値金ばらつかせる関数演算を行
うハツシング手法を用いて、アクセスタイムを減らし高
速にデータを検索する方法は従来から行われていた。
ル全倹系する場合、キー値金ばらつかせる関数演算を行
うハツシング手法を用いて、アクセスタイムを減らし高
速にデータを検索する方法は従来から行われていた。
従来この種のデータ検索回路においては、ハツシュ関数
は一定にするか、あるいは試行側御的に決定していた。
は一定にするか、あるいは試行側御的に決定していた。
したがって、ノ・ツシュ関数が一定の場合には、勿論シ
ノニム（同一アドレスでの衝突）の生成の少ない最適な
ハツシュ関数が選べないばかりでなく、ハツシュ関数が
可変の場合にも、このバッジ−関数をかえて何度も繰）
返し試行して、はじめてシノニム数の少ない最適なハツ
シュ関数を選択しなければならず、時間がかかるという
欠点があった。
ノニム（同一アドレスでの衝突）の生成の少ない最適な
ハツシュ関数が選べないばかりでなく、ハツシュ関数が
可変の場合にも、このバッジ−関数をかえて何度も繰）
返し試行して、はじめてシノニム数の少ない最適なハツ
シュ関数を選択しなければならず、時間がかかるという
欠点があった。
発明の目的
本発明の目的は、ハツシュ関数の異る複数のバッジ−回
路から最適なハツシュ回路を選択するハッシ瓢評価回路
を備えることによシ、上記の欠点を解決したデータ検索
回路を提供することにある。
路から最適なハツシュ回路を選択するハッシ瓢評価回路
を備えることによシ、上記の欠点を解決したデータ検索
回路を提供することにある。
発明の構成
本発明は上述の目的ｋｎ成するために、ノーツシュ関数
の異なる複数のハツシュ回路と、１個のハツシュ表メモ
リと、ハツシングの結果を評価して最適なハツシュ回路
を選択するハツシュ評価回路とからな）、あらかじめキ
ー値を前記各７・ツシュ回路に入力して生成されるアド
レスのシノニム数のおのおのを前記ハツシュ評価回路で
評価したのち、シノニム数の最小のハツシュ回路を撰択
して使用する構成を採用するものでめる。
の異なる複数のハツシュ回路と、１個のハツシュ表メモ
リと、ハツシングの結果を評価して最適なハツシュ回路
を選択するハツシュ評価回路とからな）、あらかじめキ
ー値を前記各７・ツシュ回路に入力して生成されるアド
レスのシノニム数のおのおのを前記ハツシュ評価回路で
評価したのち、シノニム数の最小のハツシュ回路を撰択
して使用する構成を採用するものでめる。
実施例
次に、本発明の実施例について図面を参照して説明する
。
。
本発明の実施例をブロック回路図で示す第１図において
、本発明のデータ検索回路は、３個のハツシュ回路１，
２．３と、これらのハツシング結果のシノニム数を評価
するハツシュ評価回路５と、ハツシュ表メモリ４とから
なっている。
、本発明のデータ検索回路は、３個のハツシュ回路１，
２．３と、これらのハツシング結果のシノニム数を評価
するハツシュ評価回路５と、ハツシュ表メモリ４とから
なっている。
先ず、３個のハツシュ回路１，２．３にそれぞれ異なっ
たバッジ−関数を設定する。次にハツシュ評価回路５を
評価状態にするか、登録・検索状態にするかをきめる制
御信号ａが評価回路５に加えられる。
たバッジ−関数を設定する。次にハツシュ評価回路５を
評価状態にするか、登録・検索状態にするかをきめる制
御信号ａが評価回路５に加えられる。
評価状態の場合、キー１ｔ ｂは３個の各ハツシュ回路
１，２．３に入力され、ハツシングの結果生成されたそ
れぞれのアドレスｃ、ｄ、ｅ’ｉｉ７ハツシユ評価回路
５に入力し、このハッシュ評価回路５ハ各ハツシユ回路
のアドレスｃ 、 ｄ 、 ｅＩ）シノニムの数を計数
し、シノニム数が最小であった最適のハツシュ回路（以
下最適なハツシュ回路と呼ぶ）のアドレスを用いること
とする。例えばハツシュ回路２のアドレスｄのシノニム
数が最小でめったとすると、このバッジ−回路２を選択
する。
１，２．３に入力され、ハツシングの結果生成されたそ
れぞれのアドレスｃ、ｄ、ｅ’ｉｉ７ハツシユ評価回路
５に入力し、このハッシュ評価回路５ハ各ハツシユ回路
のアドレスｃ 、 ｄ 、 ｅＩ）シノニムの数を計数
し、シノニム数が最小であった最適のハツシュ回路（以
下最適なハツシュ回路と呼ぶ）のアドレスを用いること
とする。例えばハツシュ回路２のアドレスｄのシノニム
数が最小でめったとすると、このバッジ−回路２を選択
する。
次に制御信号ａでハツシュ評価回路５を登録・検索状態
にする。この時最適のハツシュ回路のみが用いられ、例
えばハツシュ回路２が選択されたとさ、そのアドレスｄ
がｆとなって、ハツシュ表メモリ４にキーとデータとか
らなるレコードを登録する。
にする。この時最適のハツシュ回路のみが用いられ、例
えばハツシュ回路２が選択されたとさ、そのアドレスｄ
がｆとなって、ハツシュ表メモリ４にキーとデータとか
らなるレコードを登録する。
検索時も最適なハツシュ回路（例えば２）を用いて、ハ
ツシュ表メモリ４はｆのアドレスからデータを出力する
。
ツシュ表メモリ４はｆのアドレスからデータを出力する
。
したがってシノニムの少ない高速の検索が得られる効果
がある。
がある。
また、最適のハツシュ回路でも、シノニムの数は皆無と
は限らず、この場合には従来同様にポインタを用いて誓
き込むか、あるいはハツシュ表メモリの次の位置に書き
込む方法をとるが、その頻度は格段に少なくな９高速化
が可能となる。
は限らず、この場合には従来同様にポインタを用いて誓
き込むか、あるいはハツシュ表メモリの次の位置に書き
込む方法をとるが、その頻度は格段に少なくな９高速化
が可能となる。
なおこの実施例では、ハツシュ関数の異なる３個のバッ
ジ−回路の場合を示したが、任意の複数のハツシュ回路
の場合も同様に説明される。
ジ−回路の場合を示したが、任意の複数のハツシュ回路
の場合も同様に説明される。
発明の効果
以上に説明したように、本発明によれば、ハツシュ関数
の異る複数のバッジ−回路と、バッジ−表メモリと、ハ
ツシングの結果を評価し、最適なハツシュ回路を選択す
るハツシュ評価回路とでデータ検索回路を構成したので
、１回の実行で最適５− なハツシュ回路を選ぶことを可能にし、高速なデータ検
索が得られる効果がある。
の異る複数のバッジ−回路と、バッジ−表メモリと、ハ
ツシングの結果を評価し、最適なハツシュ回路を選択す
るハツシュ評価回路とでデータ検索回路を構成したので
、１回の実行で最適５− なハツシュ回路を選ぶことを可能にし、高速なデータ検
索が得られる効果がある。
第１図は本発明の一実施例のブロック回路図を示す。
１．２．３・・・・・・ハツシュ回路、４・旧・・ハツ
シュ表メモＩＪ、４−１・・・・・・キ一部、４−２・
旧・・データ部、５・・・・・・ハツシュ評価回路、ａ
・・・・・・制御信号、ｂ・・・・・・入力キー値、ｃ
、ｄ、ｅ・・・・・・各ハツシュ回路からのアドレス、
ｆ・・・・・・最適のハツシュ回路からのアドレス、ｇ
・・・・・・データ出力。 ６−
シュ表メモＩＪ、４−１・・・・・・キ一部、４−２・
旧・・データ部、５・・・・・・ハツシュ評価回路、ａ
・・・・・・制御信号、ｂ・・・・・・入力キー値、ｃ
、ｄ、ｅ・・・・・・各ハツシュ回路からのアドレス、
ｆ・・・・・・最適のハツシュ回路からのアドレス、ｇ
・・・・・・データ出力。 ６−
Claims (1)
- ハツシュ関数の異なる複数のハツシュ回路と、１個のハ
ツシュ表メモリと、ハツシングの結果を評価して最適な
ハツシュ回路を選択するハツシュ評価回路とからなシ、
アらかじめキー値を前記谷ハツシュ回路に入力して生成
されるアドレスのシノニム数のおのおのを前記ハツシュ
評価回路で評価したのち、シノニム数の最小のハツシュ
回路を撰択して使用することを特徴とするデータ検索回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068590A JPS60211542A (ja) | 1984-04-06 | 1984-04-06 | デ−タ検索回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59068590A JPS60211542A (ja) | 1984-04-06 | 1984-04-06 | デ−タ検索回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60211542A true JPS60211542A (ja) | 1985-10-23 |
Family
ID=13378158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59068590A Pending JPS60211542A (ja) | 1984-04-06 | 1984-04-06 | デ−タ検索回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60211542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032987A (en) * | 1988-08-04 | 1991-07-16 | Digital Equipment Corporation | System with a plurality of hash tables each using different adaptive hashing functions |
-
1984
- 1984-04-06 JP JP59068590A patent/JPS60211542A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5032987A (en) * | 1988-08-04 | 1991-07-16 | Digital Equipment Corporation | System with a plurality of hash tables each using different adaptive hashing functions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6473846B1 (en) | Content addressable memory (CAM) engine | |
| US5826262A (en) | Parallel bottom-up construction of radix trees | |
| CA2278444A1 (en) | Method and apparatus for locating a desired record in a telephone directory | |
| JP3510042B2 (ja) | データベース管理方法及びシステム | |
| JP2001331509A (ja) | リレーショナルデータベース処理装置、リレーショナルデータベースの処理方法及びリレーショナルデータベースの処理プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| US5383142A (en) | Fast circuit and method for detecting predetermined bit patterns | |
| JPS60211542A (ja) | デ−タ検索回路 | |
| US6938064B1 (en) | Method for computing fast Fourier transform and inverse fast Fourier transform | |
| JPS60211541A (ja) | デ−タ検索回路 | |
| JPH04101272A (ja) | データエレメント検索方法 | |
| JPH01259418A (ja) | 文字列検索装置 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPH0675254B2 (ja) | 開係データベース演算システム | |
| JPS60211540A (ja) | デ−タ検索回路 | |
| JPH0743942B2 (ja) | 複合連想メモリ | |
| JPH04257062A (ja) | ハッシュキューを用いるデータ処理装置 | |
| JP3111498B2 (ja) | レコード検索方法及びデータ処理装置 | |
| JPH04279973A (ja) | 文字列比較方式 | |
| JP2724235B2 (ja) | 変数名称推論装置 | |
| JPS59116992A (ja) | 連想メモリ装置 | |
| JPH0752447B2 (ja) | 検索方法及び装置 | |
| JPH02183867A (ja) | 表引き方法 | |
| JPH05151054A (ja) | 文書フアイル管理方式 | |
| JPH05158988A (ja) | データベースアクセス方法 | |
| JPH04174071A (ja) | ハッシュ処理装置 |