JPS60211494A - パタ−ン表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明はパーソナルコンピュータ、テレビゲーム等の画
像表示に用いられスプライト（動画）及びキャラクタ−
パターンを混在して表示することができるパターン表示
装置に関する。

（従来技術） 従来のスズライト及びキャラクタ・パターンを混在して
表示することができるパターン表示装置は、第１図のプ
ロ９り図により示される。この装置は、走査線の表示期
間中にはその走査−で表示すべきキャラクタ・パターン
の種類ｒキャラクタ・パターン表示回路２によりビデオ
ＲＡＭ１から呼出し、そのキャラクタ・パターンの種類
ト、カラム位ａｉｔアドレスとしてキャラクタ・パター
ンの内容、つまりキャラクタ・パターンのドヅトデーｐ
２パｐ−ンジェネレータメモリ、つｔｐビテオＲＡＭ　
ｌから呼び出しそキャラクタ・パターンを表示している
。このビデオＲＡＭ１ｉｊアドレスバス１５、データバ
ス１６に介してＣＰＵ（図示せず）と接続されている。

−万、走査線の表示期間以外の時間、例えは、水平ブラ
ンキング期間はその走査線におけるスプライト（動画）
表示の準備をする時間となっている。

このビデオＲＡＭＩには一画面で表示することのできる
スズライト（動画）の楓性つまり、スズライトのＸ座標
（１）、スズライトのＸ座標（Ｘ）、スズライト名、ス
プライトの色などの情報もストアきれている。この走査
線の表示期間以外の時間にスプライトのＸ座標がスプラ
イトアドレス発生回路３によりｊ＠番に呼ひ出され、化
１１カウンタ４の内容（ＶＣ）との比較が行なわ７Ｌる
。この比較は、通常減算器６で行なわれ、請求め一致判 定口路５においてこの△Ｙが０以上でスズライトのドツ
トサイズより小さい時に、そのＸ座標に対するスゲライ
トがその走食籾上において表示されるべきであると判断
され、スズライトの稠性が入っているビデオＲ，ＡＭ　
ｌからそのスプライトのＸ座標、スズライト名、スズラ
イト色の情報を呼び出し、それぞれ、ダウン（ＤＯＷＮ
）カウンタ８．スズライト名ラッテ１１．カラーラッチ
ｌＯでう、ソチする。また、△Ｙの値もΔＹラッテ７で
ラッチしておく。これらスズライト名ラッチ１１の出力
と△Ｙラッテ７の出力がパターンジェネレータメモリ、
又はビデオＲＡＭ１のアドレスとなり、スプライトの水
平方向のドツトサイズを呼出し、スズライトドツトレジ
スタ９にストアする。こうして次々と表示すべきスプラ
イトデータをダウンカウンタ８．スプライトドツトレジ
スタ９．カラーラ、ソテｌＯにストアする。□これらダ
ウンカウンタ８゜スズライトドツトレジスタ９．カラー
ラッテｌＯはそれぞれ一走査線上に表示することができ
るスズライトの最大数の組ケ持つ必要がある。

スズライトの表示は、走査線上の表示期間の開始時より
タウンカウンタ８がカウントダウン全開始する。このダ
ウンカウンタ８の（ｉｋがＯになった時点で、スズライ
トドツトレジスタ９からスズライトドラトラ順次１ドツ
ト毎シフトして出力し、優先マルチブレフサ１３におい
てカラーのドツト情報が得られ、ビデオ合成回路１４に
おいて同期信号等と合成されビデオ信号が得られる。

この従来のパターン表示装置でり、走査線の表示期間以
外の時にしかその走査線上に表示すべきスズライトラ判
定できないので９、−走査線に表示できるスプライト数
が極めて少ないという欠点があった。例えは、−走査線
が３４２クロ・ツクで、表示期間が２５６クロ・ツクで
あるとすると、８６クロツク（＝３４２−２５６）が−
走査線の非表示期間でおり、この間にスズライトのザー
テにスズライト当９１クロック、表示スズライトに対し
ては更にスゲライト名うヅテ、ダクンカクンタ、スズラ
イトドツトレジスタ、カラーラッテへの誓き込み全行な
う必要かめり、各々ｌクロヴクずつ必要で合計４クロツ
クが更に必要となる。１画面にＡ個のスゲライトを表示
し、−走ｆ＃ｊｌ当りの最大光５− 示スプライト数２Ｂ個とすると、Ａ＋４Ｂ＝８６となる
ので、Ａ＝６４とすれば１３＝５となる。つまり１画面
で６４枚のスズライトラ表示するとすれば、−走査線に
は最大５枚のスズライトしか表示できないことになる。

すなわち、−走査線上に表示できるスズライト数が極め
て小ないという欠点がおった。

（発明の目的） 本発明の目的は、このような欠点を除き、−走査線上の
スズライト表示数を著しく増加することができ、かつス
ズライト及びキャラクタ・パターンを混在して表示でき
るパターン表示装置を提供することにある。

本発明の他の目的は、低コストで多くのスズライトを１
画面内及び−走査線に表示できるスズライト及びキャラ
クタ・パターン表示用のパターン表示装置を提供するこ
とにおる。

（発明の構成） 本発明の構成は、画面に表示すべきスプライトおよびキ
ャラクタパターンを含むパターン情報を６− 格納するビデオメモリと、このビデオメモリから一走査
線上に表示すべきパターン情報を抽出してこのパターン
情報に基いて一走査酬毎にこの走査線の絵素情報を格納
する編集メモリと、この編集メモリから読出されたパタ
ーン情報を表示する表示手段とを有するパターン表示装
置において、前記ストライプの位置、番号および色を含
む悄Ｎ’に一画面分記憶するストライフ”メモリと、こ
のストライプメモリの位置情報に従って次の走査脚で表
示すべきストライクの南無金画面表示期間に検出するス
トライプ検出手段と、このストライプ検出手段によって
検出されたストライプ番号を一時記憶するレジスタと、
このレジスタからのストシイ１番夛によって前記スゲラ
イトメモリのスフ”ライト情報を読出し前記編集メモリ
に格納する制御手段とを備えることを特徴とする。

（実施例） 第２図は本発明の実施例のブロック図である。

図において、第１図と同じ番号は同じ構成要素會示し、
２０はスプライト属性几ＡＭ、２１はスズライトサーチ
カウンタ、２２はスプライト番号レジスタ、２３はＲＡ
Ｍ２０のアドレスバス、２４は△Ｘカウンタ、２５は５
ビツト加算器、３０はパターンの並び、パターンのドツ
トデータ、グラフィ・ツクデータをストアするビデオＲ
ＡＭ、３１はラッテ、３２はデータをシフトするシフタ
ー、３３は編集メモリとなるラインＲ，ＡＭ、３４はパ
ラレルシリアル変換器、３５はビデオ合成回路である。

次に本実施例の動作を説明する。垂直ブランキング期間
に次の一画面に表示すべきスゲライ）１性データが、デ
ータバス１６’ｌｒ通してスプライト桐性１（Ａ、Ｍ２
Ｏにストアされる。各スズライトは、第３図の画面表示
で示されるように、スズライトの最左上部を原点として
このスプライトの原点位ａｉ画面の原点（０，０）に対
するスプライトのＹ座標α）、スゲライトのＸ座標（３
）として表わし、更にスズライトの種類ケ示すスプライ
ト名（ＰＮ）。

スフ゛ライトのカラーケ示すスゲライトカラー（Ｃ１’
に含んでいる。これらがスズライト稠性几ＡＭ２０に格
納されている。

通常、走査線の表示期間中は、キャラクタ・パターン表
示回路２によってビデオＩＬＡＭ　３０　？！ｌ−アク
セスしてキャラクタ拳パターン名ヲ呼出し、このキャラ
クタ・パターン名により、パターンジェネレータからパ
ターンのドツトデータ會キャラクタ・パターン表示回路
２に吐出して、そのキャラクタパターンをビデオ合成回
路３５に出力している。

このように走査線の表示期間中はビデオ几ＡＭ３０への
アクセスはキャラクタ・パターン表示やグラフィック表
示に占用されている。

この走査線の表示期間中においては、スズライトサーチ
カウンタ２１がスプライトＷ４杓三ＲＡＭ２０ｔアクセ
スし、スプライトのＹ座標全順番に読み出す。このスプ
ライトのＸ座標のサーチは減算器６に入力され、垂直カ
ウンタ４の内容（ＶＣ）からＹを減算し、ｙｃ−ｙ＝Δ
Ｙが減算器６から得られる。このΔＹが０以上でスズラ
イトの縦のドツトサイズより小さいかどうかを一致判定
回路夕〆において判定し、△Ｙがこの範囲のドツトサイ
ズで必れば、このスプライトは次の走ｆＩｉｌ＋１で表
示する　９− 必要があるので、スズライトサーチカウンタ２１の内容
がスズライト番号バッファレジスタ２２にストアされる
。また、ΔＹが０以上でスプライトの縦のドツト数より
少い範囲にないならば、そのスプライトは次の走査線で
表示しないで、スプライト番号バッファレジスタ２２に
対してはこのスズライトサーチカウンタ２１の内容をス
トアしない。このようにスプライト属性ＲＡＭ２０のＸ
座標を順番に全て呼び出して一致判定をくり返し、次の
走査線で表示すべきスプライト番号を全てスプライト番
号バッファレジスタ２２にストアする。

走査線の表示期間が終り、非表示期間に入ると、スズラ
イト番号バッファレジスタ２２から、表示すべきスプラ
イトの番号が読み出され、スプライト風性几ＡＭ２０か
ら表示すべきスプライトの属性、つまりＸ座標、Ｘ座標
、スプライト名、スズライトカラーが読み出される。

第４図はスプライト番号＃０と＃ｌのスプライトが読み
出され、スズライトのドツトデータをラインＲ，ＡＭ３
３に誓き込まれる萱でのタイミングを一１〇− 示すタイミング図である。まず、クロ、ツクサイクルｌ
ではスプライト番号バッファレジスタ２２から番号Ｏが
読み出され、この番号Ｏのスゲライトの属性Ｙ。、Ｘｏ
、ＰＮｏ、ｃｏがｆ−ＬＡＭ２０がら読み出され、減算
器６より△Ｙｏが生成され、ＰＮｏと△ＹｏがビデオＲ
ＡＭａｏにあるスズライトパターンジェネレータのアド
レスとなる。次のクロックサイクル２ではビデオＲＡＭ
３０からスズライトドツトデータが出力され、ラッチ３
１にラッテされる。クロックサイクル３ではう９テ３１
からスズライトド９トデータが出力され、シフター３２
に入力される。このシフター３２はスプライトのＸ座標
（３）の下位３ビヴトの値（０〜７ドツト）右シフトさ
せる部分であり、トランスファゲートなどで容易に構成
できる。

第５図（ａ）〜（ｄ）はこのシフター３２のスズライト
ド９トデータのシフトを示すタイミング図でめる。

ここでＸ。＝４５（１６進）とすると第５図（ａ）に示
す８ビヴトのドツトデータは、第５図（ｂ）に示される
ように５ビツトシフトされる。△Ｘカウンタ２４の出力
とスゲライトのＸ座標データの上位５ビヴトとが入力と
なっている加算器２５の出力は、ΔＸカウンタ２４の出
力が、第５図（Ｃ）のシフト後の上位バイトのデータを
書き込む時、すなわちクロックサイクル３の時はｔｌＯ
”になっており、ＷＬ５図（ｄ）のシフト後の下位バイ
トのデータを書き込む時、すなわちクロックサイクル４
の時は１１″になる。つまり、シフト後の上位バイトラ
書き込む時は、ラインＲＡＭ３３のアドレスがスズライ
トのＸ座標の上位５ビ・ソトを３ビタト右シフトした値
となり、シフト後の下位バイトを誉き込む時はラインＲ
ＡＭ３３のアドレスがスプライトのＸ座標全３ビ、シト
右シフトしてプラス１した値になる。従って、Ｘｏ＝４
５（１６進）であるとクロックサイクル３の時にアドレ
スｕ８″にシフト後の上位バイトを、クロックサイクル
４の時はラインＲＡＭ３３のアドレス１９”のところに
シフト後の下位バイトがｉＦ＠込まれる。

このラインＲＡＭ３３は、第６図のアドレス図に示すよ
うに、Ｘ方向２５６　ドツトの場合は３２アドレスおり
、スゲライトカラー情報のドツト数と同じ本数だけ持っ
ている。スズライトカラー情報が几、Ｇ、Ｂ、ＦｉＸの
４ビツトであれは、ラインＲＡＭ３３Ｆｉ１０２４　（
＝３２ｘ８ｘ４）　ドツトである。このラインＲＡＭ３
３への書込みは、ドツトデータがｕｌ″′のドツトの所
だけ、スズライトカラーデータをラインＲＡＭ３３に書
き込む。ドツトデータがｔｌＱ”の所は透明なのでその
ドツトの所へは書き込まない。このように後に誓、き込
まれたドツトが前に瞥き込んだ色を消すように働くので
、後に書き込まれ九スプライトが優先表示される。

本実施例では、第４図に示されるように、４クロツクサ
イクル毎に１つのスプライトテータがラインＲＡＭ３３
に書き込まれる。これをくり返して走査線の非表示期間
に表示すべきスプライトテータ全てケラインＲＡＭ３３
にｉｉｎ込み、−走査線の表示期間になると、水平カウ
ンタ１２の出力がラインＲＡＭ３３のアドレスとなり、
順番にライン几ＡＭ３３ｅ読み出し、このライン几ＡＭ
３３の出力は４組のパラレル−シリアル変換回路３４を
通し１３− て、几、Ｇ、Ｂ、ＥＸの厘列倍号がとり出され、ビデオ
合成画路３５においてキャラクタ−パターン発生回路２
からの信号とどちらを優先に表示するかが決められ、同
期信号と共にビデオ出力信号として出力される。

一走査線が３４２クロヅクで、その表示期間が２５６ク
ロツクであるとすると、一画面で２５６枚のスプライト
ラ表示できる。この画面の８６（＝３４２−２５６　）
クロヅクが一走査線の非表示期間であり、４クロヅクで
１スプライトをラインＲＡＭに書込めるので、２１（＝
８６÷４）スプライトラ−走査線上に表示することがで
きる。従って、従来に比べ一画面に表示できるスプライ
ト数は４倍。

−走査線上に表示できるスプライト数は４．２倍になる
ので、非常に大きな効果がある。

本実施例の回路は、ビデオＲ，ＡＭｉを除いてｌチリク
に構成することもできるし、ビデオＲＡＭも含めて１ｆ
−ｐグのパターン表示用コントローラとすることもでき
る。なお、ビデオＲ，ＡＭのうちパターンジェネレータ
はＲＯＭとしてもよい。

１４− また、本実施例の几ＡＭ２０の出力にそれぞれＣう、チ
、Ｘラッテ、ＰＮラヅテおよびΔＹのラッチを設けるこ
とにより、第４図で示した４クロヅク毎のスズライトの
アクセスとスプライトド、ソトの書込みとが２クロ・ツ
ク毎にできるので、−走査線に４３枚のスゲライトを表
示することができる。

なお、キャラクタ・パターン表示回路２は、キャラクタ
・パターン表示の他にグラフィック表示も行なえる表示
回路でもよい。また、ラインＲＡＭは一走食線分だけあ
ればよいので、従来のラインバ、ソファを２走！：脚持
っていたものに比べ半分のビット数となるので、テリプ
が小さくなり、低コストに構成できる。

【図面の簡単な説明】

第１図は従来のパターン表示装置のブロック図、第２図
は本発明の一実施例のブロック図、第３図はスゲライト
の位置を説明する座標図、第４図は第２図の動作タイミ
ングを説明するタイミング図、ｍ５図（ａ）〜（ｄ）は
スゲライトドツトの書込みデータのタイミング図、第６
図は第２図のラインＲＡＭへのスズライトデータの書込
時のアドレス図でおる。図において ｌ、３０・・・・・・ビデオＲＡＭ、２・・・・・・キ
ャラクタパターン表示回路、３・・・・・・スプライト
アドレス発生回路、４・・・・・・垂直カウンタ、５・
・・・・・一致判定回路、６・・・・・・減算器、７・
・・・・・△Ｙラッテ、８・・・・・・ダウンカウンタ
、９・・・・・・スズライトドツトレジスタ、ｌＯ・・
・・・・カラーラダテ、ｌｌ・・・・・・スプライト名
うヅテ、１２・・・・・・水平カクンタ、１３・・・・
・・優先マルチプレクサ、１４．３５・・・・・・ビデ
オ合成回路、１５゜１２３・・・・・・アドレスバス、
１６・・・・・・データバス、２０・・・・・・スズラ
イト稿性ＲＡＭ、２１・・・・・・スプライトサーチカ
ウンタ、２２・・・・・・スゲライト番号レジスタ、２
４・・・・・・ΔＸカクンタ、２５・・・・・・加算器
、３１・・・・・・ラッテ、３２・・・・・・シフター
、３３・・・・・・ラインＲ，ＡＭ、３４・・・・・・
パラレルシリアル変換器でめる。

Claims (1)

【特許請求の範囲】
1. 画面に表示すべきスゲライトおよびキャラクタパターン
   を含むパターン情報を格納するビデオメモリと、このビ
   デオメモリから一走青線上に表示すべきパターン情報を
   抽出してこのパターン情報に基いて一走査線毎にこの走
   査線の絵素情報を格納する編集メモリと、この編集メモ
   リから読出されたパターン情報を表示する表示手段とを
   有するパターン表示装置において、前記ストライプの位
   置、番号および色を含む極性情報を一画面分記憶するス
   トライプメモリと、このストライプメモリの位置情報に
   従って次の走査線で表示すべきストライプの有無を画［
   ＩＯ表示期間に検出するストライプ検出手段と、このス
   トライプ検出手段によって検出されたスト２イア゛番号
   ケ一時記憶するレジスタと、このレジスタからのストラ
   イプ番号によって前記スズライトメモリのスプライト情
   報を読出し前記編集メモリに格納する制御手段とｔ備え
   ること’に％徴とするパターン表示装置。