JPS60210869A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS60210869A JPS60210869A JP59133140A JP13314084A JPS60210869A JP S60210869 A JPS60210869 A JP S60210869A JP 59133140 A JP59133140 A JP 59133140A JP 13314084 A JP13314084 A JP 13314084A JP S60210869 A JPS60210869 A JP S60210869A
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- photoelectric conversion
- area
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 50
- 238000006243 chemical reaction Methods 0.000 abstract description 24
- 239000000758 substrate Substances 0.000 abstract description 18
- 230000007257 malfunction Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 239000010409 thin film Substances 0.000 abstract description 5
- 238000010276 construction Methods 0.000 abstract 1
- 238000010348 incorporation Methods 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000009291 secondary effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体基板１に走査回路および光電変換膜を集
積化した固体撮像素子に関するものである。
積化した固体撮像素子に関するものである。
固体撮像素子を構成する有力な担手としてＣＣＤ （Ｃ
ｂａｒｇｅ Ｃ：ｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ）およ
びＭＯＳ型（ＭＯＳスイッチのソース接合を光ダイオー
ドとして利用する素子）の２種類が考えられてきた。
ｂａｒｇｅ Ｃ：ｏｕｐｌｅｄ Ｄｅｖｉｃｅｓ）およ
びＭＯＳ型（ＭＯＳスイッチのソース接合を光ダイオー
ドとして利用する素子）の２種類が考えられてきた。
これらの素子はいずれも集積度の高いＭＯＳプロセス技
術を用いて製作できるという利点を有している。しかし
乍ら、感光部が電極の下（ＣＯＤの場合）または走査ス
イッチおよび信号出力線と同一平面上（ＭＯＳ型の場合
）にあるため、電極やスイッチ部により光の入射がさま
たげられる領域が多く、すなわち光損失が大きいという
欠点がある。さらに、感光部と走査部が前述のように同
一平面上にあるため絵素の占有面積が大きくなる、すな
わち絵素の集積度を上げることが出来なくて解像度を上
げることができないという問題点を有している。
術を用いて製作できるという利点を有している。しかし
乍ら、感光部が電極の下（ＣＯＤの場合）または走査ス
イッチおよび信号出力線と同一平面上（ＭＯＳ型の場合
）にあるため、電極やスイッチ部により光の入射がさま
たげられる領域が多く、すなわち光損失が大きいという
欠点がある。さらに、感光部と走査部が前述のように同
一平面上にあるため絵素の占有面積が大きくなる、すな
わち絵素の集積度を上げることが出来なくて解像度を上
げることができないという問題点を有している。
二九ら問題点（光感度、解像度）を解決する構造として
１発明轟らは走査部の上に感光用の光電変換膜を設ける
二階建構造の固体撮像素子を出願した（特開昭５１−１
０７１５．公開日曜５１年１月２８日）。この二階建固
体撮像素子をＭＯ８型素子で構成した場合を例にとり、
素子構造の概略を第１図に示す。ｌは第１導伝型の半導
体基板、２は走査回路（図示せず）あるいは走査回路の
出力によって開閉するスイッチを構成するＭＯ８電界効
果トランジスタ（以下、ＭＯ８Ｔと略記する）であり、
ソース３．ドレイン４．ゲート５から成る６６は一絵素
の寸法を決める絵素用電極、７は感光材料となる光電変
換膜、また８は光電変換膜を駆動する電圧印加用の透明
電極である。また、９は絶縁用の酸化膜である。この図
から分るように、半導体基板１と走査回路およびスイッ
チ２を集積化した走査ＩＣ基板と６および７から成る光
電変換部とが二階建構造になっている。したがって、面
積利用率が高く絵素当りの寸法１０が小さくなる。すな
わち解像度が高い。光電変換部が入射光１１に対して上
部にあるため光損失がなく、光感度が高い。さらに、光
電変換膜を選択することにより所望の分光感度を得るこ
とができる等、従来の固体撮像素子に較べて優れた性能
を期待することができるものである。
１発明轟らは走査部の上に感光用の光電変換膜を設ける
二階建構造の固体撮像素子を出願した（特開昭５１−１
０７１５．公開日曜５１年１月２８日）。この二階建固
体撮像素子をＭＯ８型素子で構成した場合を例にとり、
素子構造の概略を第１図に示す。ｌは第１導伝型の半導
体基板、２は走査回路（図示せず）あるいは走査回路の
出力によって開閉するスイッチを構成するＭＯ８電界効
果トランジスタ（以下、ＭＯ８Ｔと略記する）であり、
ソース３．ドレイン４．ゲート５から成る６６は一絵素
の寸法を決める絵素用電極、７は感光材料となる光電変
換膜、また８は光電変換膜を駆動する電圧印加用の透明
電極である。また、９は絶縁用の酸化膜である。この図
から分るように、半導体基板１と走査回路およびスイッ
チ２を集積化した走査ＩＣ基板と６および７から成る光
電変換部とが二階建構造になっている。したがって、面
積利用率が高く絵素当りの寸法１０が小さくなる。すな
わち解像度が高い。光電変換部が入射光１１に対して上
部にあるため光損失がなく、光感度が高い。さらに、光
電変換膜を選択することにより所望の分光感度を得るこ
とができる等、従来の固体撮像素子に較べて優れた性能
を期待することができるものである。
反面、この種二階建撮像素子の難点は光電変換膜を駆動
するために、透明電極には比較的高い電圧を印加する必
要があることである。従来同一平面上タイプの場合、高
電圧を必要とするのは走査回路であり、必要な電圧は構
成ＭＯ８Ｔのし゛きい値電圧にもよるが±７〜±９Ｖ（
＋はＮチャンネル、−はＰチャンネルの場合を示す）で
ある。したがって、二階建素子の場合においても、走査
用ＩＣ基板の方に必要な電圧は±７〜±９ｖであるが、
透明電極には光電変換膜の膜厚に依存し、膜厚が薄い場
合で±２０Ｖ、通常の場合（膜厚〜４μｍ）では±６０
Ｖ程度が必要となる。
するために、透明電極には比較的高い電圧を印加する必
要があることである。従来同一平面上タイプの場合、高
電圧を必要とするのは走査回路であり、必要な電圧は構
成ＭＯ８Ｔのし゛きい値電圧にもよるが±７〜±９Ｖ（
＋はＮチャンネル、−はＰチャンネルの場合を示す）で
ある。したがって、二階建素子の場合においても、走査
用ＩＣ基板の方に必要な電圧は±７〜±９ｖであるが、
透明電極には光電変換膜の膜厚に依存し、膜厚が薄い場
合で±２０Ｖ、通常の場合（膜厚〜４μｍ）では±６０
Ｖ程度が必要となる。
ところで、光電変換膜および透明電極は適当なエツチン
グ液が存在しないため、また存在したとしてもエツチン
グ液に対する耐薬品性が極めて乏しいため、これらの膜
の形成はマスク蒸着（蒸着部だけ窓のあいたマスク板を
走査用１０基板に密着させる）によって行われる。とこ
ろが、これらの膜材料、特に透明電極材料はマスク板−
とＩＣ基板の間隙等を通して、蒸着してはならない部分
。
グ液が存在しないため、また存在したとしてもエツチン
グ液に対する耐薬品性が極めて乏しいため、これらの膜
の形成はマスク蒸着（蒸着部だけ窓のあいたマスク板を
走査用１０基板に密着させる）によって行われる。とこ
ろが、これらの膜材料、特に透明電極材料はマスク板−
とＩＣ基板の間隙等を通して、蒸着してはならない部分
。
例えばＩＣ基板の周辺におかれた走査回路領域の上部ま
で付着する。この結果、絶縁膜中に存在するピンホール
によって走査回路を構成する素子にまで高電圧が加わる
。あるいは構成Ｍ２Ｓ間に寄生チャンネルが形成され、
ＭＯ５Ｔ間の分離が悪くなること等により、走査回路の
誤動作−動作不良が生じ、二階建素子を実現する上で大
きな支障となっている。
で付着する。この結果、絶縁膜中に存在するピンホール
によって走査回路を構成する素子にまで高電圧が加わる
。あるいは構成Ｍ２Ｓ間に寄生チャンネルが形成され、
ＭＯ５Ｔ間の分離が悪くなること等により、走査回路の
誤動作−動作不良が生じ、二階建素子を実現する上で大
きな支障となっている。
更に二階建素子に類似した構造を持つものに、米国特許
第３，４４５，５８９号があるが、その本質は全く異質
の技術番−関するものである。
第３，４４５，５８９号があるが、その本質は全く異質
の技術番−関するものである。
本発明の目的は、上記の問題を解決するためになされた
もので、透明電極の囲り込みがあっても光電変換領域以
外に透明電極に印加する高電圧が印加されないようにす
るものである。
もので、透明電極の囲り込みがあっても光電変換領域以
外に透明電極に印加する高電圧が印加されないようにす
るものである。
（：Ｒ明の概要）
本発明は、上記目的を達成するため、光電変換膜の領域
を撮像に必要な領域以上に広げ、透明電極領域を光電変
換膜領域より小さくすることにより、光電変換を行う領
域以外の構成素子に高電圧が加わる、あるいは電流が流
れるのを防止するようにしたものである。
を撮像に必要な領域以上に広げ、透明電極領域を光電変
換膜領域より小さくすることにより、光電変換を行う領
域以外の構成素子に高電圧が加わる、あるいは電流が流
れるのを防止するようにしたものである。
以下、本発明を実施例を用いて詳細に説明する。
第２図は本発明の骨子となる二階建固体撮像素子の構成
を示す図である。本例はＭＯ５Ｔを使用した例である。
を示す図である。本例はＭＯ５Ｔを使用した例である。
１２は水平走査回路１３および垂直走査回路１４等を集
積化した走査用ＩＣ基板チップ、また、１５は基板チッ
プの光電変換領域に相当する部分に形成した光導仏性薄
膜、１６は光導仏性薄膜の上部に積層した透明電極膜で
ある。ここで、光電変換領域（撮像可能な領域）として
使用できるのは、透明電極膜が形成され光導伝性膜１５
に電圧が加わる部分に限られるが、一般に光電変換アレ
ーの周辺部では、光の取込み率等が中央部と異なりその
分信号も不均一になる。したがって、透明電極膜の領域
は二次元状（Ｎ行Ｍ列）に配列した絵素用電極６′の周
辺より数絵素〜１０絵素分大きくし、余裕ｄつ、ｄ、を
持たせるのが望ましい。一方、後の製作工程で述べるよ
うに、マスク蒸着の際、透明電極１６は５０〜２００μ
ｍ程度、マスク開孔部より外側へ周り込むので１本発明
の目的を達成するためには光導電性薄膜の領域を透明電
極領域よりＤヶ、ＤＹだけ広げて形成する必要がある。
積化した走査用ＩＣ基板チップ、また、１５は基板チッ
プの光電変換領域に相当する部分に形成した光導仏性薄
膜、１６は光導仏性薄膜の上部に積層した透明電極膜で
ある。ここで、光電変換領域（撮像可能な領域）として
使用できるのは、透明電極膜が形成され光導伝性膜１５
に電圧が加わる部分に限られるが、一般に光電変換アレ
ーの周辺部では、光の取込み率等が中央部と異なりその
分信号も不均一になる。したがって、透明電極膜の領域
は二次元状（Ｎ行Ｍ列）に配列した絵素用電極６′の周
辺より数絵素〜１０絵素分大きくし、余裕ｄつ、ｄ、を
持たせるのが望ましい。一方、後の製作工程で述べるよ
うに、マスク蒸着の際、透明電極１６は５０〜２００μ
ｍ程度、マスク開孔部より外側へ周り込むので１本発明
の目的を達成するためには光導電性薄膜の領域を透明電
極領域よりＤヶ、ＤＹだけ広げて形成する必要がある。
ここで、周り込み量は一般には等方的であるので、ＤＸ
りＤＹでよく、その値は前述の５０〜２００μｍに基板
チップとマスク板の合せ余裕（〜５０μｍ）を加えたも
の、すなわち、１００〜３００μｍとなる。また、前述
の余裕ｄｄ も一般的にはｄヶｚｄＹとなＸ’ Ｙ る。
りＤＹでよく、その値は前述の５０〜２００μｍに基板
チップとマスク板の合せ余裕（〜５０μｍ）を加えたも
の、すなわち、１００〜３００μｍとなる。また、前述
の余裕ｄｄ も一般的にはｄヶｚｄＹとなＸ’ Ｙ る。
さらに、基板チップにゆとりがあれば、走査回路等は本
導伝性膜からｄＸｔ 、 ｄｙｔだけ離してレイアウト
設計を行うのが望ましい。一般的にはｄ、／−ｄｙ・で
あり、この値は〜１００μｍ以上に取れば十分である。
導伝性膜からｄＸｔ 、 ｄｙｔだけ離してレイアウト
設計を行うのが望ましい。一般的にはｄ、／−ｄｙ・で
あり、この値は〜１００μｍ以上に取れば十分である。
光導電性膜をこのように広げておくことにより、透明電
極膜が周り込んでも、光があたらない場合の光導電性膜
の抵抗は１０１０Ωと大きいため、透明電極膜の下側に
置かれたＭｏ８Ｔ等に直接透明電極に印加した電圧が加
わったり、透明電極とＭｏ５Ｔとの間に電流が流れる（
いわゆるショート）、また寄生チャンネルが発生して構
成ＭＯｇＴ間の絶縁分離や出力信号配線間の信号が混じ
り合う等の問題は防止できることになる。
極膜が周り込んでも、光があたらない場合の光導電性膜
の抵抗は１０１０Ωと大きいため、透明電極膜の下側に
置かれたＭｏ８Ｔ等に直接透明電極に印加した電圧が加
わったり、透明電極とＭｏ５Ｔとの間に電流が流れる（
いわゆるショート）、また寄生チャンネルが発生して構
成ＭＯｇＴ間の絶縁分離や出力信号配線間の信号が混じ
り合う等の問題は防止できることになる。
第２図の実施例は、基板チップに面積的なゆとりがある
場合であり、光導電性膜と走査回路の間には若干の余裕
を設けたが、基板チップにゆとりがない場合は、第３図
に示すように光導電性膜が走査回路領域を内含するよう
な構成にしてもよい。
場合であり、光導電性膜と走査回路の間には若干の余裕
を設けたが、基板チップにゆとりがない場合は、第３図
に示すように光導電性膜が走査回路領域を内含するよう
な構成にしてもよい。
１５′は光電変換アレー領域に加えて水平および垂直走
査回路まで内含するように設けた光導仏性薄膜領域、１
６′は透明電極膜領域である。本構成においても、光導
電性膜の領域１５′は透明電極領域１６’より十分大き
いので、前述の問題（高電圧が加わる、ショート、寄生
チャンネルなど）は解消される。さらに、走査回路領域
が光導電性膜が讃われるため、走査回路に光が入射する
ことが防止でき、走査回路各段の出力する走査パルス列
の特性が均一になる、リーク電流が減少する等の結果、
走査パルス列の不均一性が発生する固定パターン雑音を
低減することができる、垂直走査回路の低周波動作が安
定になるという副次的な効果を得ることができる。
査回路まで内含するように設けた光導仏性薄膜領域、１
６′は透明電極膜領域である。本構成においても、光導
電性膜の領域１５′は透明電極領域１６’より十分大き
いので、前述の問題（高電圧が加わる、ショート、寄生
チャンネルなど）は解消される。さらに、走査回路領域
が光導電性膜が讃われるため、走査回路に光が入射する
ことが防止でき、走査回路各段の出力する走査パルス列
の特性が均一になる、リーク電流が減少する等の結果、
走査パルス列の不均一性が発生する固定パターン雑音を
低減することができる、垂直走査回路の低周波動作が安
定になるという副次的な効果を得ることができる。
第４図はＣＯＤあるいはＢＢＤ （旦ｕｃｋｅｔＢ ｒ
ｉｇａｄｅ Ｄ ｅｖｉｃｅｓ）を使用した例である。
ｉｇａｄｅ Ｄ ｅｖｉｃｅｓ）を使用した例である。
１２は水平走査用ＣＯＤ （あるいはＢＢＤ）１７、垂
直走査用ＣＯＤ （あるいはＢＢＤ）１８および絵素用
電極６′を備えた転送スイッチ１９（矢印で示す）等を
集積化した走査用ＩＣ基板チップである。１５は光導電
性膜、１６は透明電極膜であり、本例においても光導電
性膜の領域は透明電極領域より大きく形成されている。
直走査用ＣＯＤ （あるいはＢＢＤ）１８および絵素用
電極６′を備えた転送スイッチ１９（矢印で示す）等を
集積化した走査用ＩＣ基板チップである。１５は光導電
性膜、１６は透明電極膜であり、本例においても光導電
性膜の領域は透明電極領域より大きく形成されている。
本構成においては、高電圧の印加、ショート、寄生チャ
ンネル等の問題解消のほか、垂直走査用ＣＯＤ （ある
いはＢＢＤ）が絵素毎に設けられるので、垂直走査用Ｃ
ＣＤ （あるいはＢＢＤ）は自動的に光導電性膜で覆わ
れることになり、垂直走査用ＣＯＤ （あるいはＢＢＤ
）に入射する光によって従来、絵素用電極以外で生じて
いた疑似信号の発生を防止することができる。
ンネル等の問題解消のほか、垂直走査用ＣＯＤ （ある
いはＢＢＤ）が絵素毎に設けられるので、垂直走査用Ｃ
ＣＤ （あるいはＢＢＤ）は自動的に光導電性膜で覆わ
れることになり、垂直走査用ＣＯＤ （あるいはＢＢＤ
）に入射する光によって従来、絵素用電極以外で生じて
いた疑似信号の発生を防止することができる。
第５図はＣＯＤあるいはＢＢＤを使用した別の実施例で
あり、第３図に示した実施例と同様光導電性膜が水平走
査用Ｃ０Ｄ（あるいはＢＢＤ）領域をも覆っているので
、垂直走査用ＣＣＤ （あるいはＢＢＤ）に加えて水平
走査用ＣＯＤ （あるいはＢＢＤ）で生じていた疑似信
号の発生をも防止できるという副次的な効果がある。
あり、第３図に示した実施例と同様光導電性膜が水平走
査用Ｃ０Ｄ（あるいはＢＢＤ）領域をも覆っているので
、垂直走査用ＣＣＤ （あるいはＢＢＤ）に加えて水平
走査用ＣＯＤ （あるいはＢＢＤ）で生じていた疑似信
号の発生をも防止できるという副次的な効果がある。
第６図に、本発明の構成を有する撮像素子の製作工程を
示す、一枚の半導体ウェーハに多数製作した走査用ＩＣ
をチップ状に切り出すことにより得られた走査用ＩＣ基
板チップ状に、光電変換領域に加えて若干の領域だけ窓
２１のあいたじゃへい板２０（例えば同図（ｂ）に平面
図を示したような金属性のマスク板２０′）を密着して
のせる。
示す、一枚の半導体ウェーハに多数製作した走査用ＩＣ
をチップ状に切り出すことにより得られた走査用ＩＣ基
板チップ状に、光電変換領域に加えて若干の領域だけ窓
２１のあいたじゃへい板２０（例えば同図（ｂ）に平面
図を示したような金属性のマスク板２０′）を密着して
のせる。
次に、この状態で光導電性材料１５’ を蒸着あるいは
スパッタ法により基板チップ上部に０．５〜５μｍ形成
する。ここで、材料を飛ばす方向を２２で示す。続いて
、前の工程で使用したマスク板２０より窓２３′の寸法
の小さいマスク板（同図（ｃ））２４’ を用いて透明
導電性材料（ＳｎＯ２ｙＩｎ０２など）１６′を０．１
〜０．５ｐｍ程度蒸着あるいはスパッタ法により光導電
性膜１５′の上部に積層する（同図（ｄ））。使用した
各々のマスク板の窓の寸法が異なるので、透明電極膜の
領域は光導電性膜の領域より小さく形成され、本発明の
固体撮像素子の構成を得ることができる。ここで、３〜
６および９の各信号は前述の通りであり、１４′は本断
面図では垂直走査回路領域に相当している０本実施例に
おいては、例として第２図の構成の場合の製作方法につ
いて述べたが、第３図。
スパッタ法により基板チップ上部に０．５〜５μｍ形成
する。ここで、材料を飛ばす方向を２２で示す。続いて
、前の工程で使用したマスク板２０より窓２３′の寸法
の小さいマスク板（同図（ｃ））２４’ を用いて透明
導電性材料（ＳｎＯ２ｙＩｎ０２など）１６′を０．１
〜０．５ｐｍ程度蒸着あるいはスパッタ法により光導電
性膜１５′の上部に積層する（同図（ｄ））。使用した
各々のマスク板の窓の寸法が異なるので、透明電極膜の
領域は光導電性膜の領域より小さく形成され、本発明の
固体撮像素子の構成を得ることができる。ここで、３〜
６および９の各信号は前述の通りであり、１４′は本断
面図では垂直走査回路領域に相当している０本実施例に
おいては、例として第２図の構成の場合の製作方法につ
いて述べたが、第３図。
第４図および第５図の実施例の場合も、マスク板の窓の
寸法を変えることにより第６図と同様の工程により本発
明の固体撮像素子を製作することができる。また、本実
流側番；おいては、ウェーハ上に多数製作した走査用基
板をチップ状に切り出してから先導仏性膜、透明電極膜
の形成を行ったが、ウェーハのままの形で前述の工程を
適用してもよい、この場合は、マスク板は同一板上に窓
がチップと同一のピッチで開孔されており、同一工程で
ウェーハ全面の所定の領域に光導電膜等が形成されるの
で量産性に富むという利点がある。上記の実施例におい
ては、透明電極膜は総て光導電性膜の領域に内含されて
いる。但し、素子構造によっては透明電極膜に電圧を加
える取り出し口を設ける必要がある場合もある。その場
合には、例えば第７図に示すように透明電極膜１６の一
部２５が光導電性膜１５の領域を越える必要がある。但
し、２５の面積は非常に僅かであり、２５の部分は走査
回路等に近接しないＩＣ基板チップ上の素子等が集積化
されない領域に形成すればよいので、この場合も本発明
の趣旨は十分達成することができる。
寸法を変えることにより第６図と同様の工程により本発
明の固体撮像素子を製作することができる。また、本実
流側番；おいては、ウェーハ上に多数製作した走査用基
板をチップ状に切り出してから先導仏性膜、透明電極膜
の形成を行ったが、ウェーハのままの形で前述の工程を
適用してもよい、この場合は、マスク板は同一板上に窓
がチップと同一のピッチで開孔されており、同一工程で
ウェーハ全面の所定の領域に光導電膜等が形成されるの
で量産性に富むという利点がある。上記の実施例におい
ては、透明電極膜は総て光導電性膜の領域に内含されて
いる。但し、素子構造によっては透明電極膜に電圧を加
える取り出し口を設ける必要がある場合もある。その場
合には、例えば第７図に示すように透明電極膜１６の一
部２５が光導電性膜１５の領域を越える必要がある。但
し、２５の面積は非常に僅かであり、２５の部分は走査
回路等に近接しないＩＣ基板チップ上の素子等が集積化
されない領域に形成すればよいので、この場合も本発明
の趣旨は十分達成することができる。
発明者らは、本発明の構成によって、走査回路領域に高
いターゲット電圧が漏洩したり、走査回路を構成する素
子や配線と透明電極の間に不要な電流が流れるのを防止
することができ、走査回路の誤動作あるいは全くの動作
不良を著しく低減することができ、結果として素子の製
作歩留りをｌＯ倍程度改善することができた。さらに、
従来の固体撮像素子では走査回路によって開閉する諸種
のスイッチ素子間に寄生チャンネルが形成されスイッチ
間の絶縁分離が低下し、信号の混じり合い等を生じてい
たが、この問題も解消されるに至った。さらに、光導電
性膜を走査回路領域まで拡大することにより、走査回路
領域に入射する不要な光を防止することができ、低周波
動作の安定化および走査回路各段の出力する走査パルス
の特性を均一にすることができ、従来、不均一性パルス
によって発生していた固定パターン雑音を著しく低減す
ることができるようになった０以上の説明から判るよう
に本発明は実用上極めて高い価値を有している。
いターゲット電圧が漏洩したり、走査回路を構成する素
子や配線と透明電極の間に不要な電流が流れるのを防止
することができ、走査回路の誤動作あるいは全くの動作
不良を著しく低減することができ、結果として素子の製
作歩留りをｌＯ倍程度改善することができた。さらに、
従来の固体撮像素子では走査回路によって開閉する諸種
のスイッチ素子間に寄生チャンネルが形成されスイッチ
間の絶縁分離が低下し、信号の混じり合い等を生じてい
たが、この問題も解消されるに至った。さらに、光導電
性膜を走査回路領域まで拡大することにより、走査回路
領域に入射する不要な光を防止することができ、低周波
動作の安定化および走査回路各段の出力する走査パルス
の特性を均一にすることができ、従来、不均一性パルス
によって発生していた固定パターン雑音を著しく低減す
ることができるようになった０以上の説明から判るよう
に本発明は実用上極めて高い価値を有している。
なお、前述の実施例では走査用ＩＣ基板の構成素子とし
てｌＭＯＳトランジスタ、ＣＣＤ、およびＢＢＤを使用
したが、ＣＩ Ｄ （Ｃｈａｒｇｅ工ｎｊｅｃｔｉｏｎ
旦ｅｖｉｃｃｃ＋） 、接合型電界効果トランジスタあ
るいはバイポーラトランジスタで構成した場合において
も１本発明の構成は全く同じ形で適用できることは自明
である。
てｌＭＯＳトランジスタ、ＣＣＤ、およびＢＢＤを使用
したが、ＣＩ Ｄ （Ｃｈａｒｇｅ工ｎｊｅｃｔｉｏｎ
旦ｅｖｉｃｃｃ＋） 、接合型電界効果トランジスタあ
るいはバイポーラトランジスタで構成した場合において
も１本発明の構成は全く同じ形で適用できることは自明
である。
第１図は固体撮像素子の概略を示す図、第２図および第
３図、第４図、第５図および第７図は本発明の固体撮像
素子の構成を示す図、第６図は本発明の固体撮像素子の
製作工程を示す図である。 ２・・・スイッチ用ＭＯ５Ｔ、３，４・・・ソース、ド
レインとなる領域、５・・・ゲート電極、６・・・取り
出し電極、７・・・光導電膜、８・・・透明電極。 第 １ 日 −Ｉｏ ＋ｔｏ 州← １０−＠ 第 Ｚ 図 ’！１５３図 ３ 第 ４ 図 第 ５ 図 １ 第 ６ 図
３図、第４図、第５図および第７図は本発明の固体撮像
素子の構成を示す図、第６図は本発明の固体撮像素子の
製作工程を示す図である。 ２・・・スイッチ用ＭＯ５Ｔ、３，４・・・ソース、ド
レインとなる領域、５・・・ゲート電極、６・・・取り
出し電極、７・・・光導電膜、８・・・透明電極。 第 １ 日 −Ｉｏ ＋ｔｏ 州← １０−＠ 第 Ｚ 図 ’！１５３図 ３ 第 ４ 図 第 ５ 図 １ 第 ６ 図
Claims (1)
- １、二次元状に配列したスイッチ、該スイッチを介して
取出した光電荷を転送する走査素子を集積化した走査用
半導体集積回路基板の上部に該光電荷を発生する光導仏
性膜および透明電極膜を積層した固体撮像素子において
、該光導仏性膜が少なくとも二次元状番；配列した該ス
イッチ領域を覆うように形成され、あるいは、該スイッ
チ領域および該スイッチ領域の周辺に配置された走査素
子の一部の領域あるいは全部の領域を覆うように形成さ
れ、かつ該光導仏性膜の上部に積層する透明電極膜の領
域を該光導仏性膜の領域内に若干の余裕をもって納める
ことにより、該透明電極膜の領域面積が撮像可能な面積
を決めるようにしたことを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133140A JPS60210869A (ja) | 1984-06-29 | 1984-06-29 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59133140A JPS60210869A (ja) | 1984-06-29 | 1984-06-29 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60210869A true JPS60210869A (ja) | 1985-10-23 |
Family
ID=15097680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59133140A Pending JPS60210869A (ja) | 1984-06-29 | 1984-06-29 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60210869A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7510917B2 (en) | 1997-07-01 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and method of manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538782A (en) * | 1978-09-12 | 1980-03-18 | Matsushita Electric Ind Co Ltd | Solid state pickup device |
| JPS56146287A (en) * | 1980-04-16 | 1981-11-13 | Matsushita Electric Ind Co Ltd | Method for selective removal of resin |
-
1984
- 1984-06-29 JP JP59133140A patent/JPS60210869A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5538782A (en) * | 1978-09-12 | 1980-03-18 | Matsushita Electric Ind Co Ltd | Solid state pickup device |
| JPS56146287A (en) * | 1980-04-16 | 1981-11-13 | Matsushita Electric Ind Co Ltd | Method for selective removal of resin |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7510917B2 (en) | 1997-07-01 | 2009-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199777A (en) | Semiconductor device and a method of manufacturing the same | |
| US4143389A (en) | Photoelectric element in a solid-state image pick-up device | |
| US4517733A (en) | Process for fabricating thin film image pick-up element | |
| US7732239B2 (en) | Method for manufacturing solid-state image sensor | |
| JP2001298175A (ja) | 撮像システム | |
| US4471371A (en) | Thin film image pickup element | |
| US7154549B2 (en) | Solid state image sensor having a single-layered electrode structure | |
| EP0127223A1 (en) | Semiconductor device | |
| EP0037244B1 (en) | Method for fabricating a solid-state imaging device using photoconductive film | |
| JPS60210869A (ja) | 固体撮像素子 | |
| US7135362B2 (en) | Isolation layer for CMOS image sensor and fabrication method thereof | |
| US4654681A (en) | Arrangement of semiconductor devices on a wafer | |
| JPH07161952A (ja) | 固体撮像装置及びその製造方法 | |
| JPS6258551B2 (ja) | ||
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| JP2013051420A (ja) | イメージセンサのピクセル縮小のためのコンタクト構造及びその製造方法 | |
| JPS60171A (ja) | 固体撮像素子 | |
| GB1576144A (en) | Methods of manufacturing charge transfer devices | |
| JPH0669483A (ja) | 固体撮像素子の画素およびその動作方法とその製造方法 | |
| JPH06296008A (ja) | 固体撮像素子の製造方法 | |
| JP3394878B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0513746A (ja) | 固体撮像装置 | |
| JPH0831585B2 (ja) | 固体撮像装置 | |
| JPH0230587B2 (ja) | ||
| JPS59172764A (ja) | 固体撮像装置 |