JPS6020891B2 - 結晶成長方法 - Google Patents

結晶成長方法

Info

Publication number
JPS6020891B2
JPS6020891B2 JP56116135A JP11613581A JPS6020891B2 JP S6020891 B2 JPS6020891 B2 JP S6020891B2 JP 56116135 A JP56116135 A JP 56116135A JP 11613581 A JP11613581 A JP 11613581A JP S6020891 B2 JPS6020891 B2 JP S6020891B2
Authority
JP
Japan
Prior art keywords
crystal
growth method
layer
semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56116135A
Other languages
English (en)
Other versions
JPS5817611A (ja
Inventor
洋一 赤坂
弘美 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56116135A priority Critical patent/JPS6020891B2/ja
Publication of JPS5817611A publication Critical patent/JPS5817611A/ja
Publication of JPS6020891B2 publication Critical patent/JPS6020891B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 この発明は絶縁物あるいは非晶質層上に単結晶もしくは
単結晶に近い半導体層を形成することができる結晶成長
方法に関するものである。
第１図ａ〜第１図ｃは従来のレーザによるェピタキシャ
ル法による結晶成長方法を工程順に示す概略図である。
この結晶成長方法は半導体結晶基板６上に形成したＳｉ
０２などの非晶質絶縁層１に閉口部ｌａを設ける。次に
、ＣＶＤ法により、多結晶シリコン層２をデポジットし
、そして、レーザアニールにより、この閉口部ｌａを通
して、半導体結晶基板６からの結晶成長を行なうもので
ある。すなわち、関口部ｌａの半導体結晶基板６をラテ
ラル方向の結晶成長の種結晶として用いるものである。
しかし、この結晶成長方法では関口部ｌａ上の多結晶シ
リコンを単結晶化するエネルギーと非晶質絶縁層１上の
多結晶シリコンの結晶成長に必要なしーザェネルギーが
ズ坪風こ異なり、且つ単結晶を関口部ｌａから上方に引
き上げて、次にラテラル方向に伸ばさなければならない
ため、よい結晶を得るプロセスマージンが極めて４・さ
し、。すなわち、下地結晶の種の周辺の限られた領域で
は比較的良い結晶性を示すが、種から遠くなると、結晶
性が悪く、一触への配向性が劣化する欠点があった。し
たがって、この発明の目的は、下地結晶の種からェピタ
キシャル成長法と絶縁層上のグラフオェピタキシャル成
長を結びつけて、非晶質絶縁層上に広範囲に、良質の結
晶を形成することができる結晶成長方法を提供するもの
である。
このような目的を達成するために、この発明は半導体結
晶基板に凹部を形成する工程と、前記凹部に平面性を保
つように非晶質絶縁層を埋め込む工程と、前記非晶質絶
縁層の表面にグレーティングを形成する工程と、表面に
グレーティングが形成された前記非晶質絶縁層上に第１
の多結晶構造の半導体層をデポジットする工程と、ェピ
タキシャル成長法による前記第１の多結晶構造の半導体
屑上には第２の多結晶構造の半導体層、前記半導体結晶
基板が露出した面上には単結晶構造の半導体層をそれぞ
れ形成する工程と、前記第１の多結晶構造の半導体層の
上方からしーザもしくは電子線を照射して前記第１およ
び第２の多結晶構造の半導体層を単結晶もしくは単結晶
に近い構造の半導体層に変換する工程とを備えるもので
あり、以下実施例を用いて詳細に説明する。
第２図ａ〜第２図ｅはこの発明に係る結晶成長方法の一
実施例を工程順に示す断面図である。
第２図ａに示すように、まず、半導体結晶基板６に凹部
６ａを形成し、この凹部６ａに平面性を保つようにＳｉ
０２などの非晶質絶縁層１を埋め込む。次に、第２図Ｍ
こ示すように、既知の写真製版技術により、非晶質絶縁
層１上にグレーティングを形成する。次に、第２図ｃに
示すように半導体結晶基板６が露出した部分６ｂを閉口
部とする多結晶シリコン８を薄くデポジツトする。そし
て、第２図ｄに示すように、ェピタキシャル成長により
、半導体結晶基板６が露出した部分６ｂ上には単結晶半
導体層７を形成し、薄い多結晶シリコン層８上にグレィ
ンサィズの大きい多結晶シリコン層２を形成する。そし
て、第２図ｅに示すように、レーザアニールすることに
より、単結晶半導体層１１を形成することができる。上
記実施例に示す結晶成長方法によって結晶化を行なった
単結晶半導体層１１はその中にバイポーラトランジスタ
やＭＯＳトランジスタを作り込んでもよい特性が得られ
る。
一例としてバイポーラトランジスタを作り込んだときの
特性を下記の表に示す。この表に示すように、接合のリ
ーク電流も少なく、比較する半導体結晶基板中のトラン
ジスタとほぼ同じ特性を示す。
なお、前記非晶質絶縁層１は半導体結晶基板６との絶縁
効果を有するものであれば何でも使用可能であるが、最
終的に基板と絶縁された上層のシリコン結晶中にＬＳＩ
やＩＣを組み込む場合には比譲函率の低いＳｉＱが最も
適当である。
レーザアニールのパワーマージンを広くとれるのはシリ
コン窒化膿 Ｓｉ３Ｎ４が好ましい。そして、このＳｉ
０２の厚みを任意に選べばよいが、熱酸化法を用いるこ
とや、基板との容量性結合を考慮するとｌｍｒ〜２ｈ一
以下が望ましい。また、前記ヱピタキシャル成長法とし
て、ＳｉＨ２ＣＩ２を用いた減圧ェピタキシヤル成長法
を用いることにより、さらに結晶性を向上することがで
きることは勿論である。以上詳細に説明したように、こ
の発明に係る結晶成長方法によれば、基板結晶を種とす
るラテラル方向の結晶成長と、非晶質絶縁層上に形成し
たグレーティングによる結晶軸規制とを併用すると共に
、ェピタキシャル成長により非晶質絶縁層上に形成され
る多結晶シリコンの結晶粒界を大きくするために予め非
晶質絶縁層上に薄い多結晶シリコン層をデポジットする
ので、結晶性の優れた半導体層を非晶質絶縁層上に形成
することができる。
【図面の簡単な説明】
第１図ａ〜ｃは従来のレーザによるェピタキシヤル法に
よる結晶成長方法を工程順に示す断面図、第２図ａ〜ｅ
は本発明の一実施例にかかる結晶成長方法を工程順に示
す断面図である。 １・・…・非晶質絶縁層、２・・…・多結晶シリコン層
、３・・・・・・レーザ、６…・・・半導体結晶基板、
６ａ・・…・凹部、６ｂ・・…・露出部、８・・・・・
・薄い多結晶シリコン層、１１・・・・・・単結晶半導
体層。 第１図第２図

Claims (1)

    【特許請求の範囲】
  1. １ 半導体結晶基板に凹部を形成する工程と、前記凹部
    に平面性を保つように非晶質絶縁層を埋め込む工程と、
    前記非晶質絶縁層の表面にグレーテイングを形成する工
    程と、表面にグレーテイングが形成された前記非晶質絶
    縁層上に第１の多結晶構造の半導体層をデポジツトする
    工程と、エピタキシヤル成長法により前記第１の多結晶
    構造の半導体層上には第２の多結晶構造の半導体層、前
    記半導体結晶基板が露出した面上には単結晶構造の半導
    体層をそれぞれ形成する工程と、前記第１の多結晶構造
    の半導体層の上方からレーザもしくは電子線を照射して
    前記第１および第２の多結晶構造の半導体層を単結晶も
    しくは単結晶に近い構造の半導体層に変換する工程とを
    備えたことを特徴とする結晶成長方法。
JP56116135A 1981-07-23 1981-07-23 結晶成長方法 Expired JPS6020891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56116135A JPS6020891B2 (ja) 1981-07-23 1981-07-23 結晶成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56116135A JPS6020891B2 (ja) 1981-07-23 1981-07-23 結晶成長方法

Publications (2)

Publication Number Publication Date
JPS5817611A JPS5817611A (ja) 1983-02-01
JPS6020891B2 true JPS6020891B2 (ja) 1985-05-24

Family

ID=14679587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56116135A Expired JPS6020891B2 (ja) 1981-07-23 1981-07-23 結晶成長方法

Country Status (1)

Country Link
JP (1) JPS6020891B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6152609A (ja) * 1984-08-22 1986-03-15 Sumitomo Electric Ind Ltd 光コネクタフエル−ルの取付け方法

Also Published As

Publication number Publication date
JPS5817611A (ja) 1983-02-01

Similar Documents

Publication Publication Date Title
US4609407A (en) Method of making three dimensional semiconductor devices in selectively laser regrown polysilicon or amorphous silicon layers
US4448632A (en) Method of fabricating semiconductor devices
US4500388A (en) Method for forming monocrystalline semiconductor film on insulating film
CA1225571A (en) Growth of oriented single crystal semiconductor on insulator
US4576851A (en) Semiconductor substrate
US4569700A (en) Method of manufacturing a stacked semiconductor device
US4983539A (en) Process for producing a semiconductor article
JPH01722A (ja) 半導体基材の製造方法
JP2505754B2 (ja) 光電変換装置の製造方法
JPS54157485A (en) Planar semiconductor device
JPH02191320A (ja) 結晶物品及びその形成方法
JPS5893220A (ja) 半導体単結晶膜の製造方法
JPS6020891B2 (ja) 結晶成長方法
JPH0475649B2 (ja)
JPS60144949A (ja) 半導体装置の製造方法
US6238482B1 (en) Method of producing a wafer with an epitaxial quality layer and device with epitaxial quality layer
JP2981777B2 (ja) 半導体基板の製造方法
CN114267628A (zh) 超薄绝缘体上硅（soi）衬底基片及其制备方法
JP2793241B2 (ja) Ｓｏｉ形成法
JPH0524113B2 (ja)
JPS6248015A (ja) 半導体層の固相成長方法
JPS61131525A (ja) 分子線エピタキシヤル成長法
JPH0370126A (ja) 多結晶シリコン電極およびその製造方法
JPS62296458A (ja) 半導体記憶装置の製造方法
JPH01220820A (ja) 半導体装置の製造方法