JPS60206315A

JPS60206315A - 圧電薄膜共振器

Info

Publication number: JPS60206315A
Application number: JP6381284A
Authority: JP
Inventors: Hitoshi Suzuki; 仁鈴木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-03-30
Filing date: 1984-03-30
Publication date: 1985-10-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕この発明は半導体基板の片面を異方性エツチングにより
形成した凹部内ζこ振動部を堆積してなる薄膜共振器に
関するものである。

〔発明の技術的背景とその問題点〕

近年、材料技術や加工技術の進歩にともない電子部品の
集積化が進み、その集積度も大規模なものとなっている
。

しかし、共振器やフィルタ等の受動部品においては、電
子部品に比べて集積化の開発が立ち遅れているため、特
に通信機器またはＯＡ機器等の応用分野では、ＶＨＰあ
るいはＵＨＦ帯域で使用可能な小型の共振器の開発が望
まれている。

従来、受動部品として水晶等の圧電基板の厚み振動を利
用した共振器やフィルタが実用化されている。しかしな
がら、この圧電基板は機械的強度および加工上の制約を
うけるために、基板の厚みを数十μｍ程度までしか加工
することができない。

このため、この共振器やフィルタの利用可能な共振周波
数は数十ＭＨｚが限界となる。

したがって、それ以上の周波数を必要とする場合には、
高次厚み振動を利用することになる。しかしながら、高
次になると電気機械結合係数が小さくなるために、周波
数帯域幅が狭くなり実用的ではなかった。

これに対して、最近、厚み撮動等の基本モードあるいは
比較的低次のオーバートーンで動作する超小型のＶＨＦ
　、　ＵＨＦ帯共振器を実現すものとして、ダイヤフラ
ム形複合共振器が研究されている。このダイヤフラム形
複合共振器はＥｌｅｃｔｒｏｎｉｃｓＬｅｔｔｅｒｓ　
９ｔｈ　Ｊｕｌｙ　１９８１　Ｖｏｌ　１７　ＮＯ，１
４ｐｓｏ７〜５０９　ｒＺｎｏ／８ｉ０！−Ｄｉａｐｈ
ｒａｇｍ　ｃｏｍｐｏｓｉｔ　ｒｅｓｏｎａｔｏｒｏｎ
　ａ　５ｉｌｉｃｏｎ　ｗａｆｅｒＪに開示されており
、その構成を第１図ないし第２図を用いて説明する。

図において１は両面にＳｉｎ、膜２，３を形成したシリ
コン基板で、この基板１の裏側に形成したＳｉ（″ＩＩ
膜３のほぼ中央部分を正方形に取り除いたのち、５ｉｎ
２膜２，３をマスクとして第２図に示すように８ｉ０．
膜２奢こ達するまでシリコン基板１を異方性エツチング
して凹部４を形成する。この凹部４と対向するＳｉｎ、
膜２上に第１電極５を形成する。そのあと、電極５を含
むＳｉｎ、膜２上にＺｎＯ圧電薄膜６を形成し、−さら
にＺｎＯ圧電薄膜６の上に第１電極５と少なくとも一部
が対向するように第２電極７を形成する。５ａ　、７ａ
は電極５，７から導出して８ＪＯ，膜２上に形成したポ
ンディングパッドである。

このダイヤフラム形複合共振器は１対の電極５゜７に電
気信号を印加することにより、ＺｎＯ圧電薄脂６の圧電
効果を利用して、凹部４上に位置するＳ１０．膜２とＺ
ｎＯ圧電薄膜６とからなる複合体膜を振動させ得るもの
である。

以下に、この共振器の特徴を列記する。

Ｓｉｎ、膜２上にＺｎＯ圧電薄膜６ならびに電極５，７
を蒸着等の手段を用いて堆積させて複合体膜を形成する
ことにより、振動部を極めて薄く形成することができる
ため、１００　ＭＨｚ〜数ＧＨｚの周波数帯において基
本モードあるいは低次モードで動作させることができる
。しかも、電気機械結合係数を大きくすることができる
ため、周波数帯域幅を広げることができる。

また、ＺｎＯ圧電薄膜６と逆符号の共振周波数温度係数
を有するＳｉｎ、１９２との組合せにより、零温度係数
を得ることができる。

また、一般的な集積回路と同様に写真蝕刻、蒸着などの
技術を駆使して半導体ウェファ上に多数の薄膜共振器を
形成することができるため、超小型の共振器を容易に形
成することができるとともζへ集積回路内に共４辰器を
組み込むことができる。

ところが、凹部４吉対向する８ＩＯ１上に圧ＷｔＩＩＩ
　６を挾んで第１電極５．第２電極７を堆清さすで複合
体膜を形成すると、振動部をＳ　ｉＧ）、膜２だけでシ
リコン基板１に保持することになるため、振動部の機械
的強度が弱くなり、種々の応力歪等により振動部がくぼ
んだり、破断するなどの現象が起りやすくなる欠点があ
る。

しかも、共振器の共振周波数は複合体膜の厚みによって
決まるため、バラツキのない共振周波数を得るには、Ｓ
ｔＯ，膜２．圧電膜６．第１電極５．第２電極７の各厚
みを高精度憂こ仕上げる必要がある。

しかしながら、Ｓｉｎ、膜２．圧電膜６．電極５，７の
厚みを高精度に制御することは、製作上極めて困難なこ
とである。このため、この共振器ｌこおいては、シリコ
ン基板１の裏面側から凹部４内に金属あるいは絶縁膜を
付着させて周波数調整膜を形成し、この調整膜をトリミ
ングして周波数調整を行なう方法がとられている。しか
しながら、この方法はシリコン基板１の裏側から調整作
業を行なうため、共振器を配線基板やパッケージステム
に装着した状態で周波数調整を行なうことができなかっ
た。また、圧電膜６が露出するため、耐酸、耐アルカリ
、耐湿等に弱く信頼性に欠る面があった。

また、各電極５，７をワイヤーボンディングで接続する
と、ポンディングパッド５ａ、７ａが必要になり電極面
積が増大するため、その分寄生容量が増加して共振特性
に悪影響をおよぼすばかりか、共振器の小型化を計るこ
とが困難になる。

〔発明の目的〕

この発明は上記の欠点を解消するためになされたもので
、基板表面側から周波数調整を行なうことができ、かつ
機械的強度および信頼性の高い超小型の圧電薄膜共振器
を提供することを目的とする。

〔発明の概要〕

この発明は半導体基板を異方性エツチングして形成した
凹部内ｌこ、圧電膜および一対の電極を堆積させて振動
部を形成するとともに、この振動部の少なくとも片面ｉ
こ絶縁膜を堆積させて複合薄膜を形成し、かつ一対の電
極を凹部内より導出させて端子を形成したことを特徴と
するものである。

〔発明の効果〕

この発明によれば、シリコン基板の凹部内に撮動部を形
成することにより、シリコン基板の表側に周波数調整膜
を形成することができるため、周波数調整をシリコン基
板の外側から容易に行なうことができ、かつ実装状態で
共振周波数を測定しながら周波数調整を行なうことがで
きる。しかも、圧電膜が凹部内に形成されるため、耐環
境性に優れており信頼性を高めることができる。

また、振動部等が凹部により保持されるため、撮動部の
機械的強度を高めることができる。

また、凹部内より一対の電極を導出させて端子を形成す
ることにより、直接パッケージ等Ｉこ実装することかで
きる。

〔発明の実施例〕

以下、図面を参照してこの発明の一実施例を説明する。

第３図において１１は結晶方位（１−０−０）　のシリ
コン基板で、この基板１１の一方の面に熱酸化処理、ス
パッタリング、ＣＶＤ等の手段を用いて絶縁薄膜として
８ｉ０！［１２を形成する。そのあと、シリコン基板１
１の他方の面から別０２膜１２に達するまでＰＥＤ液〔
ビロカテエールＣ６Ｈ４（０均２．エチレンジアミンＮ
Ｈ，（ＣＨ，）　、　ＮＨ２および水Ｈ，０の混合液〕
を用いて異方性エツチングを行ない凹部１３を形成する
。この四部１３内に第１電極１４．圧電膜１５．第２電
極１６を順次堆積させて振動部１７を形成するとともに
、第１電極１４および第２電極１６の一端を四部１３よ
り導出させてシリコン基板の他方の面に端子１４ａ、１
６ａを形成する。　）ここで、第１電極１４と第２電極
１６は例えばＭ。

Ｃｕ−ＡｕあるいはＴ　１−Ａｕ等を電極材料として真
空蒸着、スパッタリング等により形成される。また、圧
電膜１４は所望する共撮周波数帯、温度係数。

電気機械結合係数を考慮して材質が決定され、酸化亜鉛
（ＺｎＯ）　、チツ化アルミニウム（Ａ４’（９）、硫
化カドミニウム（Ｃｄ８）等の圧電材料が使用される。

このように、凹部１３内に形成、されたＳｔＯ，膜１２
に振動部１７を堆積させて複合膜体を形成することによ
り、非圧電膜であるＳｉｎ、＠１２が共振器の振動部の
一部を構成することになる。したがって、８１０、膜１
２の厚さは圧ｔｔｌＩｉ５の材質を考慮し、かつ所望の
共振周波数や温度係数の補正範囲によって決定され、例
えば数μｍ〜数十μｍの範囲に形成される。

このＳｔＯ，膜１２を例えばスパッタエツチング。

イオンビームエツチング等の手段を用いて周波数調整を
行なう。または複合膜を構成するＳｔＯ，膜１２上およ
びその近傍に金属あるいは絶縁膜を形成したり、この金
属あるいは絶縁膜をトリミングして周波数周整を行なう
。

一方、圧電薄膜共振器２１は第４図に示すように、凹部
１３を下に向けた状態でパッケージベース２２上に装着
される。このとき、共振器２１のｆａ子１４ａ、１６ａ
はパッケージベース２２に形成した一対の端子２３，２
４１こ電気的に接続され、この端子２３　、２４に電気
信号を印加することにより複合膜体が共振する。

したがって、このような構成によれば、Ｓｉｎ。

膜１２に振動部１７を堆積させて複合膜体を形成するこ
とにより、　ｓｉｏ、膜１２を周波数調整膜としきる。

しかも、共振器を実装した状態で端子２３゜て兼用する
ことができるため、シリコン基板１１の表面側から容易
に周波数調整を行なうことかで２４にネットワークアナ
ライザ等を接続すること　。

により、共振周波数を測定しながら周波数調整を行なう
ことができる。

また、第１電極１４および第２電極１６を凹部１３から
導出させてシリコン基板の裏面に端子１４８１１ａを形
成することにより、ワイヤーボンディングなしに直接パ
ッケージ等に容易に実装することができる。しかも、第
１図に示す圧電薄膜共振器に比べて電極面積を小さくす
ることができるため、寄生容量を減少させて共振特性を
向上させることができるとともに、共振器の小型化を計
ることができる。

さらに、四部１３内に振動部１７を形成することにより
、振動部１７が四部１３により保持されるため、振動部
の機械的強度を高めることができる。しかも、共振器を
バクケージベース２２に実装させることにより、凹部１
３の開口が密閉されるため、圧電膜１５の耐環境性等を
改善して共振器の信頼性を著しく向上させることができ
る。

次に、この発明の他の実施例を第５図ないし第１０図を
用いて説明する。

第５図は結晶方位（１−０−０）のシリコン基板３１の
表面側にシリコン薄膜３２が残るよう異方性エツチング
により四部３３を形成し、この四部３３内に第１電極３
４．圧電膜３５．第２電極３６を順次堆積させ、最後に
ｓｉｏ、膜３７を堆積させて複合膜体を形成したもので
ある。

この場合、シリコン薄膜３２が周波数調整膜として用い
られる。

このような構成により、上記一実施例と同様な効果を得
ることができる。

第６図は第５図と同様にシリコン基板３１にシリコン薄
膜３２が残るようζこ異方性エツチングにより四部３３
を形成し、この凹部３３内にＳｉｎ、膜３７を堆積させ
たのち、第１電極３４．圧電膜３５第２電極３６を順次
堆積させて複合膜体を形成したものである。

第７図は一方の面にチッ化シリコン膜（！１３　ｉ　Ｂ
　Ｎ４）４２を形成したシリコン基板４１に、チッ化シ
リコン膜４２に達するまで異方性エツチングにより四部
４３を形成し、この四部４３内に第１電極４４゜圧電膜
４５．第２電極４６を順次堆積させ、最後にＳｉｎ、膜
４７を堆積させて複合膜体を形成したものである。

この場合、チツ化シリコン膜４２が周波数調整膜として
用いられる。

このような構成により、上記一実施例と同様な効果を得
ることができる表ともに、千ノ化シリコン膜４２がＦＥ
Ｄ液に対して耐マスク性に優れているため、異方性エツ
チング処理を容易に行なうことができる。

第８図は第７１ｇと同様にチツ化シリコン膜４２に達す
るまで異方性エツチングにより四部４３を形成し、この
凹部４３内にＳｔＯ，膜４７を堆積させたのち、第１電
極４４．圧電膜４５．第２電極４６を順次堆積させ複合
膜体を形成したものである。

このような構成により、第７図に示す他の実施例と同様
な効果を得ることができる。

第９図はシリコン基板５１の一方の面をこ第１電極５２
を予じめ形成し、この第１電極５２に達するまで異方性
エツチングにより四部５３を形成する。この凹部５３内
からシリコン基板５１の他方の面に端子５２ａを導出し
たのち、四部５３内に圧電膜５４、第２を極ｓ　ｓ　、
　８ｊＯ，膜５６を順次堆積させて複合膜体を形成した
ものである。５５ａは第２電極５５の端子である。

この場合、第１１！極５２が周波数調整膜として用いら
れる。

第１０図はシリコン基板５１の一方の面に第１電極５２
　、　Ｓｉｎ、膜５６を順次堆積させたのち、第１電極
５２に達するまで異方性エツチングにより四部５３を形
成する。この四部５３内から端子５２ａを導出したのち
、凹部５３内に圧電膜５４．第２電極５５を順次堆積さ
せて複合膜体を形成したものである。

なお、この発明は上記実施例に限定されるものではなく
、要旨を変更しない範囲において種々変形して実施する
ことができる。

この発明は異方性エツチングにより凹部を形成すること
ができる半導体基板であればシリコン基板に限定される
ものではないことはいうまでもない。

【図面の簡単な説明】

第１図は従来の圧電薄膜共振器を示す斜視図、第２図は
第１図のＡ　−Ａ’線部に沿って縦断した断面図、第３
図はこの発明の一実施例を示す断面図、第４図は同実施
例の斜視図、第５図ないし第１０図はこの発明の他の実
施例を示す断面図である。１・・・シリコン基板　２，３・・・８１０．膜４・・
・凹部　５，７・・・電極５ａ、７ａ・・・ポンディングパッド　６・・・ＺｎＯ
圧電薄膜１１．３１，４１，５１・・・シリコン基板１
２．３７，４７，５６・・・８ｉ０．膜　１３，３３，
４３，５３・・・凹部１４．３４，４４，５２・・・第
１電極１４ａ、１６ａ、５２ａ、５５ａ・・・端子　１
５，３５，４５，５４・・・圧電膜１６．３６，４６．
５５・・・第２電極　１７・・・振動部２１・・・圧電
薄膜共振器　２２・・・パッケージベース２３．２４・
・・端子　４２・・・チツ化シリコン膜第１図蝶３　図第４　図第５図第６図第７図

Claims

【特許請求の範囲】（１）半導体基板と、この半導体基板に異方性エツチン
グにより形成した四部と、この凹部内に圧電膜を挾んで
１対の電極が対向するように堆積させて形成した振動部
と、この振動部の片側に堆積させて形成した絶縁薄膜と
、上記１対の電極（２）凹部は半導体基板の一方の面に
堆積させた絶縁薄膜または電極に達するまで異方性エツ
チングして形成したことを特徴とする特許請求の範囲第
１項記載の圧電薄膜共振器。（３）凹部は半導体基板に半導体薄膜が残るように異方
性エツチングして形成したことを特徴とする特許請求の
範囲第１項記載の圧電薄膜共振器。