JP4063765B2 - 圧電素子、およびその生成方法 - Google Patents

Description

本発明は、少なくとも２つのスタッククリスタルフィルタを含む圧電素子、およびそのような圧電素子の生成方法に関する。

モバイルコミュニケーション、およびデータ転送は、ますます普及してきているので、フィルタ、および共振器の開発、または高ストップバンド減衰を伴う狭帯域用途への関心がますます高まっている。１．５７ＧＨｚで１０ＭＨｚの帯域幅を有するＧＰＳ（グローバルポジショニングシステム）デバイスのフィルタ、または周波数標準の共振器は、そのような用途の例である。

高ストップバンド減衰は、通常多段フィルタの利用によって達成され、例として、多段フィルタには、周波数シフトされた直並列共振器が、いわゆる「ラーダー構造」で接続される。通過域の仮想最適帯域幅は、前述の多段フィルタによって達成され得るが、これらのフィルタの段当たりの典型的ストップバンド減衰は、おおよそ６．８ｄＢしかないため、大多数の段が高ストップバンド減衰（帯域外除去）に必要である。従って、現時点で、ラーダー構造、および５０ｄＢより大きいストップバンド減衰を有する多段フィルタは、実際として生成され得ない。

フィルタ段当たりのより高いストップバンド減衰は、いわゆる「バランス」フィルタを用いて達成され得る。バランスフィルタは、概ね周波数シフトされた共振器のブリッジ回路を有する。しかしながら、これらのタイプのフィルタの使用は、有意な制限を受ける。このように「バランス」フィルタにおいて、入力、および出力信号は差動（バランス）形式で存在しなければならない。従って、そのようなタイプのフィルタを用いるシステムは、特別のアンテナ、および前置増幅器、あるいは他の特定のコンポーネント、またはアセンブリを必要とする。他の特定のコンポーネント、またはアセンブリは、通常存在するいわゆる「シングルエンド」信号を「バランス」信号に変換する。

現在、狭帯域用途に市販されているフィルタ、および共振器は、大部分がセラミックフィルタ、あるいはいわゆる「表面弾性波フィルタ」である。しかしながら、これらのタイプのフィルタは、困難さのみを伴って小型化され、これらの生成は、概ね複雑化され、そのためコストがかさむ。このことは、低価格製品においての使用を不適切にする。その上、これらのフィルタ構造は、概ね半導体生成の通例のプロセスに一体化され得ない。

表面弾性波フィルタに加えて、小型化されたフィルタとしていわゆる「かさばった音波」フィルタを使用し、ならびに薄膜技術、および基板によって、これらを生成する企みが増加している。いわゆる「スタッククリスタルフィルタ」（ＳＣＦ）は、これらのタイプのフィルタのサブグループを構成する。スタッククリスタルフィルタは、通常２つの圧電性層と３つの電極とを備える。第１の圧電性層は、第１、下部電極と第２、中央電極との間に配置され、第２の圧電性層は、第２、中央電極と上部、第３の電極との間に配置される。中央電極は、このケースにおいて一般的にグランドされる。圧電性層で生成された音響振動が基板において伝達することを妨げるために、スタッククリスタルフィルタは、例えば、音響ミラーによって基板の残りの部分から遮断され得る。

スタッククリスタルフィルタの原理は、おおよそ４０年間知られているが、中央電極に対応するクオーツ薄膜の生成が修得されていなかったため、ＭＨｚ周波数範囲内の産業規模で一般的に受け入れられることは不可能であった。小型化技術の進歩に伴って、特に圧電性層のための薄膜技術の進歩において、スタッククリスタルフィルタは、再び魅力が増大してきている。ＧＰＳ用途に対応するフィルタは、例えば、Ｋ．Ｍ． Ｌａｋｉｎ、Ｇ．Ｒ． Ｋｌｉｎｅ、Ｒ．Ｓ． Ｋｅｔｃｈａｍ、Ｊ．Ｔ． Ｍａｒｔｉｎ、Ｋ．Ｔ． ＭｃＣａｒｒｏｎ、「Ｓｔａｃｋｅｄ Ｃｒｙｓｔａｌ Ｆｉｌｔｅｒｓ Ｉｍｐｌｅｍｅｎｔｅｄ ｗｉｔｈ Ｔｈｉｎ Ｆｉｌｍｓ」、Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｒｏｌ４３回年次シンポジウム（１９８９）、ページ５３６〜５４３に記載されている。小型化されたスタッククリスタルフィルタさらなる使用例は、例えば米国特許第５，９１０，７５６号、および米国特許第５，８７２，４９３号の特許明細書に記載されている。後者は、さらにスタッククリスタルフィルタは、最上部の、および最下部の音響ミラーによって基板から音響的に遮断され得る。

上記明細書中で記載された全てのスタッククリスタルフィルタに共通することは、これらの複雑な構成、ならびにそれに関する堆積、およびパターニングされた多数の層を考慮して、これらの生成がフィルタの生成コストを増大させる高い処理経費を必要とすることである。

さらに、本発明は、圧電素子を提供する目的に基づき、上部に記載された不利益を著しく低減したり、または完全に回避する。特に、本発明の目的は、比較的低処理経費で生成され得る圧電素子を提供することである。

この目的は、独立請求項１に従う圧電素子、および請求項１０に従う圧電素子を生成する方法によって達成される。本発明のさらなる優位性のある実施形態、改良例、および局面は、従属特許請求項、明細書、および添付図面から明らかになる。

本発明は、少なくとも２つのスタッククリスタルフィルタを含む圧電素子を生成する方法を提供し、以下のステップを包含する。

ａ）基板が、提供される。

ｂ）基板上で、少なくとも１つの下部電極が、基板に付与される第１の導電性層から生成される。

ｃ）基板上で、層スタックが、少なくとも下部電極領域で付与される。層スタックは、最下部の層を発端に、第１の圧電性層、第２の電気的導電層、第２の圧電性層、および第３の導電性層を含む。

ｄ）少なくとも２つのスタッククリスタルフィルタが生成されるように、第３の導電性層、および適切な場合は、第２の圧電性層のみが、パターニングされる。

ｅ）第３の導電性層は、接触接続である。

このケースにおいて、方法ステップｄ）、およびｅ）の順序は、固定されない。第３の導電性層の接触接続はまた、第３の導電性層の、適切な場合は、第２圧電性層のパターニング前に行われる。

下部電極上の層スタックの堆積、およびその後に続く最上部導電性層の、適切な場合は、第２の圧電性層のパターニングによって、単純な態様で、最小の処理ステップにより、下部、および中央電極を介して、他方と互いに直接接続されているスタッククリスタルフィルタを少なくとも２つ含む圧電素子の生成を可能にする。

このケースにおいて、中央電極は、第２の導電性層から生成され、かつ上部電極は、第３の導電性層から生成される。この２つの圧電性層は、圧電性材料から生成され、圧電性材料は、薄膜技術によって付与され、この２つの圧電性層は、例えば、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）、またはＰＺＴ（ジルコン酸チタン酸鉛）を含む。しかしながら、それらの生成に適切な任意の他の圧電性材料を使用することも可能である。

例として、アルミニウム、アルミニウム合金、タングステン、モリブデン、またはプラチニウムは、下部、中央あるいは上部電極が生成される導電性層用の材料として利用される。しかしながら、電気的導電性材料に適する任意の他の材料を使用することも、また可能である。例として、シリコン、ＧａＡｓ、またはガラスが、基板材料として用いられる。

本発明による方法の好ましい実施形態において、少なくとも１つの孔が、第２の圧電性層に形成され、かつ第２の導電性層が、付加的に接触接続される。形成された孔（単数、または複数）は、コンタクトホールとして機能し得、コンポーネントにおける第２の導電性層から生成される中央電極は、コンタクトホールを介して、所定の電位に接続可能である。

本発明による方法のさらに好ましい改良型において、第３の導電性層の接触接続前に、生成された少なくとも１つのスタッククリスタルフィルタの共振周波数が計測され、適切な場合は、さらなるステップにおいて、第３の導電性層の層の厚さは、局所的なエッチング除去によって補正される。いわゆる「効率」は、パターニングする方法の間の周波数の調整によってなされ得るため、この改良型は、処理効率を最適にすることが可能である。このケースにおいて、既にパターニングされたスタッククリスタルフィルタの共振周波数を第３の導電性層の層の厚さの改変によって補正することと、例えば、開始ポイントとして、基板のエッジでパターニングされた１つ、または多数のスタッククリスタルフィルタにテスト計測を利用することとの両方が可能である。始動ポイントは、スタッククリスタルフィルタが、１つ、または多数のこの後に続くステップにおいてのみ生成されるこれまでにパターニングされていない第３の導電性層の層の厚みの改変するためのポイントである。さらに、局所的エッチング除去の代わりに、さらなる材料の積層によって第３の導電性層の層の厚さの改変すること、または補正することが、もちろん可能である。

本発明によるさらに好ましい改良型において、第３の導電性層の、適切な場合は、第２の圧電性層のパターニング、および／または第３の導電性層の接触接続前に、少なくとも１つの最上部音響ミラーが生成される。後者は、第３の導電性層に付与される層スタックから好ましくは生成される。層スタックは、電気的導電性金属からなる少なくとも１つの層を含む。前述の層スタックの全ての層が、電気的導電性であることは、特に好ましいことである。これは、最上部音響ミラー全体が電気的導電性であることを保証する。最上部音響ミラーは、スタッククリスタルフィルタで生成された音波を反射し、かつこのように音響的にＳＣＦを遮断する。電気的導電性金属から最上部音響ミラーを生成することは、最上部音響ミラーによる影響があり得るため、上部電極の特定の単純な接触接続を可能にする。これは、さらにいわゆるコンポーネントの「パッケージング」を容易にし、コンポーネントの「パッケージング」は、例えば、さらなる計測なしでいわゆる「フリップチップマウント」によって搭載され得る。

本発明による方法の特に好ましい改良型において、最上部音響ミラーは、高音響インピーダンス、または低音響インピーダンスを交互に有する電気的導電性材料の層のシーケンスから生成される。高音響インピーダンスを有する適切な材料は、例として、金（Ａｕ）、モリブデン（Ｍｏ）、またはタングステン（Ｗ）である。低音響インピーダンスを有する適切な材料例は、アルミニウム（Ａｌ）、またはチタニウム（Ｔｉ）である。

スタッククリスタルフィルタが、また下部に向かって基板から遮断されるために、本発明による方法の好ましい実施形態において、下部電極の生成前に、低音響ミラーは、基板で生成される。前述のミラーは、ダイヤフラムから生成され得、層のキャビティ、または層シーケンスは、高音響インピーダンス、および低音響インピーダンスを交互に有する材料から生成される。低音響インピーダンス有する適切な材料は、例として、シリコン（Ｓｉ）、ポリシリコン、アルミニウム、またはポリマーである。高音響インピーダンス有する適切な材料は、例として、金（Ａｕ）、モリブデン（Ｍｏ）タングステン（Ｗ）、またはプラチニウム（Ｐｔ）である。

本発明による方法のさらに好ましい改良型において、第１、および第２の圧電性層は、異なる層の厚さに堆積される。これは、インピーダンス変圧器の機能し得るコンポーネントを生成することを可能にする。

本発明による方法のさらに特に好ましい改良型において、下部電極、第１圧電性層、中央電極、第２圧電性層、ならびに上部電極は、これらの層から形成される層スタックが、スタッククリスタルフィルタの機械的振動のおおよそ半波長に対応する層の厚さを有するように堆積される。結果として、音響基本モードで動作し得るスタッククリスタルフィルタを生成し、これにより所定のインピーダンスレベルに対する最小共振領域を達成することが可能である。

本発明は、さらに圧電素子を含み、圧電素子は、基板上に少なくとも２つのスタッククリスタルフィルタを含む。各スタッククリスタルフィルタは、少なくとも１つの下部電極、下部電極上に配置された第１の圧電性層、第１の圧電性層上に配置された中央電極、中央電極上に配置された第２の圧電性層、ならびに第２の圧電性層上に配置された上部電極を含む。本発明による圧電素子は、スタッククリスタルフィルタの各下部電極、および各中央電極の少なくとも２つが、互いに直接接続されることで特徴付けられる。

本発明による圧電素子は、少数のプロセスステップにより、生成され得る単純な構造を有し、これにより特にコスト効果を有する。本発明による圧電素子は、さらに、高ストップバンド減衰が重要である用途は、相対的に少数のフィルタ段により実現され得るという利点を有する。このケースにおいて、少なくとも２つのスタッククリスタルフィルタの利用を介して、「シングルエンド」信号の良好な帯域外除去を達成することができる。

本発明の特に好ましい実施形態において、下部電極はグランドされず、下部電極の電位が規定されないことが特に好ましい。

特に、互いに直接接続されている少なくとも２つのスタッククリスタルフィルタの下部電極、およびそれらの各直接接続が１つの層から形成されることが好ましい。さらに、中央電極、ならびにそれらの各直接接続が、また１つの層から形成されることは、特に好ましい。この構造は、特に単純な態様で生成される。

本発明による圧電素子のさらなる特に好ましい実施形態において、各スタッククリスタルフィルタの上部電極は、単一入力、または単一出力として接続される。

少なくとも１つの最上部音響ミラーが上部電極上に配置されることが、特に好ましく、最上部音響ミラーが少なくとも１つの電気的導電性材料から生成されることが特に好ましい。好ましくは、最上部音響ミラーは、上部電極に直接導電的に接続される。本発明による方法に関連して既に記載された材料および構造は、最上部音響ミラーに適切な材料、ならびに構造として考慮されている。結果として、最上部音響ミラーによる上部電極の特に単純な接触接続は、本発明による圧電素子において可能になる。本発明による方法に対して既に記載されたように、これは、コンポーネントの「パッケージング」を容易にする。

本発明のさらなる特に好ましい実施形態において、圧電素子は、基板からスタッククリスタルフィルタを音響的に分離するために、少なくとも１つの最低部音響ミラーを備える。適切なミラーの材料、および構造は、本発明による方法に関して既に説明された。

さらに、本発明による圧電素子が、少なくとも１つのコンタクトホールを含むことが好ましい。このコンタクトホールは、上部電極を通って（または上部電極がそこから生成される第３の導電性を通って）、かつ最上部圧電性層を通って伸び、このコンタクトホールを介して、少なくとも１つの導電性材料により、中央電極の所定の電位に接続され得る。このケースにおいて、上部音響ミラーを形成することに関しては、同じ導電性材料が、所定の電位と中央電極を接続するために利用されることは、特に好ましい。コンポーネントのこの構造は、中央電極の上部ミラー、および接触接続は、このケースにおいて同じ層から生成されるため、最小数の堆積ステップ、およびパターニングステップにより、特に単純な態様で達成され得る。

本発明による方法に関して理由を既に説明されているように、本発明の圧電素子に対して、少なくとも１つのコンポーネントのスタッククリスタルフィルタにおいて、下部電極、第１の圧電性層、中央電極、第２の圧電性層、および上部電極を含む層スタックの層の厚さが、スタッククリスタルフィルタの機械的振動のおおよそ半波長に対応することが、特に好ましい。好ましくは、前述の層スタックの層の厚さは、コンポーネントの全てのスタッククリスタルフィルタにおいて実質的に同じ大きさである。

本発明のさらに好ましい実施形態において、圧電素子は、少なくとも１つの２段シングルエンド狭帯域フィルタ、少なくとも１つのインピーダンス変換器、少なくとも１つの電力分配器、および／または少なくとも１つのバランスフィルタを備える。

本発明による圧電素子が、インピーダンス変換器を備える場合、第１、および第２のスタッククリスタルフィルタにおいて、第１の圧電性層が第２の圧電性層より薄いことが、特に好ましい。このケースにおいて、ＳＣＦの下部、および上部電極が、異なる面積の形、および／または面積コンテンツを有することが好ましい。これは、フィルタ入力と出力との間の特定の低反射インピーダンス変換を可能にする。

本発明は、図１〜７を参照して以下により詳細を説明する。

図１Ａ〜Ｅは、本発明による方法の好ましい実施形態の概略図を示す。図１Ａは、基板１０を図示し、基板１０内に、例えば、リトグラフィ、またはエッチングのような従来のパターニング技術によって、トレンチが生成される。層スタックは、前述のトレンチに堆積させら、前述の層スタックは、最低部音響ミラー５０、および第１の導電性層を生成するために層５２、５４、５６、５８を含む。下部電極１４は、第１の導電性層から生成される。

この層スタックの堆積後に、最低部音響ミラー５０、および下部電極１４は、パターニングされる。これは、例えば、独国特許出願第１９９ ４７ ０８１号明細書に記載されているＣＭＰ法によってなされ得る。

図１Ｂは、パターニングされた最低部音響ミラー５０、およびパターニングされた下部電極１４を有する基板１０を示す。第１の圧電性層１６、第２の導電性層、第２の圧電性層２０、および第３の導電性層２２は、ミラー５０、および下部電極１４を有する基板の上に続いて順番に堆積される。これは、図１Ｃに示されている。その後、最上部導電性層２２は、例えば、リトグラフィ、またはエッチングによってパターニングされ得る。この１つの層２２のみのパターニングを介して、単純な態様で、記載された層のシーケンスを有する２つのスタッククリスタルフィルタ３０、３２の生成を可能にする。

しかしながら図１Ａ〜１Ｅで示されるような本発明による方法の好ましい実施形態において、最初に、孔が、図１Ｄで示されるパターンニングステップで、第３の導電性層２２、および第２の圧電性層２０に生成される。これらの孔は、コンタクトホールとして機能し得る。コンタクトホールを介して、第２の導電性層１８から形成される中央電極は、所定の電位、好ましくはグランドに接続され得る。

同時に、例えば、少なくとも１つのスタッククリスタルフィルタの生成が、エッチングによって基板上の少なくとも１つの選択されたテスト領域で可能になる。テストＳＣＦの共振周波数は、中間ステップで、このテスト構造において計測され得る。基板の異なる位置上で複数のテストＳＣＦの生成が可能であることは、いうまでもない。計測された共振周波数は、所望の共振周波数を有するスタッククリスタルフィルタを得るために、第３の導電性層（２２）の層の厚さを後で補正することが必要かどうかを決定するために用いられ得る。第３の導電性層２２の層の厚さは、適切な場合、局所的なエッチング除去によって補正され得る。この局所的なエッチング除去は、例えば、局所的なイオンビームエッチングによって達成される。しかしながら、第３の導電性層２２の層の厚さは、材料のさらなる堆積によって増加されることもまた考えられる。

その後、図１Ｅで示されるように、異なる電気的導電性金属４２、４４、４６からなる層スタック４０は、さらなる堆積ステップで堆積される。このケースにおいて、層のシーケンスは、金属が交互に高インピーダンス、または低インピーダンスを有するように選定される。結果として、これらの金属層４２、４４、４６は、最上部音響ミラー４８を生成するために適している。最上部音響ミラー４８は、続くパターンニングステップで生成される（図１Ｅ）。加えて、金属層４２、４４、および４６によって、第２の導電性層１８から形成される中央電極と、例えば、グランドのような所定の電位との間の導電性接続と、第３の導電性層２２から形成された上部電極とそれぞれの信号入力、または信号出力との間の接続との両方の生成を可能にする。

図１Ｅに図示されたパターンニングステップにおいて、最上部音響ミラーに加えて、スタッククリスタルフィルタ３０、および３２はまた、金属層４２、４４、および４６、ならびに第３の導電性層２２に対応した１つ、または多数のエッチングによって生成される。

前述された方法は、特に単純な態様で基板のスタッククリスタルフィルタのパターンニングと接触接続との両方を達成し得る。

図２〜７は、本発明による圧電素子の様々な好ましい実施形態の概略を図示する。これらの図の全てにおいて、同一の構造部分は、同一の参照数字によって示されている。任意の図において、これらの構造部分は、コンポーネントの様々な要素において、より良好に識別する目的のために、指標（’）、または（’’）を与えられる。任意の図において、実際的に上位のエレメントのみが、明瞭さを保つために参照符号を与えられる。しかしながら、これらの図において、コンポーネントの個々の構造部分は、アナログの参照符号を割り当てられる。参照符号は、前述の図面との比較から直接的に明瞭である。以下に記載されるコンポーネントは、本発明による方法に従って特に単純に生成され得る。

図２は、２段シングルエンド狭帯域フィルタ３５０を備える本発明による圧電素子の好ましい実施形態を図示する。

前述のフィルタは、２つのスタッククリスタルフィルタ３００、３２０から構成される。２つのスタッククリスタルフィルタ３００、３２０は、これらの下部電極１１４、１１４’を介して、共通の接続１１５によって、互いに直接接続されている。各ＳＣＦ３００、３２０は、第１の圧電性層１１６、１１６’、中央電極１１８、１１８’、第２の圧電性層２００、２００’、および上部電極２２０、２２０’を備える。中央電極は、共通の接続１１９を介して、互いに直接接続され、グランドされている。一方のＳＣＦ３００の上部電極２２０は、信号入力と接続され、かつ他方のＳＣＦ３２０の上部電極２２０’は信号出力に接続されている。

フィルタの選択性をさらに増加するために、図３で図示されたフィルタにおいて、図２で示された「シングルエンド狭帯域フィルタ」３５０、３５２の２つは、４段フィルタを形成するために内部接続されている。

図４で図示された圧電素子は、インピーダンス変換器３６０のように動作する。ここで示される実施形態において、インピーダンス変換器は、ＳＣＦ３００、３２０の各第１の圧電性層１１６、１１６’が、各第２の圧電性層より小さい層の厚さを有するという事実によって達成される。加えて、インピーダンス変換器３６０の１つのＳＣＦ３００において、下部電極１１４、および上部電極２２０の領域は、異なる規模で構成され、そのため、フィルタ入力と出力との間の低反射インピーダンス変換が達成される。

図５は、電力分配器３７０として機能する圧電素子を図示している。３つのＳＣＦ３００、３２０、３３０は、それらの下部電極１１４、１１４’、１１４’’、ならびにそれらのグランドされた中央電極１１８、１１８’、１１８’’を介して、互いに直接接続されている。一方のＳＣＦ３００の上部電極２２０は、信号入力と接続され、他方の各ＳＣＦ３２０、３３０の上部電極は信号出力に接続されている。

図６、および７に図示されているフィルタは、バランスフィルタ３９０である。それらは、各ケースにおいて４つのＳＣＦ３００、３２０、３００’、３２０’を備え、４つのＳＣＦの全ては、中央電極１１８を介して、互いに直接接続されている。各ケースにおいてＳＣＦの２つは、各下部電極を介して、互いに直接接続され、そのため、２つのＳＣＦの対３７０、３８０を形成する。ＳＣＦの対３７０、３８０において、一方のＳＣＦ３００、３００’の上部電極は、信号入力と接続され、他方のＳＣＦ３２０、３２０’の上部電極は、信号出力に接続されている。

図６に図示されたフィルタにおいて、中央電極は、グランドされない、すなわち、「フローティング」であるのに対して、図７に図示されたフィルタの中央電極は、グランドに接続される。

図１Ａは、本発明による方法の好ましい実施形態の概略図を示す。 図１Ｂは、本発明による方法の好ましい実施形態の概略図を示す。 図１Ｃは、本発明による方法の好ましい実施形態の概略図を示す。 図１Ｄは、本発明による方法の好ましい実施形態の概略図を示す。 図１Ｅは、本発明による方法の好ましい実施形態の概略図を示す。 図２は、２段シングルエンド狭帯域フィルタを備える本発明による圧電素子の概略図を示す。 図３は、２つの直列接続された２段シングルエンド狭帯域フィルタを備える本発明による圧電素子の概略図を示す。 図４は、インピーダンス変換器を備える本発明による圧電素子の概略図を示す。 図５は、電力分配器を備える本発明による圧電素子の概略図を示す。 図６は、「フローティング」中央電極を有するバランスフィルタを備える本発明による圧電素子の概略図を示す。 図７は、グランドされた中央電極を有するバランスフィルタを備える本発明による圧電素子の概略図を示す。

Claims (29)

1. 少なくとも２つのスタッククリスタルフィルタ（３０、３２）を備える圧電素子を製作する方法であって、
   該方法は、
   ａ）基板（１０）が提供されるステップと、
   ｂ）該基板（１０）上において、該基板（１０）上に設けられた第１の導電性層から少なくとも１つの下部電極（１４）が生成されるステップと、
   ｃ）該基板（１０）上において、少なくとも該下部電極（１４）の領域において、層スタックが設けられるステップであって、該層スタックは、最下部層から始めて、第１の圧電性層（１６）、第２の導電性層（１８）、第２の圧電性層（２０）および第３の導電性層（２２）を含む、ステップと、
   ｄ）該第３の導電性層（２２）のみがパターニングされ、これにより、少なくとも２つのスタッククリスタルフィルタ（３０、３２）が生成されるステップであって、互いに直接接続された該少なくとも２つのスタッククリスタルフィルタ（３０、３２）の該下部電極（１４）および該下部電極（１４）のそれぞれの直接接続は、１つの層から形成されており、互いに直接接続された該少なくとも２つのスタッククリスタルフィルタ（３０、３２）の該第２の導電性層（１８）および該第２の導電性層（１８）のそれぞれの直接接続は、１つの層から形成されている、ステップと、
   ｅ）該第３の導電性層（２２）が信号入力または信号出力に接触接続されるステップと
   を包含する、方法。
2. ステップｄ）の後に、かつ、ステップｅ）の前に、前記第２の圧電性層（２０）をパターニングするステップをさらに包含する、請求項１に記載の方法。
3. 少なくとも１つの開口部（７０）が前記第２の圧電性層（２０）に生成され、さらに、前記第２の導電性層（１８）が所定の電位に接触接続される、請求項１または２に記載の方法。
4. ステップｅ）の前に、前記生成されたスタッククリスタルフィルタ（３０、３２）のうちの少なくとも１つの共振周波数が測定され、さらなるステップにおいて、前記第３の導電性層（２２）の層厚が、局所的なエッチングでの除去によって修正される、請求項１〜３のいずれか一項に記載の方法。
5. ステップｄ）および／またはｅ）の前に、少なくとも１つの最上部音響ミラー（４８）が、好適には、前記第３の導電性層（２２）上に設けられた層スタック（４０）から生成され、該層スタック（４０）は、導電性金属からできた少なくとも１つの層を有し、好適には、該層スタック（４０）のすべての層が導電性である、請求項１〜４のいずれか一項に記載の方法。
6. 前記最上部音響ミラー（４８）は、高音響インピーダンスと低音響インピーダンスとを交互に有する導電性金属の層シーケンス（４２、４４、４６）を備える、請求項５に記載の方法。
7. 前記第１の圧電性層（１６）および前記第２の圧電性層（２０）は、異なった層厚を有する、請求項１〜６のいずれか一項に記載の方法。
8. ステップｂ）の前に、前記基板（１０）に最下部音響ミラー（５０）が生成される、請求項１〜７のいずれか一項に記載の方法。
9. 前記最下部音響ミラー（５０）は、高音響インピーダンスと低音響インピーダンスとを交互に有する材料からできた下部シーケンス（５２、５４、５６、５８）を備える、請求項８に記載の方法。
10. 前記下部電極（１４）、前記第１の圧電性層（１６）、前記中央電極（１８）、前記第２の圧電性層（２０）および前記上部電極（２２）は、該下部電極（１４）、該第１の圧電性層（１６）、該中央電極（１８）、該第２の圧電性層（２０）および該上部電極（２２）から形成された層スタック（６０）が、前記スタッククリスタルフィルタ（３０、３２）の機械的振動の波長のほぼ半分に対応する層厚を有するように堆積される、請求項１〜９のいずれ一項に記載の方法。
11. 少なくとも２つのスタッククリスタルフィルタ（３００、３２０）を基板上に備える圧電素子（３５０、３５４、３６０、３７０、３９０）であって、
    各スタッククリスタルフィルタ（３００、３２０）は、
    少なくとも１つの下部電極（１１４、１１４’）と、
    該下部電極の上方に配置された第１の圧電性層（１１６、１１６’）と、
    該第１の圧電性層の上方に配置された中央電極（１１８、１１８’）と、
    該中央電極の上方に配置された第２の圧電性層（２００、２００’）と、
    該第２の圧電性層の上方に配置された上部電極（２２０、２２０’）と
    を備え、
    該スタッククリスタルフィルタ（３００、３２０）のそれぞれの下部電極（１１４、１１４’）のうちの少なくとも２つは、互いに直接接続され、該スタッククリスタルフィルタ（３００、３２０）のそれぞれの中央電極（１１８、１１８’）のうちの少なくとも２つは、互いに直接接続され、
    互いに直接接続された該少なくとも２つのスタッククリスタルフィルタ（３００、３２０）の該下部電極（１１４、１１４’）および該下部電極のそれぞれの直接接続（１１５）は、１つの層から形成されており、互いに直接接続された該少なくとも２つのスタッククリスタルフィルタ（３００、３２０）の該中央電極（１１８、１１８’）および該中央電極のそれぞれの直接接続（１１９）は、１つの層から形成されている、圧電素子。
12. 前記下部電極（１１４、１１４’）は、グランドされていない、請求項１１に記載の圧電素子。
13. 前記下部電極（１１４、１１４’）の電位は、フローティングしている、請求項１１または１２に記載の圧電素子。
14. 前記スタッククリスタルフィルタ（３００、３２０）の下部電極（１１４、１１４’）上で互いに直接接続された該スタッククリスタルフィルタの前記上部電極（２２０、２２０’）は、信号入力または信号出力として用いられる、請求項１１〜１３のいずれか一項に記載の圧電素子。
15. 前記圧電素子は、少なくとも１つの最下部音響ミラー（５０）を備える、請求項１１〜１４のいずれか一項に記載の圧電素子。
16. 前記上部電極（１１４、１１４’）の上方に、少なくとも１つの最上部音響ミラー（４８）が配置されている、請求項１１〜１５のいずれか一項に記載の圧電素子。
17. 前記最上部音響ミラー（４８）は、少なくとも１つの導電性材料から形成されている、請求項１６に記載の圧電素子。
18. 前記最上部音響ミラー（４８）は、前記上部電極（２２０、２２０’）と導通するように直接接続されている、請求項１７に記載の圧電素子。
19. 前記圧電素子は、少なくとも１つのコンタクトホール（７０）を備え、該コンタクトホールは、前記上部電極（２２０、２２０’）および前記上部圧電性層（２００、２００’）を通って延び、該コンタクトホールを介して、前記中央電極（１１８、１１８’）は、少なくとも１つの導電材料を用いて、所定の電位に接続され得る、請求項１１〜１８に記載の圧電素子。
20. 前記最上部音響ミラー（４８）を形成するために用いられる前記少なくとも１つの導電材料のうちの１つは、前記中央電極（１１８、１１８’）を前記所定の電位に接続するためにも用いられる、請求項１９に記載の圧電素子。
21. 前記圧電素子は、少なくとも１つの２段シングルエンドフィルタ（３５０）を備え、該少なくとも１つの２段シングルエンドフィルタ（３５０）は、請求項１１〜２０に記載の態様で構成され接続された第１および第２のスタッククリスタルフィルタ（３００、３２０）のうちの少なくとも１つを備え、
    該第１のスタッククリスタルフィルタ（３００）の前記上部電極（２２０）は、信号入力として接続され、該第２のスタッククリスタルフィルタ（３２０）の前記上部電極（２２０’）は、信号出力として接続され、前記中央電極（１１８、１１８’）は、グランドされている、請求項１１〜２０のいずれか一項に記載の圧電素子。
22. 前記圧電素子は、少なくとも２つの直列接続された２段シングルエンドフィルタ（３５０、３５２）を備える、請求項２１に記載の圧電素子。
23. 前記圧電素子は、少なくとも１つのインピーダンス変換器（３６０）を備え、該少なくとも１つのインピーダンス変換器（３６０）は、請求項１〜２０に記載の態様で構成され接続された第１および第２のスタッククリスタルフィルタ（３００、３２０）のうちの少なくとも１つを備え、
    該第１のスタッククリスタリフィルタ（３００）の前記上部電極（２２０）は、信号入力として接続され、該第２のスタッククリスタルフィルタ（３２０）の前記上部電極（２２０’）は、信号出力として接続され、該第１および第２のスタッククリスタルフィルタ（３００、３２０）の前記中央電極（１１８、１１８’）は、グランドされ、該第１のスタッククリスタルフィルタ（３００）のインピーダンスは、該第２のスタッククリスタルフィルタ（３２０）のインピーダンスよりも小さい、請求項１１〜２２のいずれか一項に記載の圧電素子。
24. 前記第１および前記第２のスタッククリスタルフィルタ（３００、３２０）において、前記第１の圧電性層（１１６、１１６’）は、前記第２の圧電性層（２００、２００’）よりも薄い、請求項２３に記載の圧電素子。
25. 前記下部電極（１１４、１１４’）および前記上部電極（２２０、２２０’）は、異なった表面形状および／または表面サイズを有する、請求項２３または２４に記載の圧電素子。
26. 前記圧電素子は、少なくとも１つの電力分割器（３７０）を備え、該少なくとも１つの電力分割器（３７０）は、請求項１１〜２０に記載の態様で構成され接続された第１、第２および第３のスタッククリスタルフィルタ（３００、３２０、３３０）を少なくとも備え、
    該第１のスタッククリスタルフィルタ（３３０）の前記上部電極（２２０）は、信号入力として接続され、該第２および第３のスタッククリスタルフィルタ（３２０、３３０）の前記上部電極（２２０’、２２０’’）は、それぞれ、信号出力として接続され、該第１、該第２および該第３のスタッククリスタルフィルタ（３００、３２０、３３０）の前記下部電極（１１４、１１４’、１１４’’）および前記中央電極（１１８、１１８’、１１８’’）は、互いに直接接続され、該中央電極（１１８、１１８’、１１８’’）は、グランドされている、請求項１１〜２０のいずれか一項に記載の圧電素子。
27. 前記圧電素子は、少なくとも１つのバランスフィルタ（３９０）を備え、該少なくとも１つのバランスフィルタ（３９０）は、４つのスタッククリスタルフィルタ（３００、３００’、３２０、３２０’）を備え、該４つのスタッククリスタルフィルタ（３００、３００’、３２０、３２０’）の中央電極（１１８）は、互いに直接接続され、該４つのスタッククリスタルフィルタ（３００、３００’、３２０、３２０’）のうちの各２つの前記下部電極（１１４）は、請求項１１〜２０に記載の態様で互いに直接接続され、これにより、２つのスタッククリスタルフィルタペア（３７０、３８０）が形成され、各スタッククリスタルフィルタペア（３７０、３８０）において、１つの上部電極（２２０）が信号入力として接続されており、１つの上部電極（２２０’）が信号出力として接続されている、請求項１１〜２０のいずれか一項に記載の圧電素子。
28. 前記中央電極（１１８）は、グランドされている、請求項２７に記載の圧電素子。
29. 前記圧電素子の前記スタッククリスタルフィルタ（３００、３２０）のうちの少なくとも１つにおいて、前記第１の電極（１１４）、前記第１の圧電性層（１１６）、前記中央電極（１１８）、前記第２の圧電性層（２００）および前記上部電極（２２０）が層スタック（６０）を形成し、該層スタック（６０）の層厚は、該スタッククリスタルフィルタ（３００、３２０）の機械的振動の波長のほぼ半分に対応する、請求項１１〜２８のいずれか一項に記載の圧電素子。

Images