JPS60205753A - 非同期出口スケジユ−ル要求処理方式 - Google Patents

非同期出口スケジユ−ル要求処理方式

Info

Publication number
JPS60205753A
JPS60205753A JP6393184A JP6393184A JPS60205753A JP S60205753 A JPS60205753 A JP S60205753A JP 6393184 A JP6393184 A JP 6393184A JP 6393184 A JP6393184 A JP 6393184A JP S60205753 A JPS60205753 A JP S60205753A
Authority
JP
Japan
Prior art keywords
asynchronous exit
interrupt
asynchronous
mode
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6393184A
Other languages
English (en)
Inventor
Akikazu Nakagawa
仲川 明和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6393184A priority Critical patent/JPS60205753A/ja
Publication of JPS60205753A publication Critical patent/JPS60205753A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)発明の技術分野 本発明は非同期出口スケジュール要求処理方式に係り、
特に複数のモードで動作するプロセンサの成るモードの
プログラムからユーザモードのプログラムへ戻る際の非
同期出口スケジュール要求の処理を改善した非同期出口
スケジュール要求処理方式に関する。
(0)技術の背景 プロセッサの中には複数のモードで動作する形式のもの
がある。この種プロセッサにおいては、成るモードでの
動作から他のモードの動作への切換えが必要である。そ
の際に切換えのための処理を施行せねばならないが、そ
の処理に要する時間は、プロセッサの制御に費やされる
時間であってプロセッサでデータを処理するのに費やさ
れる純データ処理時間ではないから、可能な限り短いこ
とが要求されるところである。
又、そのような要求を満たしつつ、複数のプログラムの
うちの成る種のプログラムの他の種のプログラムに優先
しての実行も手に入れたいという要求も存在する。
しかしながら、従来のこの種要求を満たすべく開発され
実用に供されている技法は、上述の要求を悉く満たし得
゛ζいないので、これを解決するに足りる技術手段の開
発が要望されている。
(+’)従来技術と問題点 従来の複数のモード(例えば、ユーザモード、スーパバ
イザモード)を有するプロセッサのためのオペレーティ
ングシステ・におけるユーザモードのプログラムへの事
象通知方法の1つに「非同期出口」がある。
この「非同期出口」の処理は割込み/トラップ処理(第
1図のステップSl、32参照)からユーザモードへ戻
るに際してソフトウェアで非同期出口スケジュール要求
発生の有無をチェックしく第1図のステップ53.S4
)、その要求が出されているならば非同111出口を動
作させる(第1図のステップS5)如12.・のであっ
た。
このような処理のためのチェックが通常かなり低い頻度
でしか発生しない、つまり存在する確率が小さいスケジ
ュール要求に対しそれよりも高む頻度で行なう仕組みに
なっているから、チェックのオーバーヘッドが大きくな
らざるを得なかった。
又、このような不具合を回避せんとして、プロセッサに
おけるスーパバイザの割込みレベルをユーザプログラム
の割込みレベルよりも高くするようにしたオペレーティ
ングシステムも既に存在するが、その方式によると、ユ
ーザプログラムを高い割込みレベルに設定し得ないとい
う不具合から逃れ得ない。
(ニ)発明の目的 本発明は上述したような従来方式の有する欠点に鑑みて
為されたもので、その目的は上述したようなオーバーヘ
ッドの削減、ユーザプログラムの高い割込みレベルへの
設定を可能にする非同期出口スケジュール要求処理方式
を提供することにある。
け)発明の構成 そして、この目的達成のため、本発明方式は複数のモー
ドで動作するプロセッサの成るモードのプログラムから
ユーザモードのプログラムへ戻る際の非同期出口スケジ
ュール要求を処理する非同期出口スケジュール要求処理
方式において、上記ユーザモードになったときその旨を
表示する手段と、ランチと、上記ユーザモード以外のモ
ードでの非同期出口スケジュール要求の発生に応答して
上記ランチをセントする手段と、上記ユーザモード表示
手段及びラッチの出力に応答して非同期出口スケジュー
ル用割込みを発生する手段とを備え、発生した非同期出
口スケジュール用割込みに応答して非同期出口を動作さ
せるようにしたものである。
(・)発明の実施例 以下、添(=J図面を参照しながら本発明の詳細な説明
する。
第2図は本発明の一実施例を示す。この図において、1
は複数のモード例えばユーザモード及びスーパバイザモ
ードで動作するプロセッサで、そこにはプロセス単位の
制御テーブル2を有する。
このテーブルはスーパバイザモードでオペレーティング
システムが管理する領域に設けられるものである。3は
プロセッサ1のスティタス出力4に接続されたスティタ
スデコーダで、スーパバイザモード出力5及びユーザモ
ード出力6を有する。
7はプロセッサ1のリード/ライト (R/W)出力8
、アドレス出力9、及びスティタスデコーダ3のスーパ
バイザモード出力5に接続されたアドレスデコーダであ
る。リード/ライト出力8及びアドレス出力9にはプロ
セッサ1がスーパバイザモードで予め決められた領域を
アクセスしているときにリード/ライト信号及びそのア
クセスのためのアドレス信号が現われるようになってい
る。
IOはスーパバイザモードのプログラムによってアドレ
スデコーダ7を介してセントされ、そしてリセットされ
るラッチである。11はラッチ10及びスティタスデコ
ーダ3の出力6に接続されたアンドゲートで、その出力
は非同期出口スゲジュール用割込み信号をプロセッサ1
に対して発する割込み制御部12へ供給される。
次に、上述実施例によれば非同期出口が如何にして動作
せしめられるかを説明する。
本発明において、通常の割込み/トラップが生ずると(
第3図のステップ5IO)、第1図に示す方式とは異な
ってその割込みに対応した処理(第3図のステップ51
1)だけをして復帰するくステップ512)。
プロセッサ1がスーパバイザモードにある間に非同期出
口スケジュール要求が生ずると、その要求はプロセス単
位の制御テーブル2に記録される。
そして、スーパバイザモードのプログラムにおいて、プ
ロセス切換え(ディスパッチ)処理が必要になると(第
4図のステップ520)、現プロセスの状態退避を行な
い(ステップ521)、次いで新プロセスの選択(ステ
ップ522)を行なった後、そのプログラムが制御テー
ブル2に非同萌出ロステップ要求のあったことを示すピ
ッl−が立、)′ζいるか否かのヂエノクを行・ない、
そのビットが立っているならばプログラムはアドレスデ
コーダ7を介して割込みランチ10をセントする(ステ
ップ523)。然る後に、新プロセスの状態を復元して
(ステップ524)新プロセスへ復帰する(ステップ5
25)。
又、実行中のプロセスに対して非同期出口スケジュール
要求が出された場合には(第5図のステップ530)、
その要求を制御テーブル2に記録する(ステップ531
)。プロセスが現在実行中のプロセスであること及び制
御テーブルにビットが立てられていることに応答してプ
ログラムはアドレスデコーダ7をして割込みランチ10
を七ソトシて(ステップ532)復帰する(ステップ5
33)。
そして、上述のようにして割込みランチ10がセットさ
れた後において、プロセッサ1の動作モードがスーパバ
イザモードからユーザモードに変わると、そのことがス
ティタスデコーダ3にて検出されてその旨の出力信号が
アンドゲート11へ供給される。これに先立ってアント
ゲ−1−11にはラッチ10から信号が供給されている
から、ユーザモードに切り換わったことに応答して割込
み制御部12は非同期出口スケジュール用割込み信号を
プロセッサ1に対して発しく第6図のステップ540)
、これに応答するプロセッサプログラムは非同期出口を
動作させて(ステップ541)復帰する(ステップ54
2)。
このように、スーパバイザモードにおいて非同期出口ス
ケジュール要求が発生し、その後に動作モードがスーパ
バイザモードからユーザモードに戻るとき、割込みが発
生させられて非同期出口を動作させるようにしているか
ら、従来第1図に示すようなスケジュール要求チェック
から惹起せしめられるオーバーヘッドを大幅に削減し得
る。又、本発明は割込みレベルを使用しての処理ではな
いから、ユーザプログラムを高い割込みレベルで動作さ
せることができるという大きなメリットも得られる。
なお、上記実施例においては、説明の都合上、スティタ
スデコーダ3、アドレスデコーダ7、ラッチ10、アン
ドゲート11、割込み制御部12をプロセッサ1に対し
て外付けする例について述べたが、これに限定されるも
のではなく、プロセッサ1内に一体に作り上げられてい
るものであってもよいことは云うまでもない。又、動作
モー1′も上述の2つのモードの場合に限定されず、他
の場合にも本発明を同等に用い得るものである。
0)発明の効果 以上述べたように、本発明によれば ■非同期比ロスケジュール要求チェックのオーバーヘッ
ドを大幅に削減し得る、 ■■の効果をユーザプログラムの割込みレベルの高位化
を妨げることなしに得られる、等の効果が得られる。
【図面の簡単な説明】
第1図は従来の非同期出口スケジュール要求の処理態様
を散す図、第2図は本発明の一実施例を示す図、第3図
乃至第6図は本発明実施例の処理態様を示す図である。 図中、1はプロセッサ、2は制御テーブル、3はスティ
タスデコーダ、7はアドレスデコーダ、10はランチ、
11はアンドゲート、12は割込み制御部である。 第1図 第2図 第3図 第4図 第6図

Claims (1)

    【特許請求の範囲】
  1. 複数のモードで動作するプロセッサの成るモードのプロ
    グラムからユーザモードのプログラムへ戻る際の非同期
    出口スケジュール要求を処理する非同期出口スケジュー
    ル要求処理方式において、上記ユーザモードになったと
    きその旨を表示する手段と、ラッチと、上記ユーザモー
    ド以外のモードでの非同期出口スケジュール要求の発生
    に応答して上記ランチをセントする手段と、上記ユーザ
    モード表示手段及びランチの出力に応答して非同期出口
    スケジュール用割込みを発生ずる手段とを備え、発生し
    た非同期出口スケジュール用割込みに応答して非同期出
    口を動作さ・Uるようにしたことを特徴とする非同期出
    口スケジュール要求処理方式。
JP6393184A 1984-03-30 1984-03-30 非同期出口スケジユ−ル要求処理方式 Pending JPS60205753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6393184A JPS60205753A (ja) 1984-03-30 1984-03-30 非同期出口スケジユ−ル要求処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6393184A JPS60205753A (ja) 1984-03-30 1984-03-30 非同期出口スケジユ−ル要求処理方式

Publications (1)

Publication Number Publication Date
JPS60205753A true JPS60205753A (ja) 1985-10-17

Family

ID=13243585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6393184A Pending JPS60205753A (ja) 1984-03-30 1984-03-30 非同期出口スケジユ−ル要求処理方式

Country Status (1)

Country Link
JP (1) JPS60205753A (ja)

Similar Documents

Publication Publication Date Title
JPS62162146A (ja) マルチプロセッサシステムの試験方法
US6295602B1 (en) Event-driven serialization of access to shared resources
US7216252B1 (en) Method and apparatus for machine check abort handling in a multiprocessing system
JPS60205753A (ja) 非同期出口スケジユ−ル要求処理方式
CN115098230A (zh) 管理线程的方法及装置
JPH01214939A (ja) シングルチップマイクロコンピュータ
CN110851239A (zh) 一种type-i型硬实时高可靠性全虚拟化方法
JPH04232559A (ja) システムのプロセッサ間対話方法及び該方法を実施するためのシステム
JP2708636B2 (ja) 情報処理装置の保守制御方法
JPH0673099B2 (ja) ファイル装置の占有制御方式
TW202138985A (zh) 事件提示方法、移動終端及可讀儲存介質
JPH11338712A (ja) 割込順序保存回路
JPS584365B2 (ja) リセツト制御システム
JPH09179822A (ja) コンソール画面制御方法
JPH039489B2 (ja)
JPS6024648A (ja) 仮想計算機システム内組入れ中央処理装置決定処理方法
JPH03100833A (ja) 仮想計算機方式の計算機システム
JPH05241861A (ja) オペレーティングシステムの空きメモリ管理方式
JPH087692B2 (ja) 仮想計算機システムにおけるタイマ制御方式
JPH01263763A (ja) 多重処理計算機
JPH02108149A (ja) マルチプロセッサの排他制御機構
JPH03252886A (ja) シングルチップマイクロコンピュータ
JPS60160466A (ja) 階層形シ−ケンス制御装置
JPH10312298A (ja) 仮想計算機方式
JPH04347756A (ja) チャネル状態読み出し方式