JPS60201439A - マイクロプログラム制御方式 - Google Patents

マイクロプログラム制御方式

Info

Publication number
JPS60201439A
JPS60201439A JP5790784A JP5790784A JPS60201439A JP S60201439 A JPS60201439 A JP S60201439A JP 5790784 A JP5790784 A JP 5790784A JP 5790784 A JP5790784 A JP 5790784A JP S60201439 A JPS60201439 A JP S60201439A
Authority
JP
Japan
Prior art keywords
address
instruction
memory
micro
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5790784A
Other languages
English (en)
Inventor
Kazuhiko Ono
和彦 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP5790784A priority Critical patent/JPS60201439A/ja
Publication of JPS60201439A publication Critical patent/JPS60201439A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は、命令自身が次に実行する命令のアドレスを含
む、ネクストアドレス方式の水平型マイクロプログラム
制御方式に関する。
(従来技術) 水平型マイクロプログラムは、命令をいくつかのフィー
ルドに分割するとともに、各フィールドが、それぞれ独
立に対象とする回路全制御し、さらに同時並列に命令を
実行するため、高速回路の制御に適している。しかしな
がら、命令中に、次に実行すべき命令のアドレス全台む
ことヤ、谷フィールドに分けていることから、垂直型マ
イクロプログラムに比べ、1ワード当90ビツト長が長
くなり、これらの命令群勿格納するメモリの容量が大き
くなるという欠点とともに、一部の分岐命令を除き、常
に次に実行する命令のアドレスが決まっているために、
ある命令のかたまりを共通に使用することができず、同
じ命令の組み合せでめっても、別々に別個にメモリ領域
に格納しなければならない。これもメモリ容量を増大さ
せる一因である。またプログラム中に同じ命令が出て来
たとしても、やはり独立にメモリに格納しなければなら
ない。
ところで、近年、マイクロプログラム制御のハードウェ
アをもつ装置のマイクロプログラムを書き換えることに
より、異なる機能をもつ装置を実現し、ハードウェアに
かかる負担を軽減するとともに、ハードウェア開発にか
かる工数を短縮できることから、マイクロプログラム制
御方式がとみに注目されている。
(発明の目的) 本発明はメモリの有効利用を計った新規な水平型マイク
ロプログラム制御方式を提供することを目的とする。
(発明の構成) 本発明は、1マイクロ命令中の複数個のアドレス指定部
會設け、この中の1つ全選択することによって次に実行
すべき命令のアドレス金規定するようにしたことを特徴
とする。
(実施ψIJの説明) 以下、本発明の一実施例を図面を参照して説明する。第
1図は、基本的な水平型マイクロ命令の例で、命令はフ
リップ70ツブ、レジスタのセット、リセット金コント
ロールするフィールド(以下、CTLI 、C’l’L
2という)、レジスタ間のデータ転送を操作する転送フ
ィールド(以下、MOVという)、レジスタおよびフラ
グの内容をチェックし、マイクロ命令の分岐を制御する
テストフィールド(以下、TSTという)、次に実行す
べきマイクロ命令のアドレスを示すネクストアドレスフ
ィールド(以下、NAという)の4種類のフィールドに
分かれている。ここで、テストフィールドに関しては、
七のテスト結果(0,1)をアドレスのビットに修飾す
ることにより、テスト結果により、偶数番地と奇数番地
とに処理が分岐するものでめる。第2図はメモリに格納
ちれた状態での各マイク1コ命令のネタストアドレス(
NA)を示し、さらにこれをアドレスO査地を起点とし
て順次実行した場合のアドレスの遷移ケ第3図に示す。
第4図に本発明の一実施例で用いる水平型マイクロ命令
の構成例を示す。ここで、各フィールドの意味は第1図
のマイクロ命令と同じでるるか、ネクストアドレスは2
種類のフィールド金石している。第5図は本発明の一実
施例の回路ブロック図、第6図はメモリに格納されたマ
イクロ命令の状態図、第7図はその実行シーケンスを示
す70−図でめる。第5図に於て、1はマイクロ都令を
格納するメモ1ハ 2は読み出した命令を格納するレジ
スタ、3はメモリのアドレスをデコードするアドレスデ
コーダ、4idコントロールフイールドをデコードし、
各フリップフロップ、レジスタ全セット、リセットする
フィールドデコーダ、5はフィールドデコーダからの出
力でセット、リセットされ、ネタストアドレスの選択を
行なうフリップフロップ、6は前記フリップフロップの
出力により、ネクストアドレスを切換えるセレクタであ
る。さらにフリップフロップ5が10”のときネクスト
アドレス1(NAI)、1″のときにネクストアドレス
2(NA2)が選択されるものとする。
今、第3図の従来例によるマイクロ命令の実行順序を説
明すると、0番地からスタートし、0番地に格納される
マイクロ命令のネクストアドレス″6”に従い、次いで
6番地の命令が実行される。
かくして順次命令が実行され、O→6→2→5→1→3
→4→7→0の順に処理が進行する。なお、この例では
、分岐命令を含まないため、同じ命令全2度実行するこ
となく、0番地からスタートし、5− 夫々異なる命令を実行して0番地に戻るような実行フロ
ーとなる。
次に、本発明による一実施例全説明する。
今、第5図に於て、メモリ1から読み出されたマイクロ
命令はレジスタ2に格納される。その結果、コントロー
ルフィールド(CTLI)の内容に従って、フリップフ
ロップ5がセットもしくはリセットされる。今仮に、フ
リップフロップ5をリセットしたとすると、アドレスセ
レクタ6はネクストアドレス1(NAI)を選び、アド
レスデコーダ3に送る。これによってメモリ1からマイ
クロ命令が読み出され、レジスタ2に送られる。
さらにCTLlの内容に従い、フリップフロップ5をセ
ットすると、今度はセレクタ6はネクストアドレス2(
NA2)k選び、この内容をアドレスデコーダ3に送る
。以下同様にして命令は読み出され、順次実行される。
第6図、第7図を用い、本発明によるところの動作を説
明すると、第6図に示されるメモリ中のマイクロ命令に
於て、0番地にフリップフロップ5のリセット命令が格
納さ6一 れ、7番地に7リツプ70ツブ5のセット命令が格納さ
れている。今、0査地より実行すると、第7図に示すよ
うに、ノリツブフロップ5がリセットされ、ネクストア
ドレスとしてN’AIが選ばれ、先に説明した様に11
次命令を実行し、7番地の命令をアクセスする。すなわ
ち、アドレスはO→5→2→3→4→1→6→7と遷移
する。7番地の命令で7リツプフロツプ5をセットする
と、次に1査地の命令を実行し、先はどはNAIのアド
レス6番地の命令を実行したのに対し、今度はNA2の
アドレス5番地の命令を実行する。NA2の内容に従い
、順次命令を実行し、さらに、0査地の命令を実行する
と、今度はフリップフロップ5をリセットし、もとのN
AIで示されるネクストアドレスで動作するルーチンに
戻る。また、NA2で示されるアドレスに従い命令を実
行している最中、2査地から4番地までは共通の命令ル
ーチンであり、その動作はNAIでネクストアドレスが
示される場合も、NA2で示される場合も同じである。
以上、動作の例を説明したが、本発明によるところのネ
クストアドレス切換え回路によって、メモリ中に格納さ
れる命令’r6たかもメモリが倍あると同様に動作させ
、かつ、共通な命令の並びをプログラムの別々のルーチ
ンで共通に使用することができる。すなわち、CT’L
Iで、ネクストアドレスを切換えるフリッグフロップτ
セット、リセットすることによυ、同じ番地の命令音別
々の番地かしアクセスし、筐た別々の番地へ戻って行く
ことが可能となる。さらに、共通なルーチン全別のルー
チンからアクセスすることにょシブログラムのコーディ
ングの手間を省き、プログラムのステップ数も減少させ
ることが可能である。
また、実施例では、ネクストアドレスが二つの場合を説
明したが、さらに三つ、四つの場合も同様で、その場合
には7リツプフロツプの代わりにレジスタを設け、その
内容をデコードすることにより、いくつかあるネクスト
アドレスを選択し、切換え、動作することが可能である
以−上説明したように、本発明によれは、マイクロ命令
に付加する新らたなネクストアドレスを切換えて使用す
ることにより、同じ番地に格納される命令を複数箇所か
らアクセスし、さらに別個に次の命令を実行することに
よハメモリ容量の増加を抑えつつプログラムのステップ
数を増大することができる。δらに共通なルーチン金利
々の番地からアクセスできることから、プログラムのス
テップ数全抑え、見易く、効率の良いマイクロプログラ
ムを実現することができる。
【図面の簡単な説明】
第1図は基本的なマイクロ命令のフォーマット図、第2
図はマイクロ命令がメモリに格納された時の状態図、第
3図は前記メモリに格納されたマイクロ命令をアクセス
した場合のアドレス遷移図、第4図は本発明によるマイ
クロ命令の一例を示すフォーマット図、第5図は本発明
の一実施例の回路ブロック図、第6図は本発明によると
ころのマイクロ命令がメモリに格納された状態図、第7
図は前記メモリに格納されたマイクロ命令金アクセスし
た時のアドレス遷移図金示す。 9− 1・・・・・・メモ1ハ2・・・・・・レジスタ、3・
・・・・・アドレスセレクタ、4・・・・・・フィール
ドデコーダ、5・・川・フリップフロップ、6・・団・
アドレスセレクタ。 10− 第1図 宝打曲序(YドVス) 00

Claims (1)

    【特許請求の範囲】
  1. 一マイクロ命令の中に複数個のアドレス指定部全役け、
    この中の1つを選択することによって次に実行すべき命
    令のアドレスを規矩するようにしたことを特徴とするマ
    イクロプログラム制御方式。
JP5790784A 1984-03-26 1984-03-26 マイクロプログラム制御方式 Pending JPS60201439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5790784A JPS60201439A (ja) 1984-03-26 1984-03-26 マイクロプログラム制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5790784A JPS60201439A (ja) 1984-03-26 1984-03-26 マイクロプログラム制御方式

Publications (1)

Publication Number Publication Date
JPS60201439A true JPS60201439A (ja) 1985-10-11

Family

ID=13069057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5790784A Pending JPS60201439A (ja) 1984-03-26 1984-03-26 マイクロプログラム制御方式

Country Status (1)

Country Link
JP (1) JPS60201439A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423128A (ja) * 1990-05-18 1992-01-27 Fujitsu Ltd マイクロプログラム制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0423128A (ja) * 1990-05-18 1992-01-27 Fujitsu Ltd マイクロプログラム制御装置

Similar Documents

Publication Publication Date Title
JPS62197830A (ja) デ−タ処理システム
CA1037159A (en) Processing link control system for data processing equipment
JPH0346850B2 (ja)
US4674063A (en) Information processing apparatus having a sequence control function
EP0164418B1 (en) Microprogram control system
US4750108A (en) Data processor unit comprising a control section which comprises an address generator for generating addresses which are composed of characteristic address portions
JPS6089274A (ja) ベクトルマスク制御システム
JPS60201439A (ja) マイクロプログラム制御方式
EP0290467A1 (en) Apparatus and method for a microprogrammed data processing system having a plurality of control stores
JPH0713758A (ja) 命令デコード方法
JPH0353321A (ja) 情報処理装置
JPS6130295B2 (ja)
JPH0810429B2 (ja) マイクロプログラム制御装置
JPS6010642B2 (ja) シ−ケンス制御装置
JPH0218732B2 (ja)
JPS58186846A (ja) マイクロプログラム制御装置
JPS62226336A (ja) マイクロプログラム制御方式
JPS6362769B2 (ja)
JPH02143328A (ja) マイクロプログラム制御装置
JPH02110631A (ja) マイクロプログラム制御方法
JPS60209837A (ja) マイクロプログラム制御装置
JPH01130228A (ja) マイクロプログラム制御装置
JPS638938A (ja) マイクロプログラム制御装置
JPH03111935A (ja) マイクロプログラム制御装置
JPS595355A (ja) 仮想スタツクのアクセス制御方式