JPS60200184A - 超音波受波整相回路 - Google Patents
超音波受波整相回路Info
- Publication number
- JPS60200184A JPS60200184A JP59056100A JP5610084A JPS60200184A JP S60200184 A JPS60200184 A JP S60200184A JP 59056100 A JP59056100 A JP 59056100A JP 5610084 A JP5610084 A JP 5610084A JP S60200184 A JPS60200184 A JP S60200184A
- Authority
- JP
- Japan
- Prior art keywords
- phasing
- circuit
- sample hold
- ultrasonic wave
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10K—SOUND-PRODUCING DEVICES; METHODS OR DEVICES FOR PROTECTING AGAINST, OR FOR DAMPING, NOISE OR OTHER ACOUSTIC WAVES IN GENERAL; ACOUSTICS NOT OTHERWISE PROVIDED FOR
- G10K11/00—Methods or devices for transmitting, conducting or directing sound in general; Methods or devices for protecting against, or for damping, noise or other acoustic waves in general
- G10K11/18—Methods or devices for transmitting, conducting or directing sound
- G10K11/26—Sound-focusing or directing, e.g. scanning
- G10K11/34—Sound-focusing or directing, e.g. scanning using electrical steering of transducer arrays, e.g. beam steering
- G10K11/341—Circuits therefor
- G10K11/346—Circuits therefor using phase variation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)
- Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、或子走有形超音波断層装置の受波整相器の構
成に関するものである。
成に関するものである。
従来の受波金相器の構成を以下に図を用いて説明する。
第１図は超音波断層装置の台形視野を表わす。同図にお
いて区間（１）〜（２）はリニア部、区間（３）〜（４
）〜（５）は偏向角θの傾斜部、（６）は偏向角−θの
傾斜部の一本の走査線を表わす。
いて区間（１）〜（２）はリニア部、区間（３）〜（４
）〜（５）は偏向角θの傾斜部、（６）は偏向角−θの
傾斜部の一本の走査線を表わす。
かかる凶のように超音波ビームを偏向させるためにｒユ
、各配列素子の送波受波信号の位相制御が必要となる。
、各配列素子の送波受波信号の位相制御が必要となる。
第２図（ａ）は偏向角θ方向からの受波信号を整相する
回路構成を表わした図である。１゜２．３．・・・、Ｎ
は配列素子、Ｓ＋＝ＳＮはサンフルホールド手段（以下
Ｓ／Ｈ回路と略記する）・１ｌ−１ｆｌ加算器、１２−
１は出力端子である。
回路構成を表わした図である。１゜２．３．・・・、Ｎ
は配列素子、Ｓ＋＝ＳＮはサンフルホールド手段（以下
Ｓ／Ｈ回路と略記する）・１ｌ−１ｆｌ加算器、１２−
１は出力端子である。
Ｃｌ−ＣＮおよびＯＡは制御信号である。ＡＡ’は１扁
向角θの受波同位相面であり、各配列素子の入力信号を
同位相として整相加算するためには・第ｉ素子の入力信
号ｅ（Ｎ−１）τだけ遅延させた後、全素子の信号を加
算する必要がある。ここで。
向角θの受波同位相面であり、各配列素子の入力信号を
同位相として整相加算するためには・第ｉ素子の入力信
号ｅ（Ｎ−１）τだけ遅延させた後、全素子の信号を加
算する必要がある。ここで。
τは１素子間の遅延時間で、次式で与えられる。
ここで、θは偏向角、ｄ［素子間隔、■は音速である。
上記のような信号遅延を実現するために・各配列素子の
Ｓ／Ｈ回路Ｓ＋〜ＳＮに第２図（ｂ）で示した制御信号
を与えればよい。すなわち、制御信号Ｃ＋Ｉｒｌ送波パ
ルスのタイミングと同一であり・制御信号Ｃ２〜ＣＮお
よびＣＡは、ＣＩ よりそれぞれ、τ〜（Ｎ−１）τお
よびτＡ遅延している。
Ｓ／Ｈ回路Ｓ＋〜ＳＮに第２図（ｂ）で示した制御信号
を与えればよい。すなわち、制御信号Ｃ＋Ｉｒｌ送波パ
ルスのタイミングと同一であり・制御信号Ｃ２〜ＣＮお
よびＣＡは、ＣＩ よりそれぞれ、τ〜（Ｎ−１）τお
よびτＡ遅延している。
但し、τＡン（Ｎ−１）τである。各素子１〜Ｎに入力
した受波信号はＳ／Ｈ回路５Ｉ−８Ｎにより、それぞれ
制御信号Ｃｌ−ＣＮのタイミングで保持され、加算器１
１−１によりＣＡのタイミングで加算される０ 以上のように構成された従来の受波整相器では第ｉ素子
のＳ／Ｈ回路１０−１のホールド時間（遅延時間）は（
Ｎ−１）τであり・最大のホールド時間（Ｎ−１１τは
サンプリング周期Ｔ以下である必要がある。したがって
・素子間遅延はとなり、すなわち偏向角θは次式で制限
されるＯサンプリング周期ＴＵ超音波周波数によって決
筐るので・偏向角θは配列素子数Ｎによって制限され・
Ｎが大きい場合、θを小さくする必要がある。したがっ
て、従来の受波整相器で第１図に示したような大きな台
形視野を得ることが困難であった◎ また、サンプリング周期Ｔより長い遅延時間を達成する
方式として、第３図（ａ）に示した方式もある。図は・
簡略のために配列素子数が４個の場合の構成を示したも
のである。配列素子１〜４に対し、Ｓ ／ Ｈ回路５ｔ
−８４と加算器１１−１〜１１−３’を交互に直列配置
し、加算器の他の入力を素子に接続し各素子のＳ／Ｈ出
力を順次直列加算することにより整相するＯ第３図Φ〕
は・Ｓ／Ｈ回路Ｓ１〜Ｓ４の制御信号を示したもので・
それぞれＣｔ −０４のタイミングで保持される。素子
１の受波信号はＳ／Ｈ回路ＳＬによりＣ１のタイミング
でサンプルホールドされ、素子間遅延τだけ遅れたＣ２
のタイミングで素子２の受波信号と加算した結果をＳ／
Ｈ回路８！１にサンプルホールドされる。以下同様に、
Ｓ／Ｈ回路Ｓ２で再にτだけ遅延した後・素子３の受波
信号と加算し−０３のタイミングで８／）１回路Ｓ３に
サンプルホールドし・再にてだけ遅延した後、素子４の
受渡信号と加算し、Ｃ４のタイミングでＳ／Ｈ回路Ｓ４
にホンプルホールドされ、出力端子１２−１に各素子の
同位相信号の加算結果を出力する。この方式では、素子
４の受波信号に対する素子１の信号の遅延時間３τは・
サンプリング周期Ｔより長くすることが可能である。
した受波信号はＳ／Ｈ回路５Ｉ−８Ｎにより、それぞれ
制御信号Ｃｌ−ＣＮのタイミングで保持され、加算器１
１−１によりＣＡのタイミングで加算される０ 以上のように構成された従来の受波整相器では第ｉ素子
のＳ／Ｈ回路１０−１のホールド時間（遅延時間）は（
Ｎ−１）τであり・最大のホールド時間（Ｎ−１１τは
サンプリング周期Ｔ以下である必要がある。したがって
・素子間遅延はとなり、すなわち偏向角θは次式で制限
されるＯサンプリング周期ＴＵ超音波周波数によって決
筐るので・偏向角θは配列素子数Ｎによって制限され・
Ｎが大きい場合、θを小さくする必要がある。したがっ
て、従来の受波整相器で第１図に示したような大きな台
形視野を得ることが困難であった◎ また、サンプリング周期Ｔより長い遅延時間を達成する
方式として、第３図（ａ）に示した方式もある。図は・
簡略のために配列素子数が４個の場合の構成を示したも
のである。配列素子１〜４に対し、Ｓ ／ Ｈ回路５ｔ
−８４と加算器１１−１〜１１−３’を交互に直列配置
し、加算器の他の入力を素子に接続し各素子のＳ／Ｈ出
力を順次直列加算することにより整相するＯ第３図Φ〕
は・Ｓ／Ｈ回路Ｓ１〜Ｓ４の制御信号を示したもので・
それぞれＣｔ −０４のタイミングで保持される。素子
１の受波信号はＳ／Ｈ回路ＳＬによりＣ１のタイミング
でサンプルホールドされ、素子間遅延τだけ遅れたＣ２
のタイミングで素子２の受波信号と加算した結果をＳ／
Ｈ回路８！１にサンプルホールドされる。以下同様に、
Ｓ／Ｈ回路Ｓ２で再にτだけ遅延した後・素子３の受波
信号と加算し−０３のタイミングで８／）１回路Ｓ３に
サンプルホールドし・再にてだけ遅延した後、素子４の
受渡信号と加算し、Ｃ４のタイミングでＳ／Ｈ回路Ｓ４
にホンプルホールドされ、出力端子１２−１に各素子の
同位相信号の加算結果を出力する。この方式では、素子
４の受波信号に対する素子１の信号の遅延時間３τは・
サンプリング周期Ｔより長くすることが可能である。
しかし、上記方式を用いても、素子間の遅延時間τより
短い周期でサンプリングすることはできない。すなわち
、−同角θは次式で制限される。
短い周期でサンプリングすることはできない。すなわち
、−同角θは次式で制限される。
また、超音周波数が冒くなると・サンプリング定理に従
ってサンプリング周期’ｌ短かくする必要があるが、Ｓ
／Ｈ回路の最大サンプリング周波数によって周期Ｔが制
限される。。従って、高周波化する場合も、第１図に示
したような大きな台形視野を得ることが困難であった。
ってサンプリング周期’ｌ短かくする必要があるが、Ｓ
／Ｈ回路の最大サンプリング周波数によって周期Ｔが制
限される。。従って、高周波化する場合も、第１図に示
したような大きな台形視野を得ることが困難であった。
本発明は、このような従来の受波整相器の問題点を解決
するためになされたもので・配列素子数が大きい場合・
もしくに使用超音波の周波数が高い場合でも大きな台形
視野を得ることができる超音波断層装置の受波整相器を
提供するにある。
するためになされたもので・配列素子数が大きい場合・
もしくに使用超音波の周波数が高い場合でも大きな台形
視野を得ることができる超音波断層装置の受波整相器を
提供するにある。
本発明の特徴は、各配列素子の整相遅延をＳ／Ｈ回路で
構成し・各素子に対するＳ／Ｈ回路と切換スイッチを多
層に複数個持ち、−素子からの受波信号を複数のＳ／Ｈ
回路で時分割的にサンプルホールドすることによって、
１つのＳ／）１回路のサンツーリンブレー１ｒ低減し、
受波信号のサンプリング周期よりも長い遅延時間の整相
を実現し・高周波超音波に対しても大きな偏向角を得る
ことを目的とする〇 〔発明の実施例〕 以下１図を用いて本発明の実施例を詳細に説明する。第
４図Ｃａｌ＋’；［、本発明による並列多層型受波整相
器の構成を示す図である。ここでは説明の簡略化のため
に、４素子の受波信号を３層のＳ／Ｈ回路で整相する場
合について説明する。１〜４は配列素子・Ｓｏ −８１
４＋ ８２１−８２４ ＋ ８３１〜Ｓ３４゜８ ＋ｏ
−５３ｏｕ Ｓ ／ Ｈ回路、Ｗ１〜Ｗ６はスイッチ
・１１−１１４加算器、１２−１は出力端子である・第
４図（ｂ）は、Ｓ／Ｈ回路Ｓ１１〜Ｓ３４．ＳＩ０〜Ｓ
３゜とスイッチＷ＋−Ｗ６の制御信号を示したもので、
それぞれ、Ｃｏ 〜Ｃ３４＋ ＣＩＯ−０３０のタイミ
ングでサンプルホールドされ−ＣＷ＋〜ＣＷａのタイミ
ングでスイッチＯＮの状態になる。
構成し・各素子に対するＳ／Ｈ回路と切換スイッチを多
層に複数個持ち、−素子からの受波信号を複数のＳ／Ｈ
回路で時分割的にサンプルホールドすることによって、
１つのＳ／）１回路のサンツーリンブレー１ｒ低減し、
受波信号のサンプリング周期よりも長い遅延時間の整相
を実現し・高周波超音波に対しても大きな偏向角を得る
ことを目的とする〇 〔発明の実施例〕 以下１図を用いて本発明の実施例を詳細に説明する。第
４図Ｃａｌ＋’；［、本発明による並列多層型受波整相
器の構成を示す図である。ここでは説明の簡略化のため
に、４素子の受波信号を３層のＳ／Ｈ回路で整相する場
合について説明する。１〜４は配列素子・Ｓｏ −８１
４＋ ８２１−８２４ ＋ ８３１〜Ｓ３４゜８ ＋ｏ
−５３ｏｕ Ｓ ／ Ｈ回路、Ｗ１〜Ｗ６はスイッチ
・１１−１１４加算器、１２−１は出力端子である・第
４図（ｂ）は、Ｓ／Ｈ回路Ｓ１１〜Ｓ３４．ＳＩ０〜Ｓ
３゜とスイッチＷ＋−Ｗ６の制御信号を示したもので、
それぞれ、Ｃｏ 〜Ｃ３４＋ ＣＩＯ−０３０のタイミ
ングでサンプルホールドされ−ＣＷ＋〜ＣＷａのタイミ
ングでスイッチＯＮの状態になる。
各素子間の遅延時間をτとすると、素子４に対する素子
１の遅延時間は３τであり・素子４のＳ／Ｈ回路８１４
のホールド時刻Ｃ１４は、Ｓｌｌのホールド時刻Ｃ１１
に対して３τ遅れることになる。素子４の信号が０１４
のタイミングでホールドされた後、整定時間（Δτ）だ
け遅れてスイッチＷ１がＯＮすると同時に、加算器１１
−１によりＳｔｔ〜８１４のホールド信号を加算し”
ＣＩＯのタイミングで８１０にホールドされる。ＣＩＯ
より整定時間（Δτ）だけ遅れたＣＷ４のタイミングで
スイッチＷ４がＯＮしく高レベルがＯＮ状態）、端子１
２−１に整相結果が出力される。そこで、受波信号のサ
ンプリング周期Ｔに対して、２Ｔ〈３τ＜３Ｔならば・
第４図（ａ）のように各素子に対して３層にＳ／Ｈ回路
をもち、第４図（ｂ）のごとく各素子とも３層の制御信
号の組ｅｌｌ〜Ｃ１４＋ Ｃ２１〜Ｃ２４＋ Ｃ３１〜
０３４で整相することにより、各Ｓ／Ｈ回路のサンプリ
ング周期を３Ｔとすることができる。
１の遅延時間は３τであり・素子４のＳ／Ｈ回路８１４
のホールド時刻Ｃ１４は、Ｓｌｌのホールド時刻Ｃ１１
に対して３τ遅れることになる。素子４の信号が０１４
のタイミングでホールドされた後、整定時間（Δτ）だ
け遅れてスイッチＷ１がＯＮすると同時に、加算器１１
−１によりＳｔｔ〜８１４のホールド信号を加算し”
ＣＩＯのタイミングで８１０にホールドされる。ＣＩＯ
より整定時間（Δτ）だけ遅れたＣＷ４のタイミングで
スイッチＷ４がＯＮしく高レベルがＯＮ状態）、端子１
２−１に整相結果が出力される。そこで、受波信号のサ
ンプリング周期Ｔに対して、２Ｔ〈３τ＜３Ｔならば・
第４図（ａ）のように各素子に対して３層にＳ／Ｈ回路
をもち、第４図（ｂ）のごとく各素子とも３層の制御信
号の組ｅｌｌ〜Ｃ１４＋ Ｃ２１〜Ｃ２４＋ Ｃ３１〜
０３４で整相することにより、各Ｓ／Ｈ回路のサンプリ
ング周期を３Ｔとすることができる。
すなわち、２層目の制御信号Ｃ２１−Ｃ２４＊ Ｃ２Ｇ
は１層目に対して各々Ｔだけ遅れていて、３１ｉ）！ｆ
目の制御信号Ｃ３ｌ−Ｃ３４＋ Ｃｓｏは２Ｔだけ遅れ
ている。２層目、３層目の整相加算結果Ｈ８２ｏ＋ ８
３０にホールドされ−ＣＷｓ 、ＣＷｓのクイミンクで
各々出力し、出力端子１２−１ＫＨ周期Ｔで整相結果が
出力されることになる。
は１層目に対して各々Ｔだけ遅れていて、３１ｉ）！ｆ
目の制御信号Ｃ３ｌ−Ｃ３４＋ Ｃｓｏは２Ｔだけ遅れ
ている。２層目、３層目の整相加算結果Ｈ８２ｏ＋ ８
３０にホールドされ−ＣＷｓ 、ＣＷｓのクイミンクで
各々出力し、出力端子１２−１ＫＨ周期Ｔで整相結果が
出力されることになる。
Ｎ素子の整相ｔ−Ｍ層のＳ／Ｈ回路で行なう場合も、上
記構成を拡張することにより・同様に行なうことができ
る。
記構成を拡張することにより・同様に行なうことができ
る。
第５図（ａ）および（ｂ）は、本発明の第２実施例を示
す図であり・第３図で示した従来の直列加算型整相方式
に・本発明を適用した直列加算多層型整相方式の構成お
よび制御信号のタイミングを示している◇ここでは説明
の簡略化のために、３素子の受波信号を２層のＳ ／
Ｈ回路で整相する場合について説明する。Ｓ１１〜８２
３はＳ／Ｈ回路、Ｗｌｌ〜Ｗ２３はスイッチであり、他
は第３図（ａ）と同一である。第５図０））において、
Ｃ１ｌ””’Ｃ２３はＳ／Ｈ回路５ＩＩ−８２３のホー
ルド時刻を示し−ＣＷｏ〜ＣＷ２３にスイッチＷｌｌ〜
Ｗ２３のＯＮ時刻を示す。τは偏向角θを得るための素
子間遅延時間、Ｔはサンプリング周期である。
す図であり・第３図で示した従来の直列加算型整相方式
に・本発明を適用した直列加算多層型整相方式の構成お
よび制御信号のタイミングを示している◇ここでは説明
の簡略化のために、３素子の受波信号を２層のＳ ／
Ｈ回路で整相する場合について説明する。Ｓ１１〜８２
３はＳ／Ｈ回路、Ｗｌｌ〜Ｗ２３はスイッチであり、他
は第３図（ａ）と同一である。第５図０））において、
Ｃ１ｌ””’Ｃ２３はＳ／Ｈ回路５ＩＩ−８２３のホー
ルド時刻を示し−ＣＷｏ〜ＣＷ２３にスイッチＷｌｌ〜
Ｗ２３のＯＮ時刻を示す。τは偏向角θを得るための素
子間遅延時間、Ｔはサンプリング周期である。
素子１の受波信号はＳ／Ｈ回路８１１によりＣＩ＋のタ
イミングでサンプルホールドされ、素子間遅延τだけ遅
れたＣＷｌｌのタイミングでスイッチＷｓｒがＯＮＩ、
、加算器１１−１により素子２の信号と加算した結果を
８１２にホールドする。再に、８１２でホールドされた
信号は、ＣＷＩ２のタイミングでスイッチＷ１２がＯＮ
Ｌ、加算器１１−２により素子３の信号と加算した結果
ｔＳ＋３にホールドし・整定時間（Δτ）後にスイッチ
Ｗ＋３をＯＮして、出力端子１２−１に整相結果が出力
される。
イミングでサンプルホールドされ、素子間遅延τだけ遅
れたＣＷｌｌのタイミングでスイッチＷｓｒがＯＮＩ、
、加算器１１−１により素子２の信号と加算した結果を
８１２にホールドする。再に、８１２でホールドされた
信号は、ＣＷＩ２のタイミングでスイッチＷ１２がＯＮ
Ｌ、加算器１１−２により素子３の信号と加算した結果
ｔＳ＋３にホールドし・整定時間（Δτ）後にスイッチ
Ｗ＋３をＯＮして、出力端子１２−１に整相結果が出力
される。
ここで、受波信号のサンプリング周期Ｔに対して、Ｔ＜
τ＜２Ｔならば、第５図（ａ）のように各素子に対して
２層ＶＣ８７Ｈ回路をもち、第５図（ｂ）のごとく各素
子からの信号全２層の制御信号の組０１□〜Ｃｌ３１Ｃ
２□〜Ｃ２３でサンプルホールドし・直列加算すること
によって・各Ｓ／Ｈ回路のサンプリング周期ｔ２Ｔとす
ることができる。
τ＜２Ｔならば、第５図（ａ）のように各素子に対して
２層ＶＣ８７Ｈ回路をもち、第５図（ｂ）のごとく各素
子からの信号全２層の制御信号の組０１□〜Ｃｌ３１Ｃ
２□〜Ｃ２３でサンプルホールドし・直列加算すること
によって・各Ｓ／Ｈ回路のサンプリング周期ｔ２Ｔとす
ることができる。
すなわち、２層目の制御信号０２１〜Ｃ２３は・１層目
に対して各々Ｔだけ遅れていて・８２３にホールドされ
た整相結果はＣＷ２３のタイミングで出力端子１２−１
に出力される。結局、出力端子１２−１には、周期Ｔで
整相結果が出力され、素子間遅延でより短い周期でサン
プリングすることが可能となる。
に対して各々Ｔだけ遅れていて・８２３にホールドされ
た整相結果はＣＷ２３のタイミングで出力端子１２−１
に出力される。結局、出力端子１２−１には、周期Ｔで
整相結果が出力され、素子間遅延でより短い周期でサン
プリングすることが可能となる。
上記構成ｔＮ素子に対する直列加算ＭＮ型に拡張するこ
とは、同様に行な５ことができる。
とは、同様に行な５ことができる。
以上述べた如く本発明によれば・各配列素子の督相遅延
ｋ Ｓ ／ ）１回路で構成し・各素子に対するＳ／Ｈ
回路と切換スイッチ全多層に複数詞持つことにより、Ｓ
／Ｈ回路１個当りのサンプルレートを低減し、受波信号
のサンプリング周期よりも長い遅延時間の整相を実現し
、高周波超音波に対しても大きな偏向角を得ることがで
きる。従って・本発明による整相器によって得られる台
形視野は、従来のリニアスキャン筐たはセクタスキャン
に比し、大口径で偏向角が大きな広視野となり、また超
音波周波数の高周波化が可能となるため・診断上太いに
寄与することが期待これる。
ｋ Ｓ ／ ）１回路で構成し・各素子に対するＳ／Ｈ
回路と切換スイッチ全多層に複数詞持つことにより、Ｓ
／Ｈ回路１個当りのサンプルレートを低減し、受波信号
のサンプリング周期よりも長い遅延時間の整相を実現し
、高周波超音波に対しても大きな偏向角を得ることがで
きる。従って・本発明による整相器によって得られる台
形視野は、従来のリニアスキャン筐たはセクタスキャン
に比し、大口径で偏向角が大きな広視野となり、また超
音波周波数の高周波化が可能となるため・診断上太いに
寄与することが期待これる。
第１図は台形視野の説明図、第２図（ａ）は従来の並列
型受波整相器の構成を示す図・第２図（ｂ）はその動作
説明図、第３図（ａ）は従来の直列加算型受波整相器の
構成を示す図、舅３図御ンはその動作説明図、肌４図（
ａ）は本発明の一実施例を示す図、第４図（ｂ）はその
動作説明図、第５図（ａ）は他の実施例を示す図・第４
図（ｂ）はその動作説明図である。 Ｓｔ 、 Ｓ２ 、・・・、ＳＮ・・・サンプルホール
ド回路、１１−１．１１−２．１１−３−・・加算器、
ＣＩ＋Ｃｚ ＊ Ｃ３＊・・・＋ＣＮ・・・タイミング
信号。 ■ １ ロ １２図 （＋Ｌ） ＜ｂ） 一一一−に糾闇 ｚ ３ 図 （０−） （ｂン ÷下や 、、、ｌ−’−−ｊ’４ 第 ４ 図 とＬ） ’Ａ ４ 図 （ｂ） ■ ５ 日 （Ｌ） ｒｔ ２３ （ｂ） ５ 手続補正書（方式） 事件の表示 昭和５９ 年特許願第 ５６１００ 号発明の名称 超音波受波整相回路 補ｉｔミをする者 ＩＩイ′１−・の関ｆ〃 特許出願人 と： １１＋１ Ｌ５１Ｑ印式会ン１１］ 立 製 作
所代 理 人
型受波整相器の構成を示す図・第２図（ｂ）はその動作
説明図、第３図（ａ）は従来の直列加算型受波整相器の
構成を示す図、舅３図御ンはその動作説明図、肌４図（
ａ）は本発明の一実施例を示す図、第４図（ｂ）はその
動作説明図、第５図（ａ）は他の実施例を示す図・第４
図（ｂ）はその動作説明図である。 Ｓｔ 、 Ｓ２ 、・・・、ＳＮ・・・サンプルホール
ド回路、１１−１．１１−２．１１−３−・・加算器、
ＣＩ＋Ｃｚ ＊ Ｃ３＊・・・＋ＣＮ・・・タイミング
信号。 ■ １ ロ １２図 （＋Ｌ） ＜ｂ） 一一一−に糾闇 ｚ ３ 図 （０−） （ｂン ÷下や 、、、ｌ−’−−ｊ’４ 第 ４ 図 とＬ） ’Ａ ４ 図 （ｂ） ■ ５ 日 （Ｌ） ｒｔ ２３ （ｂ） ５ 手続補正書（方式） 事件の表示 昭和５９ 年特許願第 ５６１００ 号発明の名称 超音波受波整相回路 補ｉｔミをする者 ＩＩイ′１−・の関ｆ〃 特許出願人 と： １１＋１ Ｌ５１Ｑ印式会ン１１］ 立 製 作
所代 理 人
Claims (1)
- ■、配列振動子の各素子の送波筒たは受波信号の振巾、
位相を制御することにより超音波ビームを偏向またに集
束させ、断層１象を得る超音波断層装置において、Ｖン
グルホールド回路から可変遅延手段？用い、上記素子に
対応してサンフルホールド手段と切換手段をそれぞれ複
数個配置し、上記切換手段を時系列的に交互に選択し・
上記可変遅延手段の出力信号を加算することにより受波
信号を整相することを特徴とする超音波受波整相回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056100A JPS60200184A (ja) | 1984-03-26 | 1984-03-26 | 超音波受波整相回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056100A JPS60200184A (ja) | 1984-03-26 | 1984-03-26 | 超音波受波整相回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200184A true JPS60200184A (ja) | 1985-10-09 |
| JPH0568667B2 JPH0568667B2 (ja) | 1993-09-29 |
Family
ID=13017680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59056100A Granted JPS60200184A (ja) | 1984-03-26 | 1984-03-26 | 超音波受波整相回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200184A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137563A (ja) * | 1985-12-11 | 1987-06-20 | Hitachi Medical Corp | 超音波受波整相回路 |
-
1984
- 1984-03-26 JP JP59056100A patent/JPS60200184A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62137563A (ja) * | 1985-12-11 | 1987-06-20 | Hitachi Medical Corp | 超音波受波整相回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568667B2 (ja) | 1993-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5832923A (en) | Utrasound imaging system architecture employing switched transducer elements | |
| JP3322694B2 (ja) | 超音波撮像装置 | |
| JPS6122847A (ja) | 可聴波映像化装置 | |
| JP2010029374A (ja) | 超音波診断装置 | |
| JPS6224093B2 (ja) | ||
| JP2002291742A (ja) | 信号処理回路および超音波ドップラ装置 | |
| JPS6327664B2 (ja) | ||
| WO2005030056A1 (ja) | 超音波診断装置 | |
| JPS60200184A (ja) | 超音波受波整相回路 | |
| JPS605136A (ja) | 超音波断層装置 | |
| JPH0693894B2 (ja) | 超音波診断装置 | |
| JP2001190551A (ja) | 超音波診断装置 | |
| JPH0113546B2 (ja) | ||
| JP3479850B2 (ja) | 分散圧縮法を用いた超音波送受信方法及び送受信装置 | |
| JPH06339479A (ja) | 超音波診断装置 | |
| JP2610653B2 (ja) | 超音波ビーム走査装置 | |
| JPS5882158A (ja) | 超音波顕微鏡装置 | |
| JPH074385B2 (ja) | 超音波診断装置 | |
| JP3576039B2 (ja) | 超音波診断装置 | |
| JP2671633B2 (ja) | 超音波診断装置 | |
| JPS5844373A (ja) | 超音波撮像装置 | |
| JPS62121352A (ja) | 超音波撮像装置 | |
| JPH0716486B2 (ja) | 電子走査形超音波診断装置 | |
| JPH08626A (ja) | 超音波断層装置 | |
| JPS59115027A (ja) | 超音波診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |