JPS60195625A - 電源制御方式 - Google Patents
電源制御方式Info
- Publication number
- JPS60195625A JPS60195625A JP4901084A JP4901084A JPS60195625A JP S60195625 A JPS60195625 A JP S60195625A JP 4901084 A JP4901084 A JP 4901084A JP 4901084 A JP4901084 A JP 4901084A JP S60195625 A JPS60195625 A JP S60195625A
- Authority
- JP
- Japan
- Prior art keywords
- ambient temperature
- circuit
- delay time
- voltage
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/466—Sources with reduced influence on propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、電源部出力の制御に関するものであり、特に
ＬＳＩ、ＩＣ等の供給電源の制御に関するものである。
ＬＳＩ、ＩＣ等の供給電源の制御に関するものである。
従来の電源部出力は、周囲温度の変化に件ない電源部内
に使用している素子の特性により変化したり、或は周囲
温度の変化に関係なく一定の電圧出力を得るよう補償回
路を設けている。
に使用している素子の特性により変化したり、或は周囲
温度の変化に関係なく一定の電圧出力を得るよう補償回
路を設けている。
一方ＬＳＩ 、ＩＣ，ＩＣメモリ等の素子の伝搬遅延時
間あるいはアクセスタイム、サイクルタイム等は、例え
ば第１図に示すが如く温度の変化に伴ない通常数ｎｓ変
化し、電圧の変化に伴ない通常数ｎｓ変化する。例えば
伝搬遅延時間が、温度上昇時増加し、電圧が高くなると
減少する素子に上記電源部より出力を供給すると、周囲
温度とＷ！、淵部出力電圧の関係を制御していない為、
あるいは一定の電圧出力しか得られない為、上記素子の
伝搬遅延時間が大きく変化しバラつくことがある。この
為比較的伝搬遅延時間のバラつきを押さえる必要のある
装置において上記不具合が生じる。
間あるいはアクセスタイム、サイクルタイム等は、例え
ば第１図に示すが如く温度の変化に伴ない通常数ｎｓ変
化し、電圧の変化に伴ない通常数ｎｓ変化する。例えば
伝搬遅延時間が、温度上昇時増加し、電圧が高くなると
減少する素子に上記電源部より出力を供給すると、周囲
温度とＷ！、淵部出力電圧の関係を制御していない為、
あるいは一定の電圧出力しか得られない為、上記素子の
伝搬遅延時間が大きく変化しバラつくことがある。この
為比較的伝搬遅延時間のバラつきを押さえる必要のある
装置において上記不具合が生じる。
本発明の目的は、上記欠点を緩和し、上記伝搬１延時間
、アクセスタイム、サイクルタイムのバラつきを押える
電源部を提供することにある。
、アクセスタイム、サイクルタイムのバラつきを押える
電源部を提供することにある。
本発明は、上記素子の伝搬遅延時間と周囲温度と電源電
圧の特性を、上記電源部の制御部に組込み、上記周囲温
度の変化により上記特性に従い上記電源電圧を変化させ
ることにより、上記伝搬遅延時間のバラつきを押えよう
とするものである。
圧の特性を、上記電源部の制御部に組込み、上記周囲温
度の変化により上記特性に従い上記電源電圧を変化させ
ることにより、上記伝搬遅延時間のバラつきを押えよう
とするものである。
本発明の具体的実施例を第２図に示す。周囲温度はセン
サ１で検知し、特性記憶回路２に送信する。上記センサ
１は、通常の温度センサでよい。上記特性記憶回路２は
、上記素子の特性に従い、上記周囲温度に対する所望の
電源電圧を得る為の制御情報を発生する。例えば５°Ｃ
温度上昇時、上記素子の遅延時間が２ｎＳ増加し、これ
を相殺する為、電源回路３にｏｌＶ［圧を上昇させるよ
う制御情報を発するようにしておく。上記電源回路５は
、上記特性記憶回路２からの制御情報に従い電圧を上昇
させ、周囲温度に対し電源電圧が相関的に変化すること
により、伝搬遅延時間を押さえることができる。
サ１で検知し、特性記憶回路２に送信する。上記センサ
１は、通常の温度センサでよい。上記特性記憶回路２は
、上記素子の特性に従い、上記周囲温度に対する所望の
電源電圧を得る為の制御情報を発生する。例えば５°Ｃ
温度上昇時、上記素子の遅延時間が２ｎＳ増加し、これ
を相殺する為、電源回路３にｏｌＶ［圧を上昇させるよ
う制御情報を発するようにしておく。上記電源回路５は
、上記特性記憶回路２からの制御情報に従い電圧を上昇
させ、周囲温度に対し電源電圧が相関的に変化すること
により、伝搬遅延時間を押さえることができる。
本発明の他の実施例を第６図に示す。周囲温度はセンサ
１１で検知し、アナログ信号をアナログデジタル変換回
路１４に送信する。上記アナログデジタル変換回路１４
は上記アナログ信号をデジタル信号に変換し、特性記憶
回路１２に送信する。上記特性記憶回路１２は、上記デ
ジタル信号を受信し、上記第２図の実施例で述べたよう
に電源回路１５の出力を変化させる為の情報を制御回路
１６に送信する。制御回路１６は上記情報に基づき電源
回路１６に出力電圧を変化させるよう情報を送信する。
１１で検知し、アナログ信号をアナログデジタル変換回
路１４に送信する。上記アナログデジタル変換回路１４
は上記アナログ信号をデジタル信号に変換し、特性記憶
回路１２に送信する。上記特性記憶回路１２は、上記デ
ジタル信号を受信し、上記第２図の実施例で述べたよう
に電源回路１５の出力を変化させる為の情報を制御回路
１６に送信する。制御回路１６は上記情報に基づき電源
回路１６に出力電圧を変化させるよう情報を送信する。
上記電源回路１６の出力は出力電圧検出回路１５で検出
され、所定の電圧の上限を越えたか、あるいは下限を越
えたかすると、その旨制御回路１５に報告する。例えば
、周囲温度の異常上昇に伴い、上記電源回路１５の出力
電圧が上記素子の動作保証電圧を越えるような時は、そ
の旨上記制御回路１３に報告する。上記制御回路１６は
、上記下限あるいは上限を越える旨を上記出力電圧検出
回路１５より受取ると、上記特性記憶回路１２からの情
報が上記下限あるいは上限を越える時は上記情報を無視
し、周囲温度の異常時においても素子の動作保証は行え
るようにする。
され、所定の電圧の上限を越えたか、あるいは下限を越
えたかすると、その旨制御回路１５に報告する。例えば
、周囲温度の異常上昇に伴い、上記電源回路１５の出力
電圧が上記素子の動作保証電圧を越えるような時は、そ
の旨上記制御回路１３に報告する。上記制御回路１６は
、上記下限あるいは上限を越える旨を上記出力電圧検出
回路１５より受取ると、上記特性記憶回路１２からの情
報が上記下限あるいは上限を越える時は上記情報を無視
し、周囲温度の異常時においても素子の動作保証は行え
るようにする。
本発明によれば、素子の伝搬遅延時間あるいはアクセス
タイム、サイクルタイムのバラつきを、周囲温度の変化
に対しても比較的小さく押さえることができ、回路設計
において素子のノくうつきに対する配慮を少なくするこ
とができる。
タイム、サイクルタイムのバラつきを、周囲温度の変化
に対しても比較的小さく押さえることができ、回路設計
において素子のノくうつきに対する配慮を少なくするこ
とができる。
また上記バラつきが小ごくなる為、動作上のマージンも
増大する。また本発明を採用した装置は、周囲温度の変
化に対しても、上記遅延時間等の変化が少ない為、比較
的寒暖の差の大きい場所に設置することができ、同一装
置を高温の場所あるいは低温の場所のいずれにも設置可
能であり、製造上あるいは運用上比較的有利である。
増大する。また本発明を採用した装置は、周囲温度の変
化に対しても、上記遅延時間等の変化が少ない為、比較
的寒暖の差の大きい場所に設置することができ、同一装
置を高温の場所あるいは低温の場所のいずれにも設置可
能であり、製造上あるいは運用上比較的有利である。
第１図は伝搬遅延時間と周囲温度、ＷＬ電源電圧関係を
示した線図、第２図、第６図は本発明の実施例を示すブ
ロック図である。 １・・・温度センサ、 ２・・・特性記憶回路、５・・
・電源回路。 第１図 第２図 ！ 第３図
示した線図、第２図、第６図は本発明の実施例を示すブ
ロック図である。 １・・・温度センサ、 ２・・・特性記憶回路、５・・
・電源回路。 第１図 第２図 ！ 第３図
Claims (1)
- １、伝搬遅延時間あるいはアクセスタイム、サイクルタ
イムと周囲温度あるいは供給電圧との間に、それぞれ相
関関係がある特性を持つ素子−を使用する装置において
、上記特性を記憶する記憶回路ならびに上記周囲温度を
検知するセンサを設け、上記センサ出力の情報を上記記
憶回路に伝え、上記記憶回路より上記供給電圧を上記特
性に従い変動させる情報を送出し、上記供給電圧を変動
させることを特徴とする電源制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4901084A JPS60195625A (ja) | 1984-03-16 | 1984-03-16 | 電源制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4901084A JPS60195625A (ja) | 1984-03-16 | 1984-03-16 | 電源制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60195625A true JPS60195625A (ja) | 1985-10-04 |
Family
ID=12819179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4901084A Pending JPS60195625A (ja) | 1984-03-16 | 1984-03-16 | 電源制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60195625A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0542225A2 (en) * | 1991-11-15 | 1993-05-19 | Texas Instruments Deutschland Gmbh | Voltage control circuit |
-
1984
- 1984-03-16 JP JP4901084A patent/JPS60195625A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0542225A2 (en) * | 1991-11-15 | 1993-05-19 | Texas Instruments Deutschland Gmbh | Voltage control circuit |
| US5488288A (en) * | 1991-11-15 | 1996-01-30 | Texas Instruments Deutschland Gmbh | Circuit arrangement integrated in a semiconductor circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102007028154B4 (de) | Integrierte Schaltung mit Wärmesensor und Umschaltsteuerung | |
| JP2925422B2 (ja) | 半導体集積回路 | |
| US7187053B2 (en) | Thermal sensing method and system | |
| WO2006041520A3 (en) | De-coupled memory access system and method | |
| WO2002058072A3 (en) | Dynamic dram refresh rate adjustment based on cell leakage monitoring | |
| US20150262647A1 (en) | Semiconductor Device Latching Data Signal In Response To Strobe Signal And Information Processing System Including The Same | |
| EP0302795A3 (en) | Semiconductor memory circuit having a delay circuit | |
| EP0994486A3 (en) | Semiconductor memory device | |
| JP4966606B2 (ja) | 半導体メモリデバイス | |
| KR100684904B1 (ko) | 온 다이 종단 회로를 포함한 반도체 메모리 장치 및 그것의온 다이 종단 방법 | |
| JPS5987695A (ja) | 半導体記憶装置 | |
| JPS60195625A (ja) | 電源制御方式 | |
| US11862229B2 (en) | Reading and writing method of memory device and memory device | |
| KR920022297A (ko) | 다이너믹 랜덤 액세스 메모리 장치 | |
| US6342808B1 (en) | High voltage generating circuit | |
| KR100304692B1 (ko) | 도달지연오차를최소화하는데이터처리회로 | |
| JPH0430720Y2 (ja) | ||
| KR970051265A (ko) | 반도체 메모리 장치의 초기화 회로 | |
| ITMI912229A1 (it) | Dispositivo di memoria a semiconduttore con ridondanza | |
| US20050243615A1 (en) | Buffer device for a clock enable signal used in a memory device | |
| US7957213B2 (en) | Semiconductor memory apparatus | |
| JPH04352209A (ja) | 情報処理装置 | |
| JPS6238006A (ja) | 保護回路 | |
| JPS5538677A (en) | Semiconductor memory with function of detecting power failure | |
| JPS5597623A (en) | Control method for input/output device |