JPS6018025A - エコ−キヤンセラ−装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は２線／４線変換回路におけるインピーダンスの
不整合により生じるエコーを消去するためのエコーキャ
ンセラー装置に関する。

エコーキャンセラーは衛星回線、長距離回線等のような
伝送遅延の大きい電話回線で生じる耳ざわりなエコーを
消去するため、あるいは音声帯域を利用して双方向のデ
ータを同時伝送する（全二重モデム）ために応用されて
いる。さらに、ペア線を用いて２線双方向ベースバンド
・データ伝送を実現するだめの手段としてエコーキャン
セラーを適用することも可能であり、構内網あるいは公
衆網の加入者アクセスの伝送路のディジタル化を実現す
るための一手段として検討されている。

ここではエコーキャンセラーの適用例として、２線双方
向ベースバンド・データ伝送を対象として説明するが、
後で述べるように本発明は音声用エコーキャンセラーあ
るいはモデム用エコーキャンセラーにも適用でさる。

エコーキャンセラーの従来技術の参考文献として、゛昭
１５７年１２月２２日に出願された特許「特許５７−２
２５１６７Ｊ　がある。該特許の発明の原理は該特許の
明細書に記載□されている第３図の一実施例に基づき詳
しく述べられている。即ち該発明によれは、誤差信号と
エコー信号の各々の符号が相関を持っており、この相関
の大きさが残留エコーレベルに依存して変化することを
利用し、残留エコーレベルに応じてタップ修正係数を適
応的に変化させることにより収束時間の大幅な短縮を可
能とする。しかしながら、前記発明に基づくエコーキャ
ンセラー装置では収束時においてタップ修正係数がふら
つくだめに安定性が得にくいという欠点があった。

そこで本発明の目的は、タップ修正係数を適応的に変化
させる構成のエコーキャンセラーにおいて収束時の安定
性を得る方法を提供することにある。次に、図面を参照
して本発明について詳細に説明する。

第１図は、本発明の一実施例を示したブｑツク図である
。同図において、参照数字ｌ及び２はそれぞれ入力端子
及び出力端子、参照数キ３は送信部、参照数字４は受信
部、参照数字５はアダプティブ・ディジタル（ＡＤＦ　
）　、参照数字６はＤ／Ａフンバータ（ＤＡＣ）　、参
照数字７は減算器、参照数字８はサンプルホールド（Ｓ
／Ｈ）、参照数字９は極性判定回路、参照数字１ｏは適
応的に変化するタップ修正係数を乗算するための乗算器
、参照数字１１は低域通過フィルタ（ＬＰＦ）、参照数
字１２はハイブリッド回路（ＨＹＢ）、参照数字１３は
２線伝送路、参照数字１４は乗算器、参照数字１５は符
号検出回路、参照数字１６は平均化回路、参照数字１７
は絶対値回路、参照数字１８は２α（αは定数）を係数
とする乗算器、参照数字１９はヒステリシス特性回路を
そ名ぞれ示す。第１図において、参照数字１，２．・・
・・・・、１７及び１８はそれぞれ前記参考文献に記載
されている第３図の参照数字に対応しており同一の参照
数字は同一の機能を示している。本発明は第１図に示す
ように、前記参考文献に述べられている構成要素にヒス
テリシエコーレベルが小さくなるに従い両者の相関は徐
々に小さくなり収束状態では理想的には零になることを
利用し、アダプティブ・フィルタ５のクノブ修正係ａを
適応的に変化させる。このような原乗算器１４、平均化
回路１６、及び絶対値回路１７により実現される。エコ
ーキャンセラーが収束状態にある時、絶対値回路１７の
出力は理想的には零となることが期待されるが、実際の
回路では理想的な相関器は実現不可能であるから絶対値
回路１７の出力は変動している。この変動が直接タップ
修正係数の大きさに影響すると、収束時の残留エコーの
変動を大きくする原因となるから、収束時にはタップ修
正係数の変動をなるべく小さく抑えることが望ましい。

そこで絶対値回路１７の出力を信号変換回路に入力して
、エコーキャンセラーが収束状態にある時絶対値回路１
７の出力の変回路としてヒステリシス特性回路１９を用
いた例を示している。

令弟１図の回路は２線伝送路を介して対向で接続されて
いるものとする。加入者ケーブルを対象とすれば、−万
が局側、他方が加入者側に設置Ｋされている。さらにこ
こでは１莞明を簡単にするためにベースバンド・データ
伝送を仮定し、加入者側装置として説明する。

加入者端末からの送出信号は、入力端子１を介して送信
部３及びアダプティブ−・ディジタルフィルタ５に入力
される。ここで受信信号との相関がないように送出信号
は既にスクランブラ−操作を施しであるものとする。送
信部３は符号化回路であり、入力端子１に供給されるデ
ータを伝送路符号に変換する機能を有する。送信部３の
出力は／％イブリ、ド回路１２を介して２線伝送路１３
に送出されると同時にノ＼イグリソド回路１２０回路不
全、インピーダンス不整合等の原因によりエコーとなっ
てＬＰＦＩＩにも入力される、 一方、２線伝送路１３及び／’％イグリッド回路１２を
介して、相手側（ここでは局側）から送出された受４龜
信号もＩ、ＰＦＩＩに入力される。従ってＬＰＦｌｌの
出力は、高帯域成分が除去された（受信信号十エコー）
として現われる。ここでエコーキャンセラーの目的は、
ＬＰＦＩＩの出力に含まれるエコーを除去することであ
り、ＡＤＦ５を用いて擬似エコーを生成することにエリ
実現される。擬似エコーの生成及びこれを用いたエコー
の消去は、ＡＤＦ　５、ＤＡＣ６、減算器７、サンプル
ホールド８、極性判定回路９、乗算器１０から成る閉ル
ープ回路により楢成される。

第１図において、乗算器１４、符号検出回路１５、平均
化回路１６、絶対値回路１７及び乗算器１８の各機能は
ＡＤＦ５のタップ修正係数の大きさを適応的に変化させ
ることによりエコーキャンセラーの収束時間を大幅に短
縮する役目を担っている。

次にヒステリシス回路１９について詳しく説明する。

第２図は、・第１図のヒステリシス特性回路１９の入出
力特性の一例を示した図である。但し、同図においてＭ
ｌ及びＭ２は条件ＯＩ　Ｍｉ　＜　Ｍ２を満足するもの
と仮定する。ここで、Ｍｌはタップ修正係数の最小値を
いくらにするかというシステム条件より決定され、　Ｍ
２はエコーキャンセラーが収束状態にある時の相関器出
力即ち絶対値回路１７の出力の変動がどの程度あるかに
より決定される。第２図に示した入出力特性は典型的な
ヒステリシス等性を表わしており、入力信号の変化する
方向（増加方向あるいは減少方向）に依存してその出力
信号のレベルが２種類存在する領域があり得ることを示
している。゛第２図を用いて第１図のヒスプリシス特性
回路１９の動作について説明する。

第１図において、絶対値回路１７の出力はヒステリシス
特性回路１９に供給される。エコーキャンセラーが収束
動作を開始する時点では平均化回路１６の出力、従って
絶対値回路１７の出力は図中のリセット信号により零に
設定されている。エコーキャンセラーが収束動作を開始
すると絶対値回路１６の出力は徐々に増加する。ヒステ
リシス回路１９は、第２図に示したような人出力特性を
持っているので、入力の値が増加してもＭ２を越えるま
では値Ｍ、を保持するように動作する。さらに時間が経
過し絶対値回路１７の出力Ｘが値Ｍ２を越えると、ヒス
テリシス特性回路１９の出力は、入力の値Ｘをそのまま
出力するようになる。一方収束が進行すると絶対値回路
１７の出力Ｘの値は徐々に小さくなり、最終的には零に
近づく。この時ＸがＭｌに一致した時ヒステリシス特性
回路１９の出力はＭｌの値に設定される。この時点以降
、絶対値回路１７の出力Ｘが条件Ｑ　ｌ　ｚ　４Ｍ２を
満足する限り、ヒステリシス特性回路１９の出力は常に
Ｍｌとなるよう動作する。それ故、エコーキャンセラー
の収束時に通常現われる絶対値回路１７の出力Ｘの変動
はヒステリシス特性回路１９により吸収することが可能
となる。

第３図は、第２図の入出力特性を持つ第１図のヒステリ
シス特性回路１９の一構成例を示したブロック図である
。同図において、参照数字１００は入力端子、参照数字
２００及び３００はそれぞれ値Ｍ１及びＭ２を検出する
だめのパターン検出回路、参照数字４００は判定回路、
参照数字５００はフリップフロップ、参照数字６００は
選択回路、参照数字７００は出力端子をそれぞれ示す。

またフリップフロップ５００には７７０ツク及びリセッ
ト信号が供給さＪｌており、グルツクは、入力端子１０
０に供給される信号算と同期しているものと仮定する。

入力端子１００には、第１図の絶対値回路１７の出力Ｘ
が供給される。入力端子１００に供給された信号Ｘはパ
ターン検出回路２００及び３００に入力されると共に選
択回路６００にも入力される。パターン検出回路２００
及び３００の出力信号は判定回路４００に入力され入力
端子Ｘの値が以下に述べるどの領域にあるか判定される
。即ち第１ｆＩ域は０１　ｘ　＜、Ｎｈ　、第２Ｉｎ　
域ハＭ１　、／、Ｘ　＜　Ｍ２、ｍ　３　領’ｊＪＪ、
　ハＭｚｌｘ　ト定’１１　ｔ　ル。

判定回路４００にはさらに、フリップフロップ５００の
出力信号が供給される。今エコーキャンセラーの収束過
程を考える。まず収束動作の開始時点では、入力端子１
００に供給される信号又は零であり、この時フリソブフ
ｐ２プ５００も図中に示すリセット信号により同時にリ
セットされ０″を出力するものと仮定ず仝。選択回路６
００には第１の入力信号として入力端子１００から入力
される信号Ｘと第２の入力信′号として値Ｍ１が供給さ
れており、フリップフロップ５００から出力される制御
信号により前記第１及び第２の入力信号のいずれか一方
が選択されて出力端子７００に供給される。収束動作の
開始時点ではフリップフロップ５００の出力は０″であ
るから出力端子７００にはＭｌが机われる工うに設定さ
れている。フリップフロン〒Ｒ出力は判定回路４００に
も供給されている。エコーキャンセラーが収束動作を開
始すると又は徐々に増加ずゐ。

この時、判定回路４００ではフリップフロップ５００か
ら供給される制御信号が０”である場合には、パターン
検出回路３００によりＸがＭ２を越える時点まで、判定
回路４００の出力は０”を保持する。ＸがＭ２エリ大き
くなると、判定回路４００の出力は１″となるように設
定されるから、出力端子７００にはＸが現われることに
なる。さらにエコーキャンセラーの収束動作が進行する
と、入力端子１００に供給される信号Ｘの値はしだいに
小さくなる。

この時、判定回路４００ではフリップフロップ５００か
ら供給される制御信号は′１”であるから、パターン検
出回路２００によりＸが１Ｖ１１より小さくなる時点ま
で、判定回路４００の出力は′ｌ”を保持する。

ＸがＭｌよりも小さくなると、判定回路４００の出力は
０”となるから、出力端子７００にはＭｌが現われるこ
とになる。従って、Ｗ；３図に示す回路は第２図の入出
力特性を実現することができる。

第４図は、第２図の入出力特性をもつ回路の他の構成例
を示すプロ゛ツク図である。同図にお（・て、参照数字
１００は入力端子、参照数字７００は出力端子、参照数
字８００は読み出し専用メモ！Ｊ’（ＲＯＭ）、参照数
字５００はフリップフロップ（ＦＦ）をそれぞれ示す。

入力端子１００には並列ｎピッ）（ｎは正の整数）で表
わされた信号Ｘが供給され、ＲＯＭ８００のアドレスの
一部となる。フリップフロップ５００は第３図のフリッ
プフロップ５００に対応しており、ｌビットの制御信号
を記憶する。フリップフロップ５００にはり１ｌｆｆ’
７り及びリセット信号が供給されており、クロックは入
力端子１００に供給される信号Ｘと同期しているものと
仮定する。フリップフロップ５００の入力はＲＯＭ８０
０の出力から供給されると同時に、フリップフロップ５
００の出力はＲＯＭ８００のアドレスのｌビット分とし
て帰還される。ＲＯＭ８００にピントパターンを舎込む
ことにより、第２図に下す入出力特性をもつ回路を容易
に実現することが可能となり、並１列ｍビット（ｍは正
の整数）出力を出力端子７００に得ることができる。な
ｊ（、第１図のヒステリシス特性回路１９が第２図の入
出力特性をもつ時、ニーノーキャンセラーの収束状態に
おけるタップ修正係数は一定値に保持される。一方、エ
コーキャンセラーの収束状態におけるタップ修正係数の
変動をなるべく小さく抑えることによりエコーキャンセ
ラー動作の収束時の安定性を得るという方法も考えられ
る。

この場合、第１図のヒステリシス特性回路１９は例えば
第５図に示したようなヒステリシス特性により実現され
る。第５図の特性は、図中の記号（１）、（１１１、（
ＩＩＩ）に分割して考えることができる。エコーキャン
セラーが収束状態にある時、第５図の入力は（■）にあ
り、さらにその傾きが小さい領域に存在すると考えられ
るから、入力の変化の割合に比べて出力の変化の割合は
小さくなる。従ってタップ修正係数の変動を小さく抑え
ることが可能と１よる。

第５図に示す入出力特性は、第４図の構成においてＲＯ
Ｍ８００のメモリにその特性に対応する内容を沓き込む
ことにより容易に実現可能である。さらにエコーキャン
セラーの収束状態におけるタップ修正係数の変動をなる
べく小さく抑えるという親点から、ヒステリシス特性の
代わりに一般の非線形な入出力特性を用いることにより
、エコーキャンセラー動作の収束時の安定性を得ること
もできる。例えは第５図において、（１）を除去し、（
■）の曲線における矢印を双方向とした場合に対応する
。

この場合の実現回路は、第４図においてフリップフロッ
プ５００を除去し、入出力特性に対応する内容をＲＯＭ
８００に書込むことにより実現できる。

なお、これまでは説明♂簡単にするためにエコーキャン
セラーの動作速度はデータ速度と同一の速度と仮定して
述べて米たが、実際には伝送路符号の帯域に対応してＡ
ＭＩ符号ではデータ速度の２倍以上、バイフェーズ符号
では４倍以上でエコーキャンセラーは動作させる必要が
ある。この時、第１図においてアダプティブ・ディジタ
ルフィルタ５．Ｄ／Ａフンバータロ、サンプルホールド
８、極性判定回路９及び乗算器１０はデータ速度の整数
倍で動作させればよい。しかしながら、乗算器１４及び
１８、符号検出回路１５、平均化回路１６、絶対値回路
１７及びヒステリシス特性回路１９は必すしもデータ速
度の整数倍で動作させる必要はなく、データ速度と同一
の速度で動作させることもできる。また、第１図に示し
た符号検出回路Ｊ５における符号の検出において、閾値
が多少のオフセットを持っていても正常に動作すること
は言うまでもない。さらに、−変形として符号検出回路
１５を省略することも可能である。また第１図において
、極性判定回路９０代わりに多値識別回路あるいはＡ／
Ｄコンバータを用いることも可能である。

第１図の変形としてＤ／Ａコンバータ６、サンプルホー
ルド８ｔ−省略し、アダプティブ・ディジタルフィルタ
をアタ゛ズティブ・アナログフィルタに置換えれば全７
すｐグ処理の構成にすることができる。この時、極性判
定回路９は省略することも可能である。また第１図にお
いてＤ／Ａコンバータ６、サンプルホールド８′に、省
略する代わりに、ＬＰＦＩＩの出力にＡ／Ｄコンバータ
を付加ずれは全ディジタル処理の構成にすることができ
る。この時、極性判定回路９は省略することもできる。

第１図に示した本剣明の一実施例では２線双方向ベース
バンド・データ伝送を対象として説明してきた。本発明
を廿声用エコーキャンセラーに適用する場合、ダブル・
トーク時においてエコーキャンセラーの適応動作を停止
するという従来の条件の下で、本発明がそのまま適用で
きる。さらにモデム用エコーキャンセラーの場合には、
変復調回路を付加すれば本発明を適用することが可能と
なる。

以上詳細に述べたように、本発明によればタップ修正係
数を適応的に変化させる構成のエコーキャンセラーにお
いて、収束時の安定性を与えることが町１化となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示したノロツク図である。 同図において、参照数字１は入力端子、参照数字２は出
力端子、参照数字３は送信部、参照数字４は受信部、参
照数字５はアダプティブ・ディジタルフィルタ、参照数
字６はＤ／Ａコンバータ、参照数字７は減算器、参照数
字８はサンフルホールド、参照数字９は極性判定回路、
参照紗字１０，１４及び１８は乗算器、参照数字工１は
低域通過フィルタ、参照数字１２はハイズリラド回路、
参照数字１３は２線伝送路、参照数字１５は符号検出回
路、参照数字１６は平均化回路、参照数字１７は絶対値
回路、参照数字１９はヒステリシス特性回路をそれぞれ
示す。 第２図及び第５図は、第１図のヒステリシス特性回路の
入出力特性−例を示１図、第３図及び第４図は第１図の
ヒステリシス特性回路１９の構成例を示したノロツク図
であり、参照数字１００は入力端子、参照数字２００及
び３０ｏはパターン検出回路、参照数字４００は判定回
路、参照数字５００はフリップフロップ、参照数字６０
０は選択回路、参照数字７００は出力端子、参照数字８
００は読み出し７専用メモリをそれぞれ示す。 第２図 出 力 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 （１）２線／４線変換回路の４線側にて送信回路から受
   信回路へ漏れ込むエコーを除去するため、アダプティブ
   ・フィルタにより送信信号に基づきエコーレプリカを生
   成し、該受信回路にて得られる受信信号と該エコーとが
   混在した混在信号から該エコーレプリカを差引いた差信
   号を小さくするように動作するエコーキャンセラーにお
   いて、該差信号の符号と該エコーレプリカの符号とを乗
   算した後平均化し、該平均化る工うに構成し、該エコー
   キャンセラーの適応動作収束時における該信号変換手段
   の入出力特性として、該信号変換手段の入力の変化の割
   合に比べて出力の変化の割合が小さくなるようにしたこ
   とを特徴とするエコーキャンセラー装置。 （２、特許請求の範囲第１項記載のエコーキャンセラー
   装置において、前記信号変換手段として、ヒステリシス
   特性をもつ入出力変換手段により構成することを特徴と
   するエコーキャンセラー装置。 （３）％許請求の範囲第１項記載のエコーキャンセラー
   装置において、前記信号変換手段として非線形特性をも
   つ入出力変換手段により構成することを特徴とするエコ
   ーキャンセラー装置。