JPH0557779B2

JPH0557779B2 -

Info

Publication number: JPH0557779B2
Application number: JP12581483A
Authority: JP
Inventors: Akira Kanemasa
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1983-07-11
Filing date: 1983-07-11
Publication date: 1993-08-24
Also published as: JPS6018025A

Description

【発明の詳細な説明】本発明は２線／４線変換回路におけるインピー
ダンスの不整合により生じるエコーを消去するた
めのエコーキヤンセラー装置に関する。

エコーキヤンセラーは衛星回線、長距離回線等
のような伝送遅延の大きい電話回線で生じる耳ざ
わりなエコーを消去するため、あるいは音声帯域
を利用して双方向のデータを同時伝送する（全二
重モデム）ために応用されている。さらに、ペア
線を用いて２線双方向ベースバンド・データ伝送
を実現するための手段としてエコーキヤンセラー
を適用することも可能であり、構成網あるいは公
衆網の加入者アクセスの伝送路のデイジタル化を
実現するための一手段として検討されている。

ここではエコーキヤンセラーの適用例として、
２線双方向ベースバンド・データ伝送を対象とし
て説明するが、後で述べるように本発明は音声用
エコーキヤンセラーあるいはモデム用エコーキヤ
ンセラーにも適用できる。

エコーキヤンセラーの従来技術の参考文献とし
て、昭和57年12月22日に出願された特許「特願57
−225167」がある。該特許の発明の原理は該特許
の明細書に記載されている第３図の一実施例に基
づき詳しく述べられている。即ち該発明によれ
ば、誤差信号とエコー信号の各々の符号が相関を
持つており、この相関の大きさが残留エコーレベ
ルに依存して変化することを利用し、残留エコー
レベルに応じてタツプ修正係数を適応的に変化さ
せることにより収束時間の大幅な短縮を可能とす
る。しかしながら、前記発明に基づくエコーキヤ
ンセラー装置では収束時においてタツプ修正係数
がふらつくために安定性が得にくいという欠点が
あつた。

そこで本発明の目的は、タツプ修正係数を適応
的に変化させる構成のエコーキヤンセラーにおい
て収束時の安定性を得る方法を提供することにあ
る。次に、図面を参照して本発明について詳細に
説明する。

第１図は、本発明の一実施例を示したブロツク
図である。同図において、参照数字１及び２はそ
れぞれ入力端子及び出力端子、参照数字３は送信
部、参照数字４は受信部、参照数字５はアダプテ
イブ・デイジタル（ADF）、参照数字６はＤ／Ａ
コンバータ（DAC）、参照数字７は減算期、参照
数字８はサンプルホールド（Ｓ／Ｈ）、参照数字
９は極性判定回路、参照数字１０は適応的に変化
するタツプ修正係数を乗算するための乗算器、参
照数字１１は低域通過フイルタ（LPF）、参照数
字１２はハイブリツド回路（HYB）、参照数字１
３は２線伝送路、参照数字１４は乗算器、参照数
字１５は符号検出回路、参照数字１６は平均化回
路、参照数字１７は絶対値回路、参照数字１８は
２ａ（ａは定数）を係数とする乗算器、参照数字
１９はヒステリシス特性回路をそれぞれ示す。第
１図において、参照数字１，２，……，１７及び
１８はそれぞれ前記参考文献に記載されている第
３図の参照数字に対応しており同一の参照数字は
同一の機能を示している。本発明は第１図に示す
ように、前記参考文献に述べられている構成要素
にヒステリシス回路１９を付加することにより構
成されているる。残留エコーレベルが大きい時は
符号検出回路１５の出力と極性判定回路９の出力
は相関を持つが、残留エコーレベルが小さくなる
に従い両者の相関は徐々に小さくなり、収束状態
では理想的には零になることを利用し、アダプテ
イブ・フイルタ５のタツプ修正係数を適応的に変
化させる。ただし、極性判定回路９では、アナロ
グ信号のゼロレベルをしきい値として設定し、こ
のしきい値と入力信号とを比較して、入力信号が
大きい場合には、入力信号は正として判定されて
＋１を出力する。逆に入力信号が小さい場合に
は、入力信号は負として判定されて−１を出力す
る。これに対して、符号検出回路１５では、入力
信号はデイジタル信号であるから、例えば、この
デイジタル信号が２の補数表示で表現されている
と、符号ビツトに当たるMSB（最大重みビツト）
が、“０”の場合には、入力信号は正と判定され
て＋１を出力する。逆に、符号ビツトが、“１”
の場合には、入力信号は負と判定されて−１を出
力する。ただし、入力信号がゼロの場合、即ち、
MSBが“０”であり、かつ残りのビツトも全て
“０”である場合には、ゼロの値を出力するもの
とする。従つて、極性判定回路９の出力と符号検
出回路１５の出力が、共に＋１、または共に−１
の場合、即ち両者の出力が相関を持つ場合には、
乗算器１４の出力は、＋１となる。両者が相関を
持ち続ければ、乗算器１４の出力は、常に＋１の
値を出力し続けることになり、これを平均化回路
１６に入力することにより、相関の度合いに応じ
た値が平均化回路１６の出力として得られる。こ
こで、エコーキヤンセラーの適応動作がスタート
した直後には、相関の程度を示す平均化回路１６
の出力が負の値をとる可能性がある。相関値とし
て負の値をとることは不適当であり、これを避け
るために絶対値回路１７により、強制的に正の値
に戻している。このような原理によりエコーキヤ
ンセラーの収束時間の大幅な短縮が可能となる。
前記相関操作は第１図において、乗算器１４、平
均化回路１６．及び絶対値回路１７により実現さ
れる。エコーキヤンセラーが収束状態にある時、
絶対値回路１７の出力は理想的には零となること
が期待されるが、実際の回路では理想的な相関器
は実現不可能であるから絶対値回路１７の出力は
変動している。この変動が直接タツプ修正係数の
大きさに影響すると、収束時の残留エコーの変動
を大きくする原因となるから、収束時にはタツプ
修正係数の変動をなるべく小さく抑えることが望
ましい。そこで絶対値回路１７の出力を信号変換
回路に入力して、エコーキヤンセラーが収束状態
にある時絶対値回路１７の出力の変動を抑えるよ
うに構成した点が本発明のポイントである。第１
図に示す本発明の実施例では信号変換回路として
ヒステリシス特性回路１９を用いた例を示してい
る。

今第１図の回路は２線伝送路を介して対向で接
続されているものとする。加入者ケーブルを対象
とすれば、一方が局側、他方が加入者側に設置さ
れている。さらにここでは説明を簡単にするため
にベースバンド・データ伝送を仮定し、加入者側
装置として説明する。

加入者端末からの送出信号は、入力端子１を介
して送信部３及びアダプテイブ・デイジタルフイ
ルタ５に入力される。ここで受信信号との相関が
ないように送出信号は既にスクランブラー操作を
施してあるものとする。送信部３は符号化回路で
あり、入力端子１に供給されるデータを伝送路符
号に変換する機能を有する。送信部３の出力はハ
イブリツド回路１２を介して２線伝送路１３に送
出されると同時にハイブリツド回路１２の回路不
全、インピーダンス不整合等の原因によりエコー
となつてLPF１１にも入力される。

一方、２線伝送路１３及びハイブリツド回路１
２を介して、相手側（ここでは局側）から送出さ
れた受信信号もLPF１１に入力される。従つて
LPF１１の出力は、高帯域成分が除去された
（受信信号＋エコー）として現われる。ここでエ
コーキヤンセラーの目的は、LPF１１の出力に
含まれるエコーを除去することであり、ADF５
を用いて擬似エコーを生成することにより実現さ
れる。擬似エコーの生成及びこれを用いたエコー
の消去は、ADF５、DAC６、減算器７、サンプ
ルホールド８、極性判定回路９、乗算器１０から
成る閉ループ回路により構成される。

第１図において、乗算器１４、符号検出回路１
５、平均化回路１６、絶対値回路１７及び乗算器
１８の各機能はADF５のタツプ修正係数の大き
さを適応的に変化させることによりエコーキヤン
セラーの収束時間を大幅に短縮する役目を担つて
いる。次にヒステリシス回路１９について詳しく
説明する。

第２図は、第１図のヒステリシス特性回路１９
の入力特性の一例を示した図である。但し、同図
においてM₁及びM₂は条件０M₁＜M₂を満足す
るものと仮定する。ここで、M₁はタツプ修正係
数の最小値をいくらにするかというシステム条件
より決定され、M₂はエコーキヤンセラーが収束
状態にある時の相関器出力即ち絶対値回路１７の
出力の変動がどの程度あるかにより決定される。
第２図に示した入出力特性は典型的なヒステリシ
ス等性を表わしており、入力信号の変化する方向
（増加方向あるいは減少方向）に依存してその出
力信号のレベルが２種類存在する領域があり得る
ことを示している。第２図を用いて第１図のヒス
テリシス特性回路１９の動作について説明する。
第１図において、絶対値回路１７の出力はヒステ
リシス特性回路１９に供給される。エコーキヤン
セラーが収束動作を開始する時点では平均化回路
１６の出力、従つて絶対値回路１７の出力は図中
のリセツト信号により零に設定されている。エコ
ーキヤンセラーが収束動作を開始すると絶対値回
路１７の出力は徐々に増加する。ヒステリシス回
路１９は、第２図に示したような入出力特性を持
つているので、入力の値が増加してもM₂を越え
るまでは値M₁を保持するように動作する。さら
に時間が経過し絶対値回路１７の出力ｘが値M₂
を越えると、ヒステリシス特性回路１９の出力
は、入力値ｘをそのまま出力するようになる。一
方収束が進行すると絶対値回路１７の出力ｘの値
は徐々に小さくなり、最終的には零に近づく。こ
の時ｘがM₁に一致した時ヒステリシス特性回路
１９の出力はM₁の値に設定される。この時点以
降、絶対値回路１７の出力ｘが条件０ｘM₂
を満足する限り、ヒステリシス特性回路１９の出
力は常にM₁となるよう動作する。それ故、エコ
ーキヤンセラーの収束時に通常現われる絶対値回
路１７の出力ｘの変動はヒストリシス特性回路１
９により吸収することが可能となる。

第３図は、第２図の入出力特性を持つ第１図の
ヒステリシス特性回路１９の一構成例を示したブ
ロツク図である。同図において、参照数字１００
は入力端子、参照数字２００及び３００はそれぞ
れ値M₁及びM₂を検出するためのパターン検出回
路、参照数字４００は判定回路、参照数字５００
はフリツプフロツプ、参照数字６００は選択回
路、参照数字７００は出力端子をそれぞれ示す。
またフリツプフロツプ５００にはクロツク及びリ
セツト信号が供給されており、クロツクは、入力
端子１００に供給される信号ｘと同期しているも
のと仮定する。入力端子１００には、第１図の絶
対値回路１７の出力ｘが供給される。入力端子１
００に供給された信号ｘはパターン検出回路２０
０及び３００に入力されると共に選択回路６００
にも入力される。パターン検出回路２００及び３
００の出力信号は判定回路４００に入力され入力
端子ｘの値が以下に述べるどの領域にあるか判定
される。即ち第１領域は０ｘ＜M₁、第２領域
はM₁ｘ＜M₂、第３領域はM₂ｘと定義する。
判定回路４００にはさらに、フリツプフロツプ５
００の出力信号が供給される。今エコーキヤンセ
ラーの収束過定を考える。まず収束動作の開始時
点では、入力端子１００に供給される信号ｘは零
であり、この時フリツプフロツプ５００も図中に
示すリセツト信号により同時にリセツトされ
“０”を出力するものと仮定する。選択回路６０
０には第１入力信号として入力端子１００から入
力される信号ｘと第２の入力信号として値M₁が
供給されており、フリツプフロツプ５００から出
力される制御信号により前記第１及び第２の入力
信号のいずれか一方が選択されて出力端子７００
に供給される。収束動作の開始時点ではフリツプ
フロツプ５００の出力は“０”であるから出力端
子７００にはM₁が現われるように設定されてい
る。フリツプフロツプ５００の出力は判定回路４
００にも供給されている。エコーキヤンセラーが
収束動作を開始するとｘは徐々に増加する。この
時、判定回路４００ではフリツプフロツプ５００
から供給される制御信号が“０”である場合に
は、パターン検出回路３００によりｘがM₂を越
える時点まで、判定回路４００の出力は“０”を
保持する。ｘがM₂より大きくなると、判定回路
４００の出力は“１”となるように設定されるか
ら、出力端子７００にはｘが現われることにな
る。さらにエコーキヤンセラーの収束動作が進行
すると、入力端子１００に供給される信号ｘの値
はしだいに小さくなる。この時、判定回路４００
ではフリツプフロツプ５００から供給される制御
信号は“１”であるから、パターン検出回路２０
０によりｘがM₁より小さくなる時点まで、判定
回路４００の出力は“１”を保持する。ｘがM₁
よりも小さくなると、判定回路４００の出力は
“０”となるから、出力端子７００にはM₁が現わ
れることになる。従つて、第３図に示す回路は第
２図の入出力特性を実現することができる。

第４図は、第２図の入出力特性をもつ回路の他
の構成例を示すブロツク図である。同図におい
て、参照数字１００は入力端子、参照数字７００
は出力端子、参照数字８００は読み出し専用メモ
リ（ROM）、参照数字５００はフリツプフロツ
プ（FF）をそれぞれ示す。入力端子１００には
並列ｎビツト（ｎは正の整数）で表わされた信号
ｘが供給され、ROM８００のアドレスの一部と
なる。フリツプフロツプ５００は第３図のフリツ
プフロツプ５００に対応しており、１ビツトの制
御信号を記憶する。フリツプフロツプ５００には
クロツク及びリセツト信号が供給されており、ク
ロツクは入力端子１００に供給される信号ｘと同
期しているものと仮定する。フリツプフロツプ５
００の入力はROM８００の出力から供給される
と同時に、フリツプフロツプ５００の出力は
ROM８００のアドレスの１ビツト分として帰還
される。ROM８００にビツトパターンを書込む
ことにより、第２図に示す入出力特性をもつ回路
を容易に実現することが可能となり、並列ｍビツ
ト（ｍは正の整数）出力を出力端子７００に得る
ことができる。なお、第１図のヒステリシス特性
回路１９が第２図の入出力特性をもつ時、エコー
キヤンセラーの収束状態におけるタツプ修正係数
は一定値に保持される。一方、エコーキヤンセラ
ーの収束状態におけるタツプ修正係数の変動をな
るべく小さく抑えることによりエコーキヤンセラ
ー動作の収束時の安定性を得るという方法も考え
られる。この場合、第１図のヒステリシス特性回
路１９は例えば第５図に示したようなヒステリシ
ス特性により実現される。第５図の特性は、図中
の記号（），（），（）に分割して考えること
ができる。エコーキヤンセラーが収束状態にある
時、第５図の入力は（）にあり、さらにその傾
きが小さい領域に存在すると考えられるから、入
力の変化の割合に比べて出力の変化の割合は小さ
くなる。従つてタツプ修正係数の変動を小さく抑
えることが可能となる。第５図に示す入出力特性
は、第４図の構成においてROM８００のメモリ
にその特性に対応する内容を書き込むことにより
容易に実現可能である。さらにエコーキヤンセラ
ーの収束状態におけるタツプ修正係数の変動をな
るべく小さく抑えるという観点から、ヒステリシ
ス特性の代わりに一般の非線形な入出力特性を用
いることにより、エコーキヤンセラー動作の収束
時の安定性を得ることもできる。例えば第５図に
おいて、（）を除去し、（）の曲線における矢
印を双方向とした場合に対応する。この場合の実
現回路は、第４図においてフリツプフロツプ５０
０を除去し、入出力特性に対応する内容をROM
８００に書込むことにより実現できる。

なお、これまでは説明を簡単にするためにエコ
ーキヤンセラーの動作速度はデータ速度と同一の
速度と仮定して述べて来たが、実際には伝送路符
号の帯域に対応してAMI符号ではデータ速度の
２倍以上、バイフエーズ符号では４倍以上でエコ
ーキヤンセラーは動作させる必要がある。この
時、第１図においてアダプテイブ・デイジタルフ
イルタ５、Ｄ／Ａコンバータ６、サンプルホール
ド８、極性判定回路９及び乗算器１０はデータ速
度の整数倍で動作させればよい。しかしながら、
乗算器１４及び１８、符号検出回路１５、平均化
回路１６、絶対値回路１７及びヒステリシス特性
回路１９は必ずしもデータ速度の整数倍で動作さ
せる必要はなく、データ速度と同一の速度で動作
させることもできる。また、第１図に示した符号
検出回路１５における符号の検出において、閾値
が多少のオフセツトを持つていても正常に動作す
ることは言うまでもない。さらに、一変形として
符号検出回路１５を省略することも可能である。
また第１図において、極性判定回路９の代わりに
多値識別回路あるいはＡ／Ｄコンバータを用いる
ことも可能である。

第１図の変形としてＤ／Ａコンバータ６、サン
プルホールド８を省略し、アダプテイブ・デイジ
タルフイルタをアダブテイブ・アナログフイルタ
に置換えれば全アナログ処理の構成にすることが
できる。この時、極性判定回路９は省略すること
も可能である。また第１図においてＤ／Ａコンバ
ータ６、サンプルホールド８を省略する代わり
に、LPF１１の出力にＡ／Ｄコンバータを付加
すれば全デイジタル処理の構成にすることができ
る。この時、極性判定回路９は省略することもで
きる。

第１図に示した本発明の一実施例では２線双方
向ベースバンド・データ伝送を対象として説明し
てきた。本発明を音声用エコーキヤンセラーに適
用する場合、ダブル・トーク時においてエコーキ
ヤンセラーの適用動作を停止するという従来の条
件の下で、本発明がそのまま適用できる。さらに
モデム用エコーキヤンセラーの場合には、変復調
回路を付加すれば本発明を適用することが可能と
なる。

以上詳細に述べたように、本発明によればタツ
プ修正係数を適応的に変化させる構成のエコーキ
ヤンセラーにおいて、収束時の安定性を与え、エ
コーキヤンセラーが収束状態にある時の残留エコ
ーの変動を抑えることが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例を示したブロツク図
である。同図において、参照数字１は入力端子、
参照数字２は出力端子、参照数字３は送信部、参
照数字４は受信部、参照数字５はアダプテイブ・
デイジタルフイルタ、参照数字６はＤ／Ａコンバ
ータ、参照数字７は減算器、参照数字８はサンプ
ルホールド、参照数字９は極性判定回路、参照数
字１０，１４及び１８は乗算器、参照数字１１は
低域通過フイルタ、参照数字１２はハイブリツド
回路、参照数字１３は２線伝送路、参照数字１５
は符号検出回路、参照数字１６は平均化回路、参
照数字１７は絶対値回路、参照数字１９はヒステ
リシス特性回路をそれぞれ示す。第２図及び第５図は、第１図のヒステリシス特
性回路の入出力特性一例を示す図、第３図及び第
４図は第１図のヒステリシス特性回路１９の構成
例を示したブロツク図であり、参照数字１００は
入力端子、参照数字２００及び３００はパターン
検出回路、参照数字４００は判定回路、参照数字
５００はフリツプフロツプ、参照数字６００は選
択回路、参照数字７００は出力端子、参照数字８
００は読み出し専用メモリをそれぞれ示す。

【特許請求の範囲】

１選択呼出信号とこれに続くメツセージ信号と
を受信し、該メツセージ信号を復号して得られた
メツセージ情報を記憶、表示する表示機能付無線
選択呼出受信機において、所定数の前記メツセージ情報を記憶するための
第１の記憶手段と、前記第１の記憶手段の記憶領域を表す情報を記
憶するための第２の記憶手段と、前記第１，第２の記憶手段に対してあらかじめ
定められた制御動作を行う機能を有する制御手段
とを含み、前記制御手段は、前記メツセージ情報に対応す
る前記第１の記憶手段の記憶領域を表す情報を前
記第２の記憶手段に格納するステツプと、前記メツセージ情報を前記第１の記憶手段に格
納するステツプと、前記メツセージ情報が前記第１の記憶手段の記
憶領域を越える場合に前記メツセージ情報に対応
する前記第１の記憶手段の記憶領域を表す別の情
報を前記第２の記憶手段に格納するステツプとを
実行するものであることを特徴とする表示機能付
無線選択呼出受信機。２選択呼出信号とこれに続くメツセージ信号と
を受信し、該メツセージ信号を復号して得られた