JPS60180208A - 絶縁増幅器 - Google Patents
絶縁増幅器Info
- Publication number
- JPS60180208A JPS60180208A JP59035666A JP3566684A JPS60180208A JP S60180208 A JPS60180208 A JP S60180208A JP 59035666 A JP59035666 A JP 59035666A JP 3566684 A JP3566684 A JP 3566684A JP S60180208 A JPS60180208 A JP S60180208A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- photocoupler
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明のハする技術分野
本発明は各種引側器、電子似器に使用するのに適した絶
縁増幅器に関する。
縁増幅器に関する。
従来技術の説明
従来この第１１の絶縁増幅器においては、パルスの絶縁
にトランスが使用されていた。トランスは経時変化およ
び湿度による変化が少なく、（ｔ３粕性が高い利点かあ
った。しＺ・しながら、トランスは製作工数および抽４
’５１それに夕１形寸法および世に性に欠ける欠点かあ
り、！１ｋに、県イＩ丸化に賭点がイｔし、益々隅求さ
れる；：４、子伝器２））系の小、ｉｆ、＋１化に大き
なｌ”ｉ’害となっていた。
にトランスが使用されていた。トランスは経時変化およ
び湿度による変化が少なく、（ｔ３粕性が高い利点かあ
った。しＺ・しながら、トランスは製作工数および抽４
’５１それに夕１形寸法および世に性に欠ける欠点かあ
り、！１ｋに、県イＩ丸化に賭点がイｔし、益々隅求さ
れる；：４、子伝器２））系の小、ｉｆ、＋１化に大き
なｌ”ｉ’害となっていた。
発１力の目的
不発＋ｇ ６−１従来の上記”ｊ ’１／ｉに６−みて
なされたもσ〕であＱ、’ｔｉｔｉつて木５ｓすｊの目
的ｉ−よ、フォトカプラか経時クニ化およびｉｆ、’Ａ
Ｉ；とり・、−化をイ３するが２！Ｌ： ’Ｉ’＋’
ｉ化に通し、ｆｉ来イ圭としては区れ−Ｃいる点に第１
目し、フォトカプラを用いイ）ことによって上記従来の
欠点を１゛；・５泊でき、ｌ’ｊｊ瓜礼化及び牙」、′
ｒり（化を袖ｔｔｔすることかできる蝦ｒ ）ａｔなｔ
パシ６′、ｊｌつ中量ｚ１Ｙを１１２供することにるる
。
なされたもσ〕であＱ、’ｔｉｔｉつて木５ｓすｊの目
的ｉ−よ、フォトカプラか経時クニ化およびｉｆ、’Ａ
Ｉ；とり・、−化をイ３するが２！Ｌ： ’Ｉ’＋’
ｉ化に通し、ｆｉ来イ圭としては区れ−Ｃいる点に第１
目し、フォトカプラを用いイ）ことによって上記従来の
欠点を１゛；・５泊でき、ｌ’ｊｊ瓜礼化及び牙」、′
ｒり（化を袖ｔｔｔすることかできる蝦ｒ ）ａｔなｔ
パシ６′、ｊｌつ中量ｚ１Ｙを１１２供することにるる
。
発明の４１Ｔ成
上「己目的を達成する為に、不猟りＪに係る絶縁増訃Ｉ
＋器は、入力幅号と邦；（！へ′ｌｉ、ｌ’、比により
ｎｉｌ Ｇじ人力情−号に苅Ｊ１１．Ｊｌシた４１ｉ分
時間バルヌ１６号を発生する積分時１１り決ン已回路と
、該積分時間決定回路塔から出力さ第１るｎｉｌ ｎ己
バルヌ１８−号を伝７有するｆｌｌｌ、ｒ＋ｓ２のフォ
トカプラと、１〆＜ｊｌ３１ 、第２の７メトカプラの
１ｕ力を該第１．第２のフォトカプラの立上り遅れ時間
による影響を受けることなく同期整流する同期７１：３
流回路とを具備して構成される。
＋器は、入力幅号と邦；（！へ′ｌｉ、ｌ’、比により
ｎｉｌ Ｇじ人力情−号に苅Ｊ１１．Ｊｌシた４１ｉ分
時間バルヌ１６号を発生する積分時１１り決ン已回路と
、該積分時間決定回路塔から出力さ第１るｎｉｌ ｎ己
バルヌ１８−号を伝７有するｆｌｌｌ、ｒ＋ｓ２のフォ
トカプラと、１〆＜ｊｌ３１ 、第２の７メトカプラの
１ｕ力を該第１．第２のフォトカプラの立上り遅れ時間
による影響を受けることなく同期整流する同期７１：３
流回路とを具備して構成される。
次に本発明をその好ましい一実捲則について図面を参照
しながら具体的に１：（Ｎ関する。
しながら具体的に１：（Ｎ関する。
第１図は本発明に係る稍ｔ７増Ｉ旨器の一実癩しリを示
すブロック構成図である。
すブロック構成図である。
第１図において、参照番号１１は入力信号Ｅｉと基準電
圧＋ＢＳ 、−１ｌｓによシ入力りｎ−号１に対応した
積分時間パルス１訝号２．３ （：、ｆ’、 ２図参照
）を鏑生する積分時間決定回路、１２は４’ｆ分時間パ
ルス（１号２．３を伝達する一対のフォトカプラ、１３
はフォトカプラ稔の出力を該フォトカプラの立上り遅れ
時間による影響を受けることなく同Ｍ整流する同期整流
回路、１４は同期整流回路１３の出力を処理するロウパ
スフィルタをそれぞれ示す。
圧＋ＢＳ 、−１ｌｓによシ入力りｎ−号１に対応した
積分時間パルス１訝号２．３ （：、ｆ’、 ２図参照
）を鏑生する積分時間決定回路、１２は４’ｆ分時間パ
ルス（１号２．３を伝達する一対のフォトカプラ、１３
はフォトカプラ稔の出力を該フォトカプラの立上り遅れ
時間による影響を受けることなく同Ｍ整流する同期整流
回路、１４は同期整流回路１３の出力を処理するロウパ
スフィルタをそれぞれ示す。
積分時間パルスは号決定回路１１１：ｊ、基準子、圧−
１−Ｅｓ、−Ｅｓを切替え入力する切（々回路１１１と
、切替回路１１１．からの基準電圧＋ＥＳまたは−Ｅ
ｓと入力信号Ｅｌ との加ｐ、スカを積分する積分回路
１１２と、積分回路１１２の積分出力１を入力とし切替
回路１１１及び一対の〕第１・カプラ１２の動作を制御
する比較回路１１３とを含んでいる。
１−Ｅｓ、−Ｅｓを切替え入力する切（々回路１１１と
、切替回路１１１．からの基準電圧＋ＥＳまたは−Ｅ
ｓと入力信号Ｅｌ との加ｐ、スカを積分する積分回路
１１２と、積分回路１１２の積分出力１を入力とし切替
回路１１１及び一対の〕第１・カプラ１２の動作を制御
する比較回路１１３とを含んでいる。
同期整流回路１３は、フォトカプラ１２の立上り遅れ時
間の影響を受けない様に７オトカブラ１２からの信号を
制御する整流制御回路１３１と、基準１Ｌ圧十Ｅｓ 、
ＪＤＳを切替入力する切替回路１３２とを含んでいる。
間の影響を受けない様に７オトカブラ１２からの信号を
制御する整流制御回路１３１と、基準１Ｌ圧十Ｅｓ 、
ＪＤＳを切替入力する切替回路１３２とを含んでいる。
第２図は第１図に示した本発明に付ミる絶縁槽ＩＮＲ器
の具体例を示１回路４；４成図である。・第２図に示さ
れるように、切替回路１１１は２個のスイッチ５ＶＪｘ
１８〜ｖ２を中ｌＬｊとして４？’ｉ成され、積分回路
１１２１−を蹟３１．増幅器Ａ〜ＩＰｌ、コンデンサＣ
１を中心にしてセζ成されている。比較回路１１３は２
個のコンパレータＣ（ＪＡ４ＰＩＸＣＵＭＦ２ を中心
にして（Ｉ・１成されている。フォトカプラ１２バ一対
のフォトカプラＰＣ１、ＥＣ２によって構成されている
。整流側ｆ（−１回Ｔｈ’ｆｉ １３１４１２ ｆｌｌ
’４ツインバー タＩＮＶＩ 、ＩＮＶ２．２個のＤ型
フリップフロップ回路ｐＦＩＸｌ、ＮＦ２及び演算増幅
器ＡＭＰ ２を中心にして（１・ｙ成され、切渇゛回路
１３２は２個のスイッチＳＷ３、ＳＷ４を中心として４
１°ｉ成されている。ローパスフィルタ１４は演了゛ｌ
増’ｌ’＋Ａ器ＡＭＰ３ 、コンデンサＣ２、Ｃ３を中
心にして＋１￥成されている。
の具体例を示１回路４；４成図である。・第２図に示さ
れるように、切替回路１１１は２個のスイッチ５ＶＪｘ
１８〜ｖ２を中ｌＬｊとして４？’ｉ成され、積分回路
１１２１−を蹟３１．増幅器Ａ〜ＩＰｌ、コンデンサＣ
１を中心にしてセζ成されている。比較回路１１３は２
個のコンパレータＣ（ＪＡ４ＰＩＸＣＵＭＦ２ を中心
にして（Ｉ・１成されている。フォトカプラ１２バ一対
のフォトカプラＰＣ１、ＥＣ２によって構成されている
。整流側ｆ（−１回Ｔｈ’ｆｉ １３１４１２ ｆｌｌ
’４ツインバー タＩＮＶＩ 、ＩＮＶ２．２個のＤ型
フリップフロップ回路ｐＦＩＸｌ、ＮＦ２及び演算増幅
器ＡＭＰ ２を中心にして（１・ｙ成され、切渇゛回路
１３２は２個のスイッチＳＷ３、ＳＷ４を中心として４
１°ｉ成されている。ローパスフィルタ１４は演了゛ｌ
増’ｌ’＋Ａ器ＡＭＰ３ 、コンデンサＣ２、Ｃ３を中
心にして＋１￥成されている。
次に本発明の動作について第２図の回路（；３成、第３
図のタイムチャートを参照して説Ｉｊｌｌする。第３図
のタイムチャートは入力Ｐ Ｍ Ｅ ｉが１償＝０の場
合についてのものである。
図のタイムチャートを参照して説Ｉｊｌｌする。第３図
のタイムチャートは入力Ｐ Ｍ Ｅ ｉが１償＝０の場
合についてのものである。
切替回路１１１のスイッチＳＷＩが”ＯＦＩ’”してい
るとすればスイッチＳＷ２はＯＮ″している。従ってそ
の際にａ基ｉ１１″電圧十ＥＳがｌｉり幅器ｆｉａ、１
．Ｌ’ ｌに印加され、増幅器ＡＭＰ１０出力１は正の
％ｉ、川から１Ｊσ）知斜で第３図に示す如く減衰する
。積分器を構成するＳ）１幅器ハＩＰの出力１ ＋す＋
＋ちオｊｒ分出力４１シ庄をＥＣとすれは、電圧Ｅｃは
、 として表わさオする。
るとすればスイッチＳＷ２はＯＮ″している。従ってそ
の際にａ基ｉ１１″電圧十ＥＳがｌｉり幅器ｆｉａ、１
．Ｌ’ ｌに印加され、増幅器ＡＭＰ１０出力１は正の
％ｉ、川から１Ｊσ）知斜で第３図に示す如く減衰する
。積分器を構成するＳ）１幅器ハＩＰの出力１ ＋す＋
＋ちオｊｒ分出力４１シ庄をＥＣとすれは、電圧Ｅｃは
、 として表わさオする。
但し、１（ｌｉ）：積分器に流れ込むＴａ、流Ｃ（Ｃｔ
）： 積分用コンデンサＣＩの零敗ＣＯＭＰＩの出力
２は反転して′Ｌ”から”ＩＩ″になる。
）： 積分用コンデンサＣＩの零敗ＣＯＭＰＩの出力
２は反転して′Ｌ”から”ＩＩ″になる。
同様に、コンパレータＣＯＭＰ ２の出力３も反転して
１．ｆ”からＬ“になる。しかして、コンノくレータＣ
ＯＭＰＩ及びＣＯＭＰ２から積分時間パルス信号２及び
３が出力される。コンパレータＣＯＭＰ １及びＣＯＭ
Ｐ２の出力はオーブンコレククになっており、フォトカ
プラＩＦｃＩ 、 ＰＯ２を駆動する。この動作はス竿
り返し行なわれ、積分出力信号１は２等辺三角形をえか
き続ける。正の積分時間Ｔ１、負の積分時間Ｔ！は次の
（２）式、（３）式で与えられる。
１．ｆ”からＬ“になる。しかして、コンノくレータＣ
ＯＭＰＩ及びＣＯＭＰ２から積分時間パルス信号２及び
３が出力される。コンパレータＣＯＭＰ １及びＣＯＭ
Ｐ２の出力はオーブンコレククになっており、フォトカ
プラＩＦｃＩ 、 ＰＯ２を駆動する。この動作はス竿
り返し行なわれ、積分出力信号１は２等辺三角形をえか
き続ける。正の積分時間Ｔ１、負の積分時間Ｔ！は次の
（２）式、（３）式で与えられる。
入力は号Ｅ ｒ ”” Ｏ、Ｒ”−几３のときには、積
分時間’、Ｉ’ ｔ ＝ Ｔ ２となる。
分時間’、Ｉ’ ｔ ＝ Ｔ ２となる。
フォトカプラＰＣＩ 、 ＰＯ２で絶縁された積分時間
パルス信号２．３Ｆｉ伝達遅延時間をともないながら、
出力４及び５０波形となる。立下９波形は比較的早く（
遅延時間ｔａ＝２〜１０μｓ）、立上り波形は遅い（遅
延時間ｔｂ＝５〜６０μｓ）。仁の時間遅れによりバル
ヌ幅変調力式では誤差のシ、μ糸となる。しかるに、本
発明においては、立下り波形が齢（！ｔ’ Ｒ：化に対
してもｐｌ ｇ！Ｕが少なく安定であることにｙｒｌｆ
ｙし、フォトカプラの立下り波形を使用し、立上り遅
れ時間ｔｂの影響を除去することによって、時間遅れを
最少限に抑えている。ＩＪｌち、本発明ではフォトカプ
ラを２個（一対）使用することにより立上りおよび立下
りの時間遅れを補償している○フォトカブラ１）Ｃ１、
ＰＯ２の出力電圧波形４．５はフォトカプラによる伝達
遅れを含んでいる。これらの出力電圧４．５はそれぞ７
１インバータ１ＮＶ１゜ＩＮＶ２ で反転されて波形６
．７となる。フリップフロップ回路ＦＦｚｔｄ、出力電
圧７をクロック入力端子Ｃの入力とし、その立上り波形
でフリップフロップ回路ＦＦＩＩの出力８は立上る。そ
の後、フリップフロップ回路ＦＦｇのＱ２出力８はフォ
トカプラＰＣ１の出力４の立上り波形でリセットされる
。
パルス信号２．３Ｆｉ伝達遅延時間をともないながら、
出力４及び５０波形となる。立下９波形は比較的早く（
遅延時間ｔａ＝２〜１０μｓ）、立上り波形は遅い（遅
延時間ｔｂ＝５〜６０μｓ）。仁の時間遅れによりバル
ヌ幅変調力式では誤差のシ、μ糸となる。しかるに、本
発明においては、立下り波形が齢（！ｔ’ Ｒ：化に対
してもｐｌ ｇ！Ｕが少なく安定であることにｙｒｌｆ
ｙし、フォトカプラの立下り波形を使用し、立上り遅
れ時間ｔｂの影響を除去することによって、時間遅れを
最少限に抑えている。ＩＪｌち、本発明ではフォトカプ
ラを２個（一対）使用することにより立上りおよび立下
りの時間遅れを補償している○フォトカブラ１）Ｃ１、
ＰＯ２の出力電圧波形４．５はフォトカプラによる伝達
遅れを含んでいる。これらの出力電圧４．５はそれぞ７
１インバータ１ＮＶ１゜ＩＮＶ２ で反転されて波形６
．７となる。フリップフロップ回路ＦＦｚｔｄ、出力電
圧７をクロック入力端子Ｃの入力とし、その立上り波形
でフリップフロップ回路ＦＦＩＩの出力８は立上る。そ
の後、フリップフロップ回路ＦＦｇのＱ２出力８はフォ
トカプラＰＣ１の出力４の立上り波形でリセットされる
。
−カ、そのクロック入力端子ＣにインバータＩＮＶＩの
出力６を入力とするフリップフロップ回路ＦＦ１けフリ
ップフロップ回路ＦＦ２のＱ２出力８の立上りによりリ
セットさオｌる。フリップフロップ回路ＦＦｚのＱ１出
力、Ｑｌ出力９．１００波形はフリップフロップ回路Ｆ
ＦＩのクロック入力にインバータ出力６０波形が接続さ
２ｔ１ フリップフロップ回路ＦＦ２のＱ２出力８の波
形と合成されたものとなる。
出力６を入力とするフリップフロップ回路ＦＦ１けフリ
ップフロップ回路ＦＦ２のＱ２出力８の立上りによりリ
セットさオｌる。フリップフロップ回路ＦＦｚのＱ１出
力、Ｑｌ出力９．１００波形はフリップフロップ回路Ｆ
ＦＩのクロック入力にインバータ出力６０波形が接続さ
２ｔ１ フリップフロップ回路ＦＦ２のＱ２出力８の波
形と合成されたものとなる。
これらの出力波形９．１０はとりもなおさずコンノ（レ
ータＣＯＭＰ１ 、Ｃ（Ｊへ１１）２の出力２．３の原
形に近ずくことができる。フリップ７０ツブＰＦＩのＱ
１出力９、（↓１出力１０は立上９、立下９とも遅延時
間を含んでいるが、積分時間Ｔｌ、Ｔ２としては変化が
ない０ 以上にＩリパルヌ幅変調力式でもフォトカプラが使える
ことがわかる。実験によれば、±２０°Ｃで±０１係以
内（Ｆ、Ｓ）の良好な結果が得られる。
ータＣＯＭＰ１ 、Ｃ（Ｊへ１１）２の出力２．３の原
形に近ずくことができる。フリップ７０ツブＰＦＩのＱ
１出力９、（↓１出力１０は立上９、立下９とも遅延時
間を含んでいるが、積分時間Ｔｌ、Ｔ２としては変化が
ない０ 以上にＩリパルヌ幅変調力式でもフォトカプラが使える
ことがわかる。実験によれば、±２０°Ｃで±０１係以
内（Ｆ、Ｓ）の良好な結果が得られる。
出力電圧ＥＯは、
但し、Ｒａｇ−几１！とすると。
となる。このことにより出力電圧ＥＯはＲ１２，Ｒａｇ
。
。
Ｒ１４，几１． Ｒｔ 、 Ｒ３の金ス１皮膜抵抗１″
？よび基準電圧Ｅ５で性能をおさえる事ができる。
？よび基準電圧Ｅ５で性能をおさえる事ができる。
また、第３図の出力１１に示すように、出力１１の正方
向のパルス面積を３＋、負方向のパルス面積を８２とす
れば、出力ＥＯはその平均イ１へをとることにより下記
の（６）式によってもめることができる。
向のパルス面積を３＋、負方向のパルス面積を８２とす
れば、出力ＥＯはその平均イ１へをとることにより下記
の（６）式によってもめることができる。
更にまだ、＠３図の出力１１に示すように、出力１１の
正方向のパルス振幅なＥｌ、負方向のパルス４１・１幅
をＥ！とすれば。
正方向のパルス振幅なＥｌ、負方向のパルス４１・１幅
をＥ！とすれば。
Ｅ・−ＥＳヨ枦 ・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・ （７）ＩＬ、２ となる。
・・・・・・・・・・・・・・・・・ （７）ＩＬ、２ となる。
但し、ｌ Ｅｓ ｌ＝ｌ −Ｅｓｌ
］Ｌ＋ 、 ＝＝ Ｒａ５−几１４
０ウパスフィルタ１４の効果が小さいときには、第３図
１２のＪ［ＯＩに示す如く、出力電圧ＥＯはＯにはなら
ず、ノイズを含んでいるが、ロウパスフィルタ１４が理
想的に効いているときには第３図１２のＲａ２に示す如
く、出力電圧ＥＯは０となる。
１２のＪ［ＯＩに示す如く、出力電圧ＥＯはＯにはなら
ず、ノイズを含んでいるが、ロウパスフィルタ１４が理
想的に効いているときには第３図１２のＲａ２に示す如
く、出力電圧ＥＯは０となる。
コンデンサＣ，および積分出力電圧ＥＣは１周期以内の
安定度があれば良くコンデンサＣＩの容量変化によるＨ
！１差は現実的に生じない。
安定度があれば良くコンデンサＣＩの容量変化によるＨ
！１差は現実的に生じない。
第４図は入力（ｇ号ＥｉがＥｒ＞ｏの場合を示すタイム
チャートである。この場合には正の積分時間Ｔ。
チャートである。この場合には正の積分時間Ｔ。
と負の按分時間Ｔ！との間には、図示の如（、Ｔ、〉Ｔ
。
。
の関係が成立し、入力信号Ｅｌに比例して正の積分時間
Ｔｌが大きくなシ逆に負の積分時間Ｔ２は入力信号用に
逆比例して小さくなる。従って、出力電圧ＥＯ（１２）
は入力信号Ｅｉに比例して大きくなる２、レベルの電圧
となる。
Ｔｌが大きくなシ逆に負の積分時間Ｔ２は入力信号用に
逆比例して小さくなる。従って、出力電圧ＥＯ（１２）
は入力信号Ｅｉに比例して大きくなる２、レベルの電圧
となる。
第５図は入力信号ＥｉがＥｔ ＜ｏの場合を示すタイム
チャートである。この場合には２つの積分時間の間には
Ｔ、 ＜Ｔ’ｓの関係が成立し、入力信号＋ａｉ ＋に
比例して負の積分時間Ｔ、が大きくなり、反対に正の按
分時間Ｔ、は入力信号１Ｅｉｌに逆比例して小さくなる
。従って、出力電圧ＥＯ（１２）は入力信号１ｇ＋ １
に比例してレベルが負の方に大きくなる電圧となる。
チャートである。この場合には２つの積分時間の間には
Ｔ、 ＜Ｔ’ｓの関係が成立し、入力信号＋ａｉ ＋に
比例して負の積分時間Ｔ、が大きくなり、反対に正の按
分時間Ｔ、は入力信号１Ｅｉｌに逆比例して小さくなる
。従って、出力電圧ＥＯ（１２）は入力信号１ｇ＋ １
に比例してレベルが負の方に大きくなる電圧となる。
発明の効果
本発明は以上の如く沿成され、作用するものであシ１本
発明によれば、各ｆｔ特性が良好であり、且つ量産性、
集積化に適した。小型の絶縁増幅器を容易にしかも原価
に製作することが可能となる。
発明によれば、各ｆｔ特性が良好であり、且つ量産性、
集積化に適した。小型の絶縁増幅器を容易にしかも原価
に製作することが可能となる。
第１図は本発明に係る絶縁増幅器の一実施例を示すブロ
ック構成図、第２図は第１図に示した絶縁増幅器の一具
体例を示す回路構成図、第３図は入力信号がＯのときの
動作を示すタイムチャート、第４図は入力信号が正の場
合における動作を示すタイムチャート、箒５図は入力ｒ
ａ号が負の場合における動作を示すタイムチャートであ
る。 １１・拳・積分時間決尾回路、１２・・拳フォトヵグラ
、１３や・・同期整流回路、１４・・―ロウパスフィル
タ、１１１ 、１３２−・・切替回路、１１２・・・積
分回路、１１３・・・比較回路、１３１・拳・１１ｆ流
ｆｌｌｌ ｒｉ１’回路、ハ４ＰＩ〜ｍ１Ｐ３ ・・・
汎用演算増幅４１ｑ 、ＣＯへ４Ｐｌ〜ｅＯＭＩ’２・
・・汎用コンパレータ、Ｆｌ” １ Ｆｌ ２ ＠ ＠
・」）型フリップフロップ、Ｐｃｌ 、ＰＣ２・＠會
フオトカプン、ＩＮＶｘ％ＩＮＶ２・Φ・インパーク 特許出順人 大倉電気株式会社 代 理 人 弁理士 熊谷ガを太部 第３図 第４図
ック構成図、第２図は第１図に示した絶縁増幅器の一具
体例を示す回路構成図、第３図は入力信号がＯのときの
動作を示すタイムチャート、第４図は入力信号が正の場
合における動作を示すタイムチャート、箒５図は入力ｒ
ａ号が負の場合における動作を示すタイムチャートであ
る。 １１・拳・積分時間決尾回路、１２・・拳フォトヵグラ
、１３や・・同期整流回路、１４・・―ロウパスフィル
タ、１１１ 、１３２−・・切替回路、１１２・・・積
分回路、１１３・・・比較回路、１３１・拳・１１ｆ流
ｆｌｌｌ ｒｉ１’回路、ハ４ＰＩ〜ｍ１Ｐ３ ・・・
汎用演算増幅４１ｑ 、ＣＯへ４Ｐｌ〜ｅＯＭＩ’２・
・・汎用コンパレータ、Ｆｌ” １ Ｆｌ ２ ＠ ＠
・」）型フリップフロップ、Ｐｃｌ 、ＰＣ２・＠會
フオトカプン、ＩＮＶｘ％ＩＮＶ２・Φ・インパーク 特許出順人 大倉電気株式会社 代 理 人 弁理士 熊谷ガを太部 第３図 第４図
Claims (1)
- 【特許請求の範囲】 （１）、入力信号と基準電圧により前記入力信号に対応
した積分時間パルス信号を発生する積分時間決定回路と
、該積分時間決定回路から出力される前記パルス信号を
伝達する第１、第２のフォトカプラと、該” １ 、ｍ
２のフォトカプラの出力を該ｓｌ、第２のフォトカプ
ラの立上り遅れ時間による影９９を受けることなく同期
整流する同期整流回路とを具備することを特徴とした絶
縁増１１９Ａ器０（２）、前記積分時間決定回路は前記
基準電圧を切替え入力する第１の切替回路と、該第１の
切替回路からの基準電圧と前記人力１バ号の和を積分す
る積分回路と、該積分回路の出力を人力して前記フォト
カプラ及び前記切替回路を制御する比較回路とを含むこ
とを更にｌ［ｌ徴とする１１１訂醒ｊ求の範囲第（１）
項に記載＆の絶縁ｊ盾中、′−Ｉ器０（３）、前記同期
整流回路は前記第１のフォトカプラの出力を入力する第
１のフリップフロップ回路と、前記第２のフォトカプラ
の出力を入力しｎｆｌ ｔｉｔ。 第１のフォトカプラの出力にＩｖ制御され且つ前記第１
の７リツプフロツプＩＧ！１路を制御する第２のフリッ
プフロップ回路と、前記第１のフリップフロップ回路の
出力と前記茫準’％ ＩＴＥを人力するεＩＳ２の切替
回路と、該第２の切替回路の出力を入力゛する増幅回路
とを含むことを更にｆｒ’ｌ！ 徴とする特許請求の範
囲第（１）項又は；ｉｉＴ （２）項に記載の絶縁増幅
器。 （４）、前記第１及び第２のフリップフロップ回路はＤ
型フリップフロップであることを更に特徴とする特許請
求の範囲第（３）項に記載の絶縁３１９幅器０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035666A JPS60180208A (ja) | 1984-02-27 | 1984-02-27 | 絶縁増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59035666A JPS60180208A (ja) | 1984-02-27 | 1984-02-27 | 絶縁増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60180208A true JPS60180208A (ja) | 1985-09-14 |
| JPH0345925B2 JPH0345925B2 (ja) | 1991-07-12 |
Family
ID=12448193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59035666A Granted JPS60180208A (ja) | 1984-02-27 | 1984-02-27 | 絶縁増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60180208A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088931A (ja) * | 2005-09-22 | 2007-04-05 | Mitsubishi Precision Co Ltd | アナログ・アイソレーション回路 |
-
1984
- 1984-02-27 JP JP59035666A patent/JPS60180208A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007088931A (ja) * | 2005-09-22 | 2007-04-05 | Mitsubishi Precision Co Ltd | アナログ・アイソレーション回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345925B2 (ja) | 1991-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60180208A (ja) | 絶縁増幅器 | |
| US4480297A (en) | Synchronizing circuit for push-pull inverter | |
| JPH023576B2 (ja) | ||
| JPS637900Y2 (ja) | ||
| JPS5999360A (ja) | ホトカプラによる電源断検出回路 | |
| JPS6143725U (ja) | 電源異常検出回路 | |
| JP2964097B2 (ja) | 交流信号同期装置 | |
| JPS6135513B2 (ja) | ||
| SU729733A1 (ru) | Устройство дл защиты преобразовател от пропусков импульсов в цеп х формировани управл ющих сигналов | |
| JPS58159801U (ja) | 三者択二回路 | |
| JPS639142Y2 (ja) | ||
| JPH0635276Y2 (ja) | 表示用ｒａｍクリア信号発生回路 | |
| JPS5960999A (ja) | 放電灯調光用ゼロ・クロス検出装置 | |
| JPS5848140U (ja) | トリガ同期制御回路 | |
| JPS617712A (ja) | 交流信号伝送装置 | |
| JPS58108726U (ja) | 保護継電器 | |
| JPS59162668U (ja) | 電力変換装置の逆相検出回路 | |
| JPS58193470A (ja) | 計測装置 | |
| JPH0256853B2 (ja) | ||
| JPS60202368A (ja) | 同期検定方法 | |
| JPS62213569A (ja) | 位相制御装置 | |
| JPS6123785U (ja) | 時間軸補正装置 | |
| JPH02101815A (ja) | デイジタル入力回路 | |
| JPS59122586U (ja) | 有極信号取込装置 | |
| JPH05344178A (ja) | 電気回路 |