JPS5848140U - トリガ同期制御回路 - Google Patents
トリガ同期制御回路Info
- Publication number
- JPS5848140U JPS5848140U JP14289481U JP14289481U JPS5848140U JP S5848140 U JPS5848140 U JP S5848140U JP 14289481 U JP14289481 U JP 14289481U JP 14289481 U JP14289481 U JP 14289481U JP S5848140 U JPS5848140 U JP S5848140U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- trigger
- control circuit
- clock signal
- synchronization deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は、従来のトリガ信号にクロック信号を同期させ
るブロック回路図、第2図は、本考案の一実施例ブロッ
ク回路図、第3図から第6図までは、第2図に示す実施
例回路の主要部分の出力信号波形を示す波形図である。 1.5・・・・・・水晶発振器、6.7・・・・・・デ
ィレーライン、8,9.12・・・・・・Dタイプフリ
ップフロップ、10・・・・・・ROM、l l・・・
・・・プログラマブル舎ディレー与イン、13・・・・
・−ORゲート、14・・・・・・インバータ、′15
・・・・・−ANDゲート、16・・・・・・トリガ入
力端子。
るブロック回路図、第2図は、本考案の一実施例ブロッ
ク回路図、第3図から第6図までは、第2図に示す実施
例回路の主要部分の出力信号波形を示す波形図である。 1.5・・・・・・水晶発振器、6.7・・・・・・デ
ィレーライン、8,9.12・・・・・・Dタイプフリ
ップフロップ、10・・・・・・ROM、l l・・・
・・・プログラマブル舎ディレー与イン、13・・・・
・−ORゲート、14・・・・・・インバータ、′15
・・・・・−ANDゲート、16・・・・・・トリガ入
力端子。
Claims (1)
- 発振器と、トリガ信号を遅延させるディレーラインと、
該トリガ信号と前記発振器の出力であるクロック信号と
の同期偏差を検出するDタイプ・−フリップフロップと
、検出された前記同期偏差をデータとして取込むリード
・オンリー・メモリと、該リード・オンリー・メモリか
らの制御信号によりクロックの遅延量を切換えるプログ
ラマブル・ディレーラインとか′ら構成され、互いに独
立したトリガ信号と前記クロック信号との同期偏差をデ
ィレーラインと前記Dタイプ・フリップフロップを用い
て検出し、該同期偏差番ト対応して前記クロック信号を
遅延させることにより、前記トリガ信号に前記クロック
信号を同期させることを特徴とするトリガ同期制御回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14289481U JPS5848140U (ja) | 1981-09-26 | 1981-09-26 | トリガ同期制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14289481U JPS5848140U (ja) | 1981-09-26 | 1981-09-26 | トリガ同期制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5848140U true JPS5848140U (ja) | 1983-03-31 |
Family
ID=29935906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14289481U Pending JPS5848140U (ja) | 1981-09-26 | 1981-09-26 | トリガ同期制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5848140U (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5419313A (en) * | 1977-07-14 | 1979-02-14 | Nec Corp | Unit of automatic phase compensation |
-
1981
- 1981-09-26 JP JP14289481U patent/JPS5848140U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5419313A (en) * | 1977-07-14 | 1979-02-14 | Nec Corp | Unit of automatic phase compensation |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5848140U (ja) | トリガ同期制御回路 | |
JPS58123393U (ja) | 電子式タイムスイツチ | |
JPS639142Y2 (ja) | ||
JPS6040164U (ja) | 表示クロツク発生回路 | |
JPS5815237U (ja) | 同期装置 | |
JPS6181243U (ja) | ||
JPS6123785U (ja) | 時間軸補正装置 | |
JPS60119138U (ja) | パルス発生回路 | |
JPS5849285U (ja) | タイマ−・クロツク回路 | |
JPS617151U (ja) | 同期化回路 | |
JPS583641U (ja) | パルス遅延回路 | |
JPS618892U (ja) | 電子時計 | |
JPS60145738U (ja) | 非同期信号とパルス信号の同期回路 | |
JPS59114664U (ja) | 同期回路 | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS58161335U (ja) | 単安定マルチバイブレ−タ | |
JPS60112127U (ja) | パルス遅延装置 | |
JPH0293840U (ja) | ||
JPS5988953U (ja) | クロツク同期装置 | |
JPS59100351U (ja) | プロセツサ同期制御回路 | |
JPS6137542U (ja) | マイクロプロセツサ装置 | |
JPS5834458U (ja) | ウインドパルス形成回路 | |
JPS59104636U (ja) | 周波数シンセサイザ | |
JPS5883882U (ja) | ジツタ補正回路 | |
JPS5871843U (ja) | Bcd信号読み取り装置 |