JPH01147942A - シリアル伝送回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明はシリアル伝送回路に係り、特にパルストランス
を用いて信号伝送する場合に好適な送受信回路を備えた
シリアル伝送回路に関するものである。

〔従来の技術〕

従来のこの種シリアル伝送回路は、昭和５９年発行の「
マイクロコンピュータ・データ伝送の基礎と実際」とい
う書籍に記載しである。第６図はその一例で、パルスト
ランスＰＴの１次巻線Ｎ１に電源電圧Ｖｓを印加するた
めのトランジスタＴｒｌ、Ｔｒ２と、それぞれのトラン
ジスタＴｒｉ。

Ｔｒ２のベース電流を供給するアンド回路ＡＮＤ１、Ａ
ＮＤ２とからなる送信回路と、１次巻線Ｎ１に発生した
電圧を抵抗Ｒ２〜Ｒ５（Ｒ２＝Ｒ３＝Ｒ４＝Ｒ５）によ
り１７２倍した信号５゜６と抵抗Ｒ６，Ｒ７の比で決ま
る比較電圧ＶＣＯＭとを比較するコンパレータＣＯＭＩ
、Ｃ０Ｍ２及びそれらの出力信号７，８から受信信号９
を得るためのフリッププロップＦＦからなる受信回路と
で構成しである。本公知例回路では、第７図に示す各部
信号１〜９のタイムチャートのように、送信を可能にす
るための信号２がｉｔ　Ｉ　ＩＩの期間だけ伝送速度ｎ
（ｂｐｓ）の送信信号１の状態に対応してパルストラン
スＰＴの１次巻線Ｎ１に電源電圧Ｖｓが印加されるよう
になっている。このため、パルストランスＰＴの電圧時
間積ＥＴが大きい場合、１次巻線Ｎ１の発生電圧を１／
２倍した信号５．６は、第７図に実際で示すようにアン
ド回路ＡＮＤＩ、ＡＮＤ２の出力信号３，４に対応した
波形となるが、電圧時間積ＥＴの小さいパルストランス
ＰＴでは、点線で示すように途中↓飽和してしまうので
、トランジスタＴｒｉ、Ｔｒ２にダイオードＤｉ、Ｄ２
を介して抵抗Ｒ１で制限される最大の電流が流れてしま
う。

これは、パルストランスＰＴの電圧時間積ＥＴを伝送速
度ｎで決まる周波数成分ｎ／２で決定したためである。

しかし、実際の周波数成分としては、データにｄｉ　０
３１または０１　Ｎが連続した場合を考えると、データ
８ビツトの場合、ｎ／１６の周波数成分まで考慮する必
要があり、周波数帯域の広いパルストランスを使用しな
ければならない。

また、第８図に示す公知例では、フリップフロップＦＦ
により送信信号１′が１”のときこれを検出し、トラン
ジスタＴｒｉ、Ｔｒ２のベースに交互に印加するように
しである。このため、パルストランスＰＴを飽和させず
に使用することができる。第９図は第８図の各部信号１
〜９のタイムチャートである。

〔発明が解決しようとする問題点〕

上記第６図に示す従来技術では、パルストランスの飽和
時に流れる電流によりダイオードＤ１゜Ｄ２及びトラン
ジスタＴｒｉ、Ｔｒ２として許容電流値の大きなものを
使用する必要があり、また、第８図に示す従来技術では
、第９図からもわかるように、送信信号１′が“１″の
データは、１”と“０”の期間で構成する必要があり、
このための手段について考慮されておらず、第６図と同
様に周波数帯域が低周波域まであるので、他の周波数成
分の影響を受けやすい回路となっていた。

本発明の目的は、パルストランスの飽和を防ぐことによ
り回路の小形化をはかるとともに、信号成分の周波数帯
域を狭くすることにより、ノイズや他の周波数成分の影
響を受けにくくすることができるシリアル伝送回路を提
供することにある。

〔問題点を解決するための手段〕

上記目的は、送信時はパルストランスの飽和を防ぐため
周期が不定の送信信号を固定の周波数の方形波で同期化
するとともに、上記方形波で変調するようにし、受信時
は変調周波数に応じた帯域フィルタ回路を介することに
より不用な周波数成分を除去する構成として達成するよ
うにした。

〔作用〕

上記構成を採用することにより１例えば、送信データに
０′″または１′″が連続した場合においても、パルス
トランスに印加される電圧は、−定周期で正、負を繰り
返すので、パルストランスが飽和することはない。また
、変調周波数に応じた帯域フィルタ回路では、受信信号
に重畳したノイズ成分を除去する。したがって、受信信
号の再現性がよくなり、信頼性が向上する。

〔実施例〕

以下本発明を第１図、第３図、￥５図に示した実施例及
び第２図、第４図を用いて詳細に説明する。

第１図は本発明のシリアル伝送回路の一実施例を示す構
成図である。往復２本の信号線よりなる伝送廿路ＬＡＮ
に１次巻線Ｎ１と２次巻線Ｎ２の巻数比２：１のパルス
トランスＰＴの２次巻線Ｎ２を並列に接続する。パルス
トランスＰＴの１次巻線Ｎ１の中点Ｃは抵抗Ｒ１を介し
て第１の電源電圧Ｖｓに接続し、この１次巻線Ｎ１の両
端ａ。

ｂはそれぞれダイオードＤｉ、Ｄ２を介してトランジス
タＴｒｉ、Ｔｒ２のコレクタに接続する。

トランジスタＴｒｉ、Ｔｒ２のエミッタは接地し、ベー
スはそれぞれ２人カアンド回路ＡＮＤ　１　。

ＡＮＤ２の出力端子に接続する。アンド回路ＡＮＤＩと
ＡＮＤ２の一方の入力端子はフリップフロップＦＦの反
転出力端子に共通に接続し、アンド回路ＡＮＤ１の他の
入力端子はインバータ回路ＩＮの出力端子に、アンド回
路ＡＮＤ２の他の入力端子はインバータ回路ＩＮの入力
端子とフリップフロップＦＦのクロック入力端子に接続
する。

一方、パルストランスＰＴの１次巻線Ｎ１の両端ａ、ｂ
はダイオードＤ３．Ｄ４のアノードに接続し、ダイオー
ドＤ３．Ｄ４のカソードはダイオードＤ５のカソード及
び抵抗Ｒ２，Ｒ３の一方の端子に接続する。ダイオード
Ｄ５と抵抗Ｒ３の他方の端子はコンデンサＣ１の一方の
端子及びコンパレータＣＯＭの反転入力端子に共通に接
続する。

コンパレータ（１，ＯＭの非反転入力端子には抵抗Ｒ４
，Ｒ５の一方の端子を共通に接続し、抵抗Ｒ４の他方の
端子とコンパレータＣＯＭの電源供給端子に第２の電源
電圧Ｖｃを接続する。コンパレータＣＯＭの出力端子は
抵抗Ｒ６の一方の端子に接続し、抵抗Ｒ６の他方の端子
は第１の電源Ｖｓに接続する。また、抵抗Ｒ２とコンデ
ンサＣ１及び抵抗Ｒ５の他方の端子とコンパレータＣＯ
Ｍの接地端子は接地する。

以下、第１図に示す実施例の製作について説明する。第
２図は第１図の各部信号のタイムチャートで、第２図に
示すように、いま、伝送速度ｎ［ｂ　ｐ　ｓ］の送信信
号１と周波数ｆ（Ｈｚ）のシリアルクロック２が図示位
相で印加されたとする。

ここで、ｎ＝ｆ、すなわち、送信信号１の１ビツトがシ
リアルクロック２の１サイクルに相当する。

さて、フリップフロップＦＦはシリアルクロック２の立
ち上がりで送信信号１を保持し、これを反転して信号３
を出力する。アンド回路ＡＮＤ　１では、信号３とシリ
アルクロック２をインバータ回路ＩＮにより反転して得
られる信号により信号４を出力する。また、アンド回路
ＡＮＤ２では、同様に信号３とシリアルクロック２によ
り信号５を出力する。このように、信号４，５はシリア
ルクロック２により同期化された送信信号１のＯ″に相
当する期間に交互に出力される。ところで、パルストラ
ンスＰＴの１次巻線Ｎ１の両端ａ、ｂの出力信号６，７
は通常抵抗Ｒ１を介して第１の電源電圧Ｖｓが出力され
ている。ここで、まず信号５によりトランジスタＴｒ２
がオンすると、１次巻線Ｎ１の中点Ｃとその一端す間に
第１の電源電圧Ｖｓが印加されるにのため、１次巻線Ｎ
１の他の一端ａと中点Ｃ間に第１図の矢印方向の電圧が
誘起され、したがって、信号６の電位は約２ｖ８となり
、一方、信号７は約０となる。次に、信号４によりトラ
ンジスタＴｒｉがオンすると、前述とは逆に信号６は約
Ｏに、信号７は約２Ｖｓになる。以下、送信信号１のｔ
ｚ　Ｏ＋ｔに相当する期間は上記動作を繰り返す。

受信部では、まず信号６，７をダイオードＤ３゜Ｄ４で
全波整流した後に抵抗Ｒ２，Ｒ３とコンデンサＣ１及び
ダイオードＤ５からなる平滑回路で平滑化された信号８
を得る。この信号８の充電時定数は抵抗Ｒ３とコンデン
サＣ１で、放電時定数はコンデンサＣ１とダイオードＤ
５を介して抵抗Ｒ２で決まる。次に、信号８をコンパレ
ータＣＯＨの反転入力端子に、抵抗Ｒ４，Ｒ５の比で決
まる比較レベル■ｃｏＭを非反転入力端子に入力して比
較し、信号８が比較レベルＶＣＯＭ以上であれば出力“
Ｏ″となる受信信号９を得る。ここで、コンパレータＣ
ＯＭと抵抗Ｒ４に接続する第２の電源電圧Ｖｃは第１の
電源電圧Ｖｓの２倍以上の電圧が必要である。このため
、コンパレータＣＯＭは出力がオープンコレクタのもの
を用い、抵抗Ｒ６を介して第１の電源電圧Ｖｓに接続す
ることにより送信信号１と出力レベルを一致させる。

受信部の動作説明は、当該回路の送信部が動作した場合
について述べたが、通常は伝送路ＬＡＮ及びパルストラ
ンスＰＴを介して他のシリアル伝送回路からデータが送
信されてくることになる。

しかし、この場合でもパルストランスＰＴの１次巻線Ｎ
１の両端の信号６，７は第２図に示すタイムチャートと
同様のため、他のシリアル伝送回路からの送信信号と同
じ受信信号が得られる。ただし、受信信号はシリアルク
ロックにて同期化された送信信号より得られるため、お
うもとの送信信号に対して位相差を生じる。

第１図に示す実施例によれば、パルストランスＰＴを用
いてデータ伝送を行う場合にパルストランスＰＴを飽和
させることなく信号の送受信を行うことができる。

本実施例を、例えば、エレベータ−の情報伝送手段に採
用した場合、従来のエレベータ−制御装置と各階情報を
やりとりするための配線を大幅に消滅できる上に、小形
で信頼性の高いシリアル伝送回路を構成することができ
る。

次に、第３図、第４図により本発明の他の実施例につい
て説明する。ここで、第３図における送信部の動作は第
１図に示す実施例と同様であるので図示を省略した。

第３図の受信部において、パルストランスＰＴの１次巻
線Ｎ１の両端に発生する信号６，７をそれぞれ帯域通過
周波数ｆ（Ｈｚ）なる帯域通過フィルタ回路ＢＰＦＩ、
ＢＰＦ２を介して得られる信号６’　、７’　を第４図
に示す。この信号を第１図の実施例と同様に全波整流し
て平滑して信号８を得て、これをコンパレータＣＯＭに
て比較するようにした。

本実施例によれば、直流成分が阻止されるため、コンパ
レータＣＯＭ及び抵抗Ｒ４に接続する電源電圧はＶｓで
よいので、本シリアル伝送回路に使用する電源を一種類
に統一できる。また、帯域通過フィルタ回路ＢＰＦＩ、
ＢＰｅ２における帯域通過周波数はシリアルクロック２
の周波数ｆ　（Ｈｚ）付近（第１図参照）の狭い範囲で
よいので、ノイズを含む他の周波数成分の影響を受けに
くくすることができる。

第５図に本発明のさらに他の実施例を示す。本実施例で
は、パルストランスＰＴの１次側に２次巻線Ｎ２と同じ
巻き数の３次巻線Ｎ３を設け、この出力から受信信号を
得るようにした。

本実施例によれば、第１図の実施例に示すよう　ノな受
信回路にしても直流成分が含まれないので、シリアル伝
送回路に使用する電源を１種類に統一できる。

以上述べた各実施例においては、フリップフロップによ
り送信信号をシリアルクロックに同期化させるため、送
受信信号間に位相差が生じる。しかし、送信信号と同期
してシリアルクロックを出力することのできる機能を有
した汎用または専用素子またはマイコンを利用すること
により、非同期または同期のいずれのシリアル伝送にも
応用することができる。

〔発明の効果〕

以上説明した本発明によれば、送信データの１ピット期
間にパルストランスの巻線に印加される電圧が必ず正、
負交互になるので、パルストランスが飽和することがな
く、また、信号成分の帯域が狭いのでノイズ等、他の周
波数成分の影響を受けにくい構成にすることができると
いう効果がある。

【図面の簡単な説明】

第１図は本発明のシリアル伝送回路の一実施例を示す構
成図、第２図は第１図の回路の各部信号のタイムチャー
ト、第３図は本発明の他の実施例を示す構成図、第４図
は第２図の回路の各部信号のタイムチャート、第５図は
本発明のさらに他の実施例の要部構成図、第６図、第８
図はそれぞれ従来のシリアル伝送回路の構成図、第７図
、第９図はそれぞれ第６図、第８図の各部信号のタイム
チャートである。 ＬＡＮ・・・伝送路、ＰＴ・・・パルストランス、Ｎ１
・・・１次巻線、Ｎ２・・・２次巻線、Ｎ３・・・３次
巻線、Ｔｒｉ、Ｔｒ２−１”ランジスタ、ＡＮＤ　１　
、　ＡＮＤ２　　’・・・アンド回路、ＩＮ・・・イン
バータ回路、ＦＦ・・・フリップフロップ、ＣＯＭ・・
・コンパレータ、Ｄ１〜Ｄ５・・・ダイオード、Ｒ１−
Ｒ６・・・抵抗、Ｃ１・・・コンデンサ、ＢＰＦＩ、Ｂ
ＰＦ２・・・帯域通過フィルタ回路、Ｖｓ・・・電源。

Claims (1)

1. 【特許請求の範囲】 １、往復の線で対をなす伝送路と、２次側は前記伝送路
   に並列に接続され、１次側はその中点より電源を供給す
   るようにしたパルストランスと、該パルストランスの前
   記１次側の両端に接続され、前記パルストランスを駆動
   する２個の半導体素子と、該各半導体素子にそれぞれベ
   ース電流を供給する２個の論理回路とからなるシリアル
   伝送におけるパルストランス駆動回路において、前記２
   個の論理回路のそれぞれ一方の入力端子には１８０度位
   相の異なる周波数ｆの変調信号を入力し、それぞれ他方
   の入力端子には前記変調信号で同期された伝送速度ｎの
   送信信号を入力する構成としたことを特徴とするシリア
   ル伝送回路。 ２、前記変調信号の周波数ｆと前記送信信号の伝送速度
   ｎとが等しい特許請求の範囲第１項記載のシリアル伝送
   回路。 ３、前記パルストランスの１次側の両端に発生する信号
   をそれぞれダイオードを介して全波整流し、該全波整流
   した信号を平滑した後コンパレータによつて波形整形し
   て受信信号を得る構成としてある特許請求の範囲第１項
   記載のシリアル伝送回路。 ４、前記パルストランスの１次側の両端に発生する信号
   をそれぞれ帯域通過フィルタ回路を介してから処理する
   ようにした構成とした特許請求の範囲第３項記載のシリ
   アル伝送回路。 ５、前記パルストランスの１次側に第３の巻線を設け、
   該巻線を介して受信信号を得る構成とした特許請求の範
   囲第３項または第４項記載のシリアル伝送回路。