JPS6017955A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6017955A JPS6017955A JP12469683A JP12469683A JPS6017955A JP S6017955 A JPS6017955 A JP S6017955A JP 12469683 A JP12469683 A JP 12469683A JP 12469683 A JP12469683 A JP 12469683A JP S6017955 A JPS6017955 A JP S6017955A
- Authority
- JP
- Japan
- Prior art keywords
- density
- layer
- impurity
- recombination
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 238000005215 recombination Methods 0.000 abstract description 19
- 230000006798 recombination Effects 0.000 abstract description 19
- JJWKPURADFRFRB-UHFFFAOYSA-N carbonyl sulfide Chemical compound O=C=S JJWKPURADFRFRB-UHFFFAOYSA-N 0.000 abstract description 3
- 230000007423 decrease Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 230000005855 radiation Effects 0.000 abstract description 3
- 230000032683 aging Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 241000238557 Decapoda Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、半導体装置の特性向上に関わシ、特にバイポ
ーラ接合形トランジスタにおいて、半導体表面による特
性劣化を低減するに好適な半導体装置に関する。
ーラ接合形トランジスタにおいて、半導体表面による特
性劣化を低減するに好適な半導体装置に関する。
従来、半導体表面における半導体キャリア（電子及び正
孔）の再結合現象は、バイポーラ接合形トランジスタ（
以下ＢＪＴと略記する）においては、電流増幅率ｈＦＫ
の低下、絶縁ゲート型トランジスタ（以下ＭＯ８Ｔと略
記する）では、リーク電流の増加をもたらす等の悪影響
をもつことが知られていた。現状のトランジスタでは、
半導体表面の清浄度を上げる等によシ、通常無視し得る
程度に低減されているが、宇宙線及び放射線が飛来する
悪環境において、半導体を動作させる場合、上記キャリ
アの表面再結合速度（ＳＯ）が増大する為、無視できな
い現象となる。
孔）の再結合現象は、バイポーラ接合形トランジスタ（
以下ＢＪＴと略記する）においては、電流増幅率ｈＦＫ
の低下、絶縁ゲート型トランジスタ（以下ＭＯ８Ｔと略
記する）では、リーク電流の増加をもたらす等の悪影響
をもつことが知られていた。現状のトランジスタでは、
半導体表面の清浄度を上げる等によシ、通常無視し得る
程度に低減されているが、宇宙線及び放射線が飛来する
悪環境において、半導体を動作させる場合、上記キャリ
アの表面再結合速度（ＳＯ）が増大する為、無視できな
い現象となる。
本発明の目的は、上記悪環境下において、表面キャリア
再結合が無視できない状況下でも、例えばＢＪＴにおい
て特性劣化を引きおこさない半導体装置を提供すること
である。
再結合が無視できない状況下でも、例えばＢＪＴにおい
て特性劣化を引きおこさない半導体装置を提供すること
である。
□表面再結合による電流Ｒｓは、再結合速度（ＳＯ）と
少数キャリア密度、例えばｎ形半導体（不純物濃度Ｎｏ
）表面においては正孔密度（Ｐ）の積にほぼ比例する。
少数キャリア密度、例えばｎ形半導体（不純物濃度Ｎｏ
）表面においては正孔密度（Ｐ）の積にほぼ比例する。
Ｒｓ”８ｏＰ ・・・・・・・・・（１）Ｐは熱平衡状
態でＰαＮｎ”’ であるから、一般的に１１＋ ｓは
５ｏＮｎ−’に比例し、したがって表面での不純物濃度
を高くすれば、几８け小さくなる。
態でＰαＮｎ”’ であるから、一般的に１１＋ ｓは
５ｏＮｎ−’に比例し、したがって表面での不純物濃度
を高くすれば、几８け小さくなる。
他方ＢＪＴにおけるエミッタ・ベースのＰ”Ｎ接合の様
に、半導体表面にお互いに濃度の高い不純物で形成され
たＰ”Ｎ接合が隣接する場合、空乏層中の再結合ベース
電流は、空乏層幅（Ｗ）及び空乏層中での小数キャリア
密度、すなわちベース・エミッタが順バイアス状態にお
いては、ベース不純物濃度Ｎｏに比例する。ここでＷσ
Ｎ ｏ ”であるから、上記空乏層中でのＲ＋＋は次式
となる。
に、半導体表面にお互いに濃度の高い不純物で形成され
たＰ”Ｎ接合が隣接する場合、空乏層中の再結合ベース
電流は、空乏層幅（Ｗ）及び空乏層中での小数キャリア
密度、すなわちベース・エミッタが順バイアス状態にお
いては、ベース不純物濃度Ｎｏに比例する。ここでＷσ
Ｎ ｏ ”であるから、上記空乏層中でのＲ＋＋は次式
となる。
１１、ｇｃｌ：Ｎｆ１１／２・・・・・・・・・（２）
上記ｆｉｌ、 ｆ２＋の結果から明らかなように、（１
）と（２）では、Ｒｓに関してＮＤに対し逆の特性を示
すことが分る。
上記ｆｉｌ、 ｆ２＋の結果から明らかなように、（１
）と（２）では、Ｒｓに関してＮＤに対し逆の特性を示
すことが分る。
本発明は、上記半導体表面の影響を受けにくい半導体装
置であり、前述した悪環境の中における特性の経時変化
の少ない半導体装置にある。
置であり、前述した悪環境の中における特性の経時変化
の少ない半導体装置にある。
１ 第１図に本発明の実施例を示す。本実施例は、表面
再結合の影響を最も受けやすいラテラルＰＮＰ構造にお
ける実施例である。本実施例では、埋め込みｎ＋層１の
上にｎ形のエビ層（Ｎｎ〜５ Ｘ １０”Ｃｍ”’）が
形成され ｐ ＋のエミッタ、コレクタ層３．４０間の
表面近傍にｎ＋層５が形成されている。通常のラテラル
Ｐ” ＮＰ＋形ＢＪＴでは ｎ＋層５は形成されていな
い。
再結合の影響を最も受けやすいラテラルＰＮＰ構造にお
ける実施例である。本実施例では、埋め込みｎ＋層１の
上にｎ形のエビ層（Ｎｎ〜５ Ｘ １０”Ｃｍ”’）が
形成され ｐ ＋のエミッタ、コレクタ層３．４０間の
表面近傍にｎ＋層５が形成されている。通常のラテラル
Ｐ” ＮＰ＋形ＢＪＴでは ｎ＋層５は形成されていな
い。
第２図は、第１図ＡＡ’におけるｎ形不純物濃度分布の
例を示したもので、２１は従来のラテラルＰ” ＮＰ”
−ＢＪＴ 、 ２２は表面に不純物のピーク濃度があ
る場合、２３は本発明実施例第１図における例で、上記
ピーク濃度が基板表面下０．２５μｍにあり、表面不純
物濃度は１０１７ｍ’″３＋に低くなっている。
例を示したもので、２１は従来のラテラルＰ” ＮＰ”
−ＢＪＴ 、 ２２は表面に不純物のピーク濃度があ
る場合、２３は本発明実施例第１図における例で、上記
ピーク濃度が基板表面下０．２５μｍにあり、表面不純
物濃度は１０１７ｍ’″３＋に低くなっている。
第３図は、表面再結合速度Ｓｏを変化させた場合、ラテ
ラルＢＪＴのｈＦＩがどの様にかわるかを２次元数値解
析により解析した結果で、ｈｌ’！＋はＳｏ二〇のとき
の値で規格化しである。この結果から明らかな様に、第
２図２２の不純物分布をもつ構造では、表面での不純物
濃度が高いため、表面再結合電流が少なくなり、Ｓｏが
大きくなってもｈＦＩの劣化は２１よりも低減されてい
るが、エミッタ３とｎ１層５が順バイアスされるために
表施例では、第２図２３の不純物分布で、ｎ＋ピークが
基板内部にあり、エミッタから注入された正孔電流６（
第１図）はｎ＋のバリアにより表面に到達しにくいこと
、及び表面におけるｐ＊ ｎ４″接合のベース不純物濃
度が１０Ｉ７ｃＩｎ“１と低くなっている為に、表面に
接するｐｎ接合の空乏層内での再結合電流も上記２２の
不純物分布のＢ 、Ｔ Ｔと比べて少ないことにより、
Ｓｏの増大に対するｈｌｆの低下が少なくなっているこ
とが分った。
ラルＢＪＴのｈＦＩがどの様にかわるかを２次元数値解
析により解析した結果で、ｈｌ’！＋はＳｏ二〇のとき
の値で規格化しである。この結果から明らかな様に、第
２図２２の不純物分布をもつ構造では、表面での不純物
濃度が高いため、表面再結合電流が少なくなり、Ｓｏが
大きくなってもｈＦＩの劣化は２１よりも低減されてい
るが、エミッタ３とｎ１層５が順バイアスされるために
表施例では、第２図２３の不純物分布で、ｎ＋ピークが
基板内部にあり、エミッタから注入された正孔電流６（
第１図）はｎ＋のバリアにより表面に到達しにくいこと
、及び表面におけるｐ＊ ｎ４″接合のベース不純物濃
度が１０Ｉ７ｃＩｎ“１と低くなっている為に、表面に
接するｐｎ接合の空乏層内での再結合電流も上記２２の
不純物分布のＢ 、Ｔ Ｔと比べて少ないことにより、
Ｓｏの増大に対するｈｌｆの低下が少なくなっているこ
とが分った。
なお、ｐｎ接合の空乏層中での再結合は、ベース不純物
濃度の平方根に比例することは前に述べた通シであシ、
シたがってこの再結合電流を少なくとも１７１０以下に
するには、表面不純物濃度をピーク濃度の１／１００以
下にすることが望ましい。
濃度の平方根に比例することは前に述べた通シであシ、
シたがってこの再結合電流を少なくとも１７１０以下に
するには、表面不純物濃度をピーク濃度の１／１００以
下にすることが望ましい。
以上述べた様に、ベース不純物濃度が表面近傍で大きく
なり、かつピーク濃度が表面より離れて存在する構造に
よって、表面再結合現象に対し特性変動の少ないＢＪＴ
を実現できることは明らかである。
なり、かつピーク濃度が表面より離れて存在する構造に
よって、表面再結合現象に対し特性変動の少ないＢＪＴ
を実現できることは明らかである。
ピーク濃度が表面と接しない様に形成された、９１層、
１２はエミッタ拡散層である。本実施例においては、第
１図の実施例で説明したと同様の理由で、ベース表面で
の再結合現象に対し特性変動の少ないＢＪＴを提供でき
る。なお本実施例では１３．１３’がＳｔＯ，と接する
構造になっている為、１３．１３’に９１層を例えば斜
め方向からのイオン打込み法等により形成すれば、更に
表面再結合電流を低減できることは明らかである。
１２はエミッタ拡散層である。本実施例においては、第
１図の実施例で説明したと同様の理由で、ベース表面で
の再結合現象に対し特性変動の少ないＢＪＴを提供でき
る。なお本実施例では１３．１３’がＳｔＯ，と接する
構造になっている為、１３．１３’に９１層を例えば斜
め方向からのイオン打込み法等により形成すれば、更に
表面再結合電流を低減できることは明らかである。
以上説明したように１本発明によれば、表面再結合現象
に対し素子特性の少ないＢＪＴが実現でき、宇宙線ある
いは放射線の飛来する悪環境においても、特性の経時変
化の小さい半導体装置を提供することができる。
に対し素子特性の少ないＢＪＴが実現でき、宇宙線ある
いは放射線の飛来する悪環境においても、特性の経時変
化の小さい半導体装置を提供することができる。
第１図は本発明の実施例を示す断面図、第２図及び第３
図は実施例の効果を説、明する為の線図、第４図は他の
実施例を示す断面図である。 １・・・ｎ＋埋込み層、２・・・ｎ形エピタキシャル層
晃 １ 図
図は実施例の効果を説、明する為の線図、第４図は他の
実施例を示す断面図である。 １・・・ｎ＋埋込み層、２・・・ｎ形エピタキシャル層
晃 １ 図
Claims (1)
- １、第１導電形の第１不純物層と当該第１不純物層より
濃度が低い第２導電形の第２不純物層とが半導体表面に
おいて相接して形成される半導体装置において、上記第
２不純物層の不純物ピーク濃度が、半導体表面近傍に形
成されており、かつ半導体表面での第２不純物層の濃度
が上記ピーク濃度より２桁以」：小さいことを特徴とす
° る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12469683A JPS6017955A (ja) | 1983-07-11 | 1983-07-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12469683A JPS6017955A (ja) | 1983-07-11 | 1983-07-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6017955A true JPS6017955A (ja) | 1985-01-29 |
Family
ID=14891828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12469683A Pending JPS6017955A (ja) | 1983-07-11 | 1983-07-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6017955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4934909A (en) * | 1987-12-21 | 1990-06-19 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Scroll compressor with rotation preventing apparatus |
-
1983
- 1983-07-11 JP JP12469683A patent/JPS6017955A/ja active Pending
Non-Patent Citations (1)
| Title |
|---|
| IEEE TRANSACTIONS ON NUCLEAR SCIENCE=1977 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4934909A (en) * | 1987-12-21 | 1990-06-19 | Kabushiki Kaisha Toyoda Jidoshokki Seisakusho | Scroll compressor with rotation preventing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3745424A (en) | Semiconductor photoelectric transducer | |
| US3617822A (en) | Semiconductor integrated circuit | |
| US3786318A (en) | Semiconductor device having channel preventing structure | |
| US3500141A (en) | Transistor structure | |
| US5481132A (en) | Transistor with a predetermined current gain in a bipolar integrated circuit | |
| US3677280A (en) | Optimum high gain-bandwidth phototransistor structure | |
| JPS6017955A (ja) | 半導体装置 | |
| US3761326A (en) | Process for making an optimum high gain bandwidth phototransistor structure | |
| JPS60175450A (ja) | ヘテロ接合バイポ−ラ半導体素子 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| US4337475A (en) | High power transistor with highly doped buried base layer | |
| US4249192A (en) | Monolithic integrated semiconductor diode arrangement | |
| JP2763432B2 (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JPH0381312B2 (ja) | ||
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPS621261B2 (ja) | ||
| JPH02232932A (ja) | バイポーラトランジスタ | |
| KR800001124B1 (ko) | 반도체 장치 | |
| JPH05864B2 (ja) | ||
| JPS60116170A (ja) | 半導体装置 | |
| JPS61168258A (ja) | 半導体装置 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPH0462927A (ja) | 半導体装置 | |
| JPS59110165A (ja) | 半導体装置 |