JPS60176356A - Ｐｃｍ符号復号器 - Google Patents
Ｐｃｍ符号復号器Info
- Publication number
- JPS60176356A JPS60176356A JP59030288A JP3028884A JPS60176356A JP S60176356 A JPS60176356 A JP S60176356A JP 59030288 A JP59030288 A JP 59030288A JP 3028884 A JP3028884 A JP 3028884A JP S60176356 A JPS60176356 A JP S60176356A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- pcm
- register
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/42—Systems providing special services or facilities to subscribers
- H04M3/56—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities
- H04M3/561—Arrangements for connecting several subscribers to a common circuit, i.e. affording conference facilities by multiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＰＣＭ符号復号器、更に詳しく言えば。
ディジタル変換機の加入者回路等に使用される音声用Ｐ
ＣＭ符号復号器（コーデック）の構成に係るものである
。
ＣＭ符号復号器（コーデック）の構成に係るものである
。
近時ディジタル電話交換機の開発が進められているが、
ディジタル交換機の利用の１つとして、３者以上の者が
同時に通話できる会議電話が提案されている。
ディジタル交換機の利用の１つとして、３者以上の者が
同時に通話できる会議電話が提案されている。
会議電話を実現するためには電話の加入者回路において
、受信信号の一部を折返して送信信号に重乗する機能が
必要となる。
、受信信号の一部を折返して送信信号に重乗する機能が
必要となる。
従来提案されている会議電話方式では、上記機能を実現
するためにＰＣＭコーデックの他にＰＣＭ多重化装置を
設け、多重化されたＰＣＭ信号をアナログ信号に変換し
て加算するやり方をとっている。そのため （１）ＰＣＭ多重化装置が不可欠であり、装置コストの
低減、実装密度の向上が困難である。
するためにＰＣＭコーデックの他にＰＣＭ多重化装置を
設け、多重化されたＰＣＭ信号をアナログ信号に変換し
て加算するやり方をとっている。そのため （１）ＰＣＭ多重化装置が不可欠であり、装置コストの
低減、実装密度の向上が困難である。
（２）ＰＣＭ信号→アナログ信号−ＰＣＭ信号の変換過
程で発生する量子化雑音等によってＳ／Ｎ（信号対軸比
）特性が劣化する。
程で発生する量子化雑音等によってＳ／Ｎ（信号対軸比
）特性が劣化する。
（３）多重度に応じてＡ／Ｄ変換器の動作速度が逓倍的
に速くなるためアナログ回路の設計、実装が難しくなる
。
に速くなるためアナログ回路の設計、実装が難しくなる
。
（４）ＰＣＭ多重化装置におけるタイミング調整のため
に絶対遅延時間が増大する。
に絶対遅延時間が増大する。
等の欠点がある。
本発明はＰＣＭコーデックの本来の符号化、復号化の機
能を害することなく、受（ｆｌ信号を折返して送信信号
に重畳するＰＣＭコーデックをＰＣＭ多重化装置を用い
ることなく実現することができる。
能を害することなく、受（ｆｌ信号を折返して送信信号
に重畳するＰＣＭコーデックをＰＣＭ多重化装置を用い
ることなく実現することができる。
上記目的を達成するため、本発明ではディジタルフィル
タを構成要素とするＰＣＭコーデックにおいて、上記デ
ィジタルフィルタの乗算器及び加算器を時分割的に使用
して、本来のフィルタの機能と受信信号の折返し機能を
行なわせるようにしたものである。
タを構成要素とするＰＣＭコーデックにおいて、上記デ
ィジタルフィルタの乗算器及び加算器を時分割的に使用
して、本来のフィルタの機能と受信信号の折返し機能を
行なわせるようにしたものである。
本発明によれば、従来実用化されているディジタルフィ
ルタの駆動回路の一部を変更するのみによって、前述の
如きＰＣＭ多重化装置を用いることなく（１）割込み及
び王者通話、（２）利得調整、（３）ＰＣＭ信号の折返
し試験等ができるＰＣＭコーデックが実現できる。
ルタの駆動回路の一部を変更するのみによって、前述の
如きＰＣＭ多重化装置を用いることなく（１）割込み及
び王者通話、（２）利得調整、（３）ＰＣＭ信号の折返
し試験等ができるＰＣＭコーデックが実現できる。
以下、本発明を実施例によって詳細に説明する。
第１図は本発明によるＰＣＭ符号復号器（コーデック）
の一実施例の構成を示すブロック図である。
の一実施例の構成を示すブロック図である。
入力端子１より入力された音声アナログ信号は、アナロ
グ・ディジタル（以下ＡＤと略称する）変換器７によっ
て直線ＰＣＭ信号に変換されたのと、第１のローパスフ
ィルタ８．サンプリング周波数の変換を兼ねた第２のロ
ーパスフィルタ９を介して、本発明の要部をなす多重化
機能を持つディジタルフィルタで構成されたバイパスフ
ィルタ１０に加えられる。このフィルタの詳しい構成、
動作については後で説明する。このフィルタ１０は時分
割的に入力端子１からの信号（加入者Ａの信号）に対す
るバイパスフィルタの機能を実行すると共に、後述のレ
ジスタ２０ａ、２０ｂにある受信信号（加入者Ｂおよび
Ｃの信号）と上記信号Ａとの加算器を行なう。
グ・ディジタル（以下ＡＤと略称する）変換器７によっ
て直線ＰＣＭ信号に変換されたのと、第１のローパスフ
ィルタ８．サンプリング周波数の変換を兼ねた第２のロ
ーパスフィルタ９を介して、本発明の要部をなす多重化
機能を持つディジタルフィルタで構成されたバイパスフ
ィルタ１０に加えられる。このフィルタの詳しい構成、
動作については後で説明する。このフィルタ１０は時分
割的に入力端子１からの信号（加入者Ａの信号）に対す
るバイパスフィルタの機能を実行すると共に、後述のレ
ジスタ２０ａ、２０ｂにある受信信号（加入者Ｂおよび
Ｃの信号）と上記信号Ａとの加算器を行なう。
上記ディジタルフィルタ１０の出力は圧縮器１１でμ側
（Ａ側でも良い）の圧縮ＰＣＭ符号に変換さ九たのち、
スイッチ回路２４を介して。
（Ａ側でも良い）の圧縮ＰＣＭ符号に変換さ九たのち、
スイッチ回路２４を介して。
Ｐ ＣＭ出力バツファレジスタ１２．ａから１’２ｂに
一時格納される。入力端子５から加えられるＰＣＭ出力
同時信号に基づいてタイミング信号発生回路１３は上記
符号器の各部の駆動に必要な制御信号を作る。その制御
信号の一部によってスイッチ回路２５１介して上記レジ
スタ１２ａおよび１２ｂの信号をＰ ＣＭ信号出力端子
３からハイウェイ（図示せず）等の伝送路に送出する。
一時格納される。入力端子５から加えられるＰＣＭ出力
同時信号に基づいてタイミング信号発生回路１３は上記
符号器の各部の駆動に必要な制御信号を作る。その制御
信号の一部によってスイッチ回路２５１介して上記レジ
スタ１２ａおよび１２ｂの信号をＰ ＣＭ信号出力端子
３からハイウェイ（図示せず）等の伝送路に送出する。
一方、復号器部は入力端子６から加えられる入方向１ｔ
１１信号に基づいて第２のタイミング信号発生回路１８
で発生する制御信号によってＰＣＭ入力端子４から、第
２．第３の話者の圧縮ＰＣＭ信号（Ｂ、Ｃ）をＰＧＭ入
力レジ入り１４に連続的に一時収納する。次に伸長器１
５で上記レジスタ１４の圧縮ＰＣＭ信号を線形ＰＣＭ信
号に変換する。タイミング発生回路１８からの制御信号
によってスイッチ回路２２が駆動され、上記通話者、Ｂ
、Ｃの線形ＰＣＭ信号はレジスタ１９ａ又は１９ｂに一
時記憶される。上記レジスタ１９ａ及び１９ｂの信号は
それぞれレジスタ２０ａおよび２０ｂに転送されると共
に加算器２１で加算される。加算器２１の出力はローパ
スフィルタ１６及びディジタル・アナログ（Ｄ／Ａ）変
換器１７を介して、アナログ信号に変換されたのち、出
力端子２より出力され、電話機（図示せず）に九１えら
れる。
１１信号に基づいて第２のタイミング信号発生回路１８
で発生する制御信号によってＰＣＭ入力端子４から、第
２．第３の話者の圧縮ＰＣＭ信号（Ｂ、Ｃ）をＰＧＭ入
力レジ入り１４に連続的に一時収納する。次に伸長器１
５で上記レジスタ１４の圧縮ＰＣＭ信号を線形ＰＣＭ信
号に変換する。タイミング発生回路１８からの制御信号
によってスイッチ回路２２が駆動され、上記通話者、Ｂ
、Ｃの線形ＰＣＭ信号はレジスタ１９ａ又は１９ｂに一
時記憶される。上記レジスタ１９ａ及び１９ｂの信号は
それぞれレジスタ２０ａおよび２０ｂに転送されると共
に加算器２１で加算される。加算器２１の出力はローパ
スフィルタ１６及びディジタル・アナログ（Ｄ／Ａ）変
換器１７を介して、アナログ信号に変換されたのち、出
力端子２より出力され、電話機（図示せず）に九１えら
れる。
上記構成において、バイパスフィルタ１０はディジタル
フィルタで構成されており、レジスタβ ２０ａの信号（通話右目の信号）はタイミング信号発生
回路１３で発生ずる制御信号によって、ディジタルフィ
ルタの中の加算器で入力端子１がらの信号（通話者Ａの
信号）と加算され、時分割的にレジスタ２０ｂの信号（
通話者Ｃの信−号）も同様にしてＡの信号と加算されて
、それらが、前述の如く、それぞれＡ＋Ｂ、Ａ＋Ｃとし
てレジスタ１２ａおよび１２ｂに加えられる。出力端子
３からはこれらのＡ＋Ｂ、およびＡ＋Ｃの振幅をもった
圧縮されたＰＣＭ信号が順次出力されるので、他の通話
者ＣおよびＢはそれぞれ従来のＰＣＭコーデックを用い
てアナログ信号に変換することにより、それぞれＡ＋Ｂ
およびＡ＋Ｃの合成信号を受信することができ、３者間
通話が可能となる。
フィルタで構成されており、レジスタβ ２０ａの信号（通話右目の信号）はタイミング信号発生
回路１３で発生ずる制御信号によって、ディジタルフィ
ルタの中の加算器で入力端子１がらの信号（通話者Ａの
信号）と加算され、時分割的にレジスタ２０ｂの信号（
通話者Ｃの信−号）も同様にしてＡの信号と加算されて
、それらが、前述の如く、それぞれＡ＋Ｂ、Ａ＋Ｃとし
てレジスタ１２ａおよび１２ｂに加えられる。出力端子
３からはこれらのＡ＋Ｂ、およびＡ＋Ｃの振幅をもった
圧縮されたＰＣＭ信号が順次出力されるので、他の通話
者ＣおよびＢはそれぞれ従来のＰＣＭコーデックを用い
てアナログ信号に変換することにより、それぞれＡ＋Ｂ
およびＡ＋Ｃの合成信号を受信することができ、３者間
通話が可能となる。
第２図は、上記バイパスフィルタを構成するディジタル
フィルタの一実施例構成を示す図で、第３図は上記ディ
ジタルフィルタの動作を説明するための、第２図のフィ
ルタを構成する各スイッチの開閉状態を示すタイムチャ
ート図である。
フィルタの一実施例構成を示す図で、第３図は上記ディ
ジタルフィルタの動作を説明するための、第２図のフィ
ルタを構成する各スイッチの開閉状態を示すタイムチャ
ート図である。
このディジタルフィルタは基本周波数ｆｓ （信号のサ
ンプル周波数と同じ）で動作するバイパスフィルタの機
能と前述のＡ＋Ｂ及びＡ＋Ｃの処理を、前述のフィルタ
の機能に必要な時間外の空き時間で行なうようにしたも
のである。
ンプル周波数と同じ）で動作するバイパスフィルタの機
能と前述のＡ＋Ｂ及びＡ＋Ｃの処理を、前述のフィルタ
の機能に必要な時間外の空き時間で行なうようにしたも
のである。
第２図において入力端子２６，２７および２８には、そ
れぞれ第１図のローパスフィルタ９の出力（Ｘｌ）、レ
ジスタ２０ａの出力（Ｘ２）およびレジスタ２０ｂの出
力（Ｘ３）が加えられる。
れぞれ第１図のローパスフィルタ９の出力（Ｘｌ）、レ
ジスタ２０ａの出力（Ｘ２）およびレジスタ２０ｂの出
力（Ｘ３）が加えられる。
３０はフィルタの出力端子、２９は加算器、３１は乗算
器、３２，３３．３４はレジスタ、３５〜５５はいずれ
もスイッチである。
器、３２，３３．３４はレジスタ、３５〜５５はいずれ
もスイッチである。
以下第３図を用いて、各動作について説明する。
第２図の回路は上記サンプリング周波数ｆＳより非常に
高い周波数のクロック信号によって駆動されるため、基
本周期（１／ｆｓ）は複数のステップに分けられる。
高い周波数のクロック信号によって駆動されるため、基
本周期（１／ｆｓ）は複数のステップに分けられる。
ステップト４はバイパスフィルタとして本来の機能を実
行する動作期間を示す。なお、第３図のスイッチの信号
で高レベルはスイッチが導通、低レベルはスイッチ遮断
の状態を示し、左側の番号はスイッチの番号を示す。バ
イパスフィルタとして動作時はスイッチ３６，３７，３
９，５２゜５３．５４，５’５は第２図に示す状態とな
っている。
行する動作期間を示す。なお、第３図のスイッチの信号
で高レベルはスイッチが導通、低レベルはスイッチ遮断
の状態を示し、左側の番号はスイッチの番号を示す。バ
イパスフィルタとして動作時はスイッチ３６，３７，３
９，５２゜５３．５４，５’５は第２図に示す状態とな
っている。
第１ステップ時は各スイッチは図示のようになっており
、レジスタ３４ＱデータＲ２（１）が乗算器で乗数ｂ２
と乗算されｂ２ＸＲ２（１）となり、加算器２９で入力
Ｘ＋（１）と加算され、レジスタ３２に入力されＷＩ
（１）となる。同時にレジスタ３４の値は保持されてい
るのでＲ２（１）＝に２（２）となる。上記表示で（）
内の数字はステップを表わす。
、レジスタ３４ＱデータＲ２（１）が乗算器で乗数ｂ２
と乗算されｂ２ＸＲ２（１）となり、加算器２９で入力
Ｘ＋（１）と加算され、レジスタ３２に入力されＷＩ
（１）となる。同時にレジスタ３４の値は保持されてい
るのでＲ２（１）＝に２（２）となる。上記表示で（）
内の数字はステップを表わす。
第２ステツプの時はレジスタ３３のＲ１（２）、が乗算
器３１で係数ｂ１と乗算され、加算器２９でレジスタ３
２のデータＷ＋（１）と加算されＷｌ（１’）十ｂ＋
ＸＲ＋ （２）として、レジスタ３２にＷＩ（２）とし
て格納される。又、レジスタ３３はＲ＋（２）を保持す
る。
器３１で係数ｂ１と乗算され、加算器２９でレジスタ３
２のデータＷ＋（１）と加算されＷｌ（１’）十ｂ＋
ＸＲ＋ （２）として、レジスタ３２にＷＩ（２）とし
て格納される。又、レジスタ３３はＲ＋（２）を保持す
る。
第３ステツプのとき、レジスタ３４のデータＲ２が係数
ａ２と乗算され、加算器２９でレジスタ３２のデータＷ
＋（２）と加算され、レジスタ３２にＷＩ（３）”Ｖ／
＋（２）＋ａ２ＸＲ２として格納されると同時に、レジ
スタ３２のデータＷ１（２）はレジスタ３４に保持され
る。
ａ２と乗算され、加算器２９でレジスタ３２のデータＷ
＋（２）と加算され、レジスタ３２にＷＩ（３）”Ｖ／
＋（２）＋ａ２ＸＲ２として格納されると同時に、レジ
スタ３２のデータＷ１（２）はレジスタ３４に保持され
る。
フィルタ動作としての最後の第４ステツプではレジスタ
３３のデータＲ，が、乗算器３１で係数ａ１と乗算され
、加算器２９でレジスタ３２のデータＷ＋（３）と加算
され、Ｗ ｓ （４） ＝ Ｗ １（３） ＋ａＩＸＲ
１として、レジスタ３２に格納されると同時にレジスタ
３３のデータＲ１とレジスタ３４のデータＲ２（すなわ
ちＷＩ（’２））との入れ換えを行なう。
３３のデータＲ，が、乗算器３１で係数ａ１と乗算され
、加算器２９でレジスタ３２のデータＷ＋（３）と加算
され、Ｗ ｓ （４） ＝ Ｗ １（３） ＋ａＩＸＲ
１として、レジスタ３２に格納されると同時にレジスタ
３３のデータＲ１とレジスタ３４のデータＲ２（すなわ
ちＷＩ（’２））との入れ換えを行なう。
すなわち、第２ステツプまでの演算結果Ｖ／＋（２Ｈｉ
人カサンプリングデータｘ、（ｎ）に対してＷ （ｎ
）に等しく、かつ、レジスタ３３のデータＲ１は前入力
サンプルデータに、又レジスタ３４のデータＲ２は前々
入力サンプルデータに対するそれぞれのＷＩ（２）、す
なわちＲ＋＝Ｗ（ｎ−１）、Ｒ２＝Ｗ （ｎ−２）であ
るから。
人カサンプリングデータｘ、（ｎ）に対してＷ （ｎ
）に等しく、かつ、レジスタ３３のデータＲ１は前入力
サンプルデータに、又レジスタ３４のデータＲ２は前々
入力サンプルデータに対するそれぞれのＷＩ（２）、す
なわちＲ＋＝Ｗ（ｎ−１）、Ｒ２＝Ｗ （ｎ−２）であ
るから。
Ｘ ＋ （ｎ）＋ ｂ １ＸＷ（１’ｌ １ ）＋ ｂ
２ＸＷ（ｎ−２）＝Ｗ（ｎ） −・・（ｉ）と表わさ
れる。
２ＸＷ（ｎ−２）＝Ｗ（ｎ） −・・（ｉ）と表わさ
れる。
さらに、第４ステツプの演算結果Ｗ＋（４）は出力端子
３０から出力信−号Ｙ、（ｎ）として出力されるから Ｗ（ｎ）＋ａｌ ＸＷ（ｎ−１）＋ａ２ＸＷ（ｎ＝２）
：＝Ｙ（ｎ）−■ となる。又、レジスタ３３および３４のデータＲ１およ
びＲ２はぞれぞれｗ（ｎ）およびＷ （ｎ −１）とな
り、これは上記レジスタ３３゜３４がサンプルデータの
遅延用レジスタとして動作していることを表す。
３０から出力信−号Ｙ、（ｎ）として出力されるから Ｗ（ｎ）＋ａｌ ＸＷ（ｎ−１）＋ａ２ＸＷ（ｎ＝２）
：＝Ｙ（ｎ）−■ となる。又、レジスタ３３および３４のデータＲ１およ
びＲ２はぞれぞれｗ（ｎ）およびＷ （ｎ −１）とな
り、これは上記レジスタ３３゜３４がサンプルデータの
遅延用レジスタとして動作していることを表す。
上記（１）・（２）式を用いてフィルタの伝達関数Ｈを
ｚＩｙＪ数が表わすと、Ｗ （ｎ −ｍ） はｚ −ｍ
・Ｘ（７，）と表わせるから となり、巡回形ディジタルフィルタの特性を持ち、係数
を特定することによって種々のフィルタリング特性が実
現される。
ｚＩｙＪ数が表わすと、Ｗ （ｎ −ｍ） はｚ −ｍ
・Ｘ（７，）と表わせるから となり、巡回形ディジタルフィルタの特性を持ち、係数
を特定することによって種々のフィルタリング特性が実
現される。
このメイパスフィルタの機能動作が終了した後のステッ
プ５では、スイッチ３９，４０，４４゜３６．５３．５
４がオンとなり他はオフとなる。
プ５では、スイッチ３９，４０，４４゜３６．５３．５
４がオンとなり他はオフとなる。
したがって、レジスタ３２の内容はスイッチ５４を介し
て加算器２９に加えられ、スイッチ３６を介しで、入力
端子２７がら加えられるデータＸ２（加入者Ｂの信号）
と加算されたのち、スイッチこのとき同時に、スイッチ
５３を介してレジスタ３２の出力は再び入力され、保持
される。
て加算器２９に加えられ、スイッチ３６を介しで、入力
端子２７がら加えられるデータＸ２（加入者Ｂの信号）
と加算されたのち、スイッチこのとき同時に、スイッチ
５３を介してレジスタ３２の出力は再び入力され、保持
される。
ステップ６では、スイッチ３６がオフ、スイッチ３７が
オンになり他のスイッチはステップ５の場合と同じであ
る。したがって、ステップ５と同様の動作によって、出
力端子３ｏには入力端子２８からの信号Ｘ３（加入者Ｃ
の信号）とレジスタ３２がステップ５で保持した信号Ｘ
＋ （加入者Ａの信号）が加算されたＸＩ 十Ｘ２ （
Ａ＋Ｃの信号）が出力される。
オンになり他のスイッチはステップ５の場合と同じであ
る。したがって、ステップ５と同様の動作によって、出
力端子３ｏには入力端子２８からの信号Ｘ３（加入者Ｃ
の信号）とレジスタ３２がステップ５で保持した信号Ｘ
＋ （加入者Ａの信号）が加算されたＸＩ 十Ｘ２ （
Ａ＋Ｃの信号）が出力される。
上記説明は３者が同時通話する場合について説明したが
、通常のＺ音間での通話の場合は、上記ステップ５およ
び６において、信号Ｘ ２ ｔ Ｘ ３が無音レベルと
なるようにすれば良い。更に上記実施例では、データが
時系列（シリアル）に転送される場合を示したが、パラ
レルに転送しても良く、その場合はスイッチ４０，４．
４．５３は省略できる。
、通常のＺ音間での通話の場合は、上記ステップ５およ
び６において、信号Ｘ ２ ｔ Ｘ ３が無音レベルと
なるようにすれば良い。更に上記実施例では、データが
時系列（シリアル）に転送される場合を示したが、パラ
レルに転送しても良く、その場合はスイッチ４０，４．
４．５３は省略できる。
第４図は上記ディジタルフィルタ部１０の他の実施例の
構成を示す図で、上記王者通話の機能を利用し・で、（
１）第１話者（Ａ ）の利得調整、（２ンＰＣＭ折返し
試験機能、（３）玉名電話時における一者待期機能を持
つようにしたものである。
構成を示す図で、上記王者通話の機能を利用し・で、（
１）第１話者（Ａ ）の利得調整、（２ンＰＣＭ折返し
試験機能、（３）玉名電話時における一者待期機能を持
つようにしたものである。
第４図のＩＦＪ成を第２図の構成の相違は第２図のスイ
ッチ５４が除かわ、新たにスイッチ５７゜５８．５９お
よび６０がイ」加されている点で、基本的動作は第２図
の場合と同様である。ディジタルフィルタとしての基本
的機能であるバイパスフィルタ機能は、第４図のスイッ
チのλｒン、オフ状態で、ｉテｊ述のステップト４０期
間に行なわ才しる。
ッチ５４が除かわ、新たにスイッチ５７゜５８．５９お
よび６０がイ」加されている点で、基本的動作は第２図
の場合と同様である。ディジタルフィルタとしての基本
的機能であるバイパスフィルタ機能は、第４図のスイッ
チのλｒン、オフ状態で、ｉテｊ述のステップト４０期
間に行なわ才しる。
ステップ５，６０期間にスイッチ５７．５８を介して、
レジスタ３２の出力を乗算器３１に加え、同時に乗算器
３１にスイッチ６０を介して係数ｌ（を与えること１・
こよって第１の話者の利得調整を行う。
レジスタ３２の出力を乗算器３１に加え、同時に乗算器
３１にスイッチ６０を介して係数ｌ（を与えること１・
こよって第１の話者の利得調整を行う。
又ステップ５，６の期間にスイッチ５８および５９をオ
ンとし、レジスタ３２の出力の代りに無音レベルの信号
（１１０″） （ｉ−乗算器３■に加えれば、入力端子
２７および２８から入力した第二話者（Ｂ）及び第３話
者（Ｃ）の信号Ｘ７およびＸ３のみを出力端子３０に出
力することになり、受信信号を折返すこととなり折り返
し試験に使用することができる。
ンとし、レジスタ３２の出力の代りに無音レベルの信号
（１１０″） （ｉ−乗算器３■に加えれば、入力端子
２７および２８から入力した第二話者（Ｂ）及び第３話
者（Ｃ）の信号Ｘ７およびＸ３のみを出力端子３０に出
力することになり、受信信号を折返すこととなり折り返
し試験に使用することができる。
更に、上記（３）の通話者を待期させる場合は、ステッ
プ５で信号Ｘ７を無音レベル（”Ｏ”）とし。
プ５で信号Ｘ７を無音レベル（”Ｏ”）とし。
ステップ６でスイッチ３９をオフとし、更に出力レジス
タ１２ａ又け１２ｂ（Ｂに送信するデータが格能されて
いるレジスタ）出力をＩＩ 、Ｏｐｇにすることにより
、話者Ｂには無音レベル（又は必要に応じて任意のトー
ンが伝送されるようにしても良い）が受信されることに
なる。一方受信側では第２図の実施例におけるレジスタ
１９ａおよび１９ｂのうち通話者Ｂのデータが入されて
いる方のレジスタ出力を常に０″′とする。これに対し
て、通話者Ｃを待期させるときは、上記ステップ５で、
スイッチ５２をオフ、ステップ６で信号Ｘ３をＬＬ ０
７１とし、第２図のレジスタ１９ａおよび］、 ９ ｂ
のうら、Ｃのデータが格納されている方のレジスタの出
力を常に′０″とすることによって実される。
タ１２ａ又け１２ｂ（Ｂに送信するデータが格能されて
いるレジスタ）出力をＩＩ 、Ｏｐｇにすることにより
、話者Ｂには無音レベル（又は必要に応じて任意のトー
ンが伝送されるようにしても良い）が受信されることに
なる。一方受信側では第２図の実施例におけるレジスタ
１９ａおよび１９ｂのうち通話者Ｂのデータが入されて
いる方のレジスタ出力を常に０″′とする。これに対し
て、通話者Ｃを待期させるときは、上記ステップ５で、
スイッチ５２をオフ、ステップ６で信号Ｘ３をＬＬ ０
７１とし、第２図のレジスタ１９ａおよび］、 ９ ｂ
のうら、Ｃのデータが格納されている方のレジスタの出
力を常に′０″とすることによって実される。
以上説明し、たように、第２図に示した構成及びディジ
タルフィルタの回路に小数の切替スイッチをイ４加する
ことにより、」二連の各種機能が容易に実現できる。
タルフィルタの回路に小数の切替スイッチをイ４加する
ことにより、」二連の各種機能が容易に実現できる。
本発明のＰＣＭ符月符号復号器、本来付加されているデ
ィジタルフィルタに小数の論理回路を付加することによ
って、ＰＣＭ多重化装置を用いることなく、三者以上の
同時連語が可能となり、さらに利得調整、ＰＣ，Ｍ折返
（、試験、三者通話時にお番づろ特定話者の一時待期等
の新しいサービスを容易に提供できる。
ィジタルフィルタに小数の論理回路を付加することによ
って、ＰＣＭ多重化装置を用いることなく、三者以上の
同時連語が可能となり、さらに利得調整、ＰＣ，Ｍ折返
（、試験、三者通話時にお番づろ特定話者の一時待期等
の新しいサービスを容易に提供できる。
第１図は本発明によるＰＣＭ符号復号器の一実施例の構
成を示すブロック図、第２図は上記実施例の要部をなす
ディジタルフィルタの一実施例の構成を示す回路図、第
３図は上記ディジタルフィルタの動作説明のためのタイ
ムチャート図、第４図は本発明の他の実施例におけるデ
ィジタルフィルタの結成を示す回路図である。 ■・・・音声アナログ入力端子、２・・・アナログ出力
端子、３・・・ディジタル４０号出力端子、４・・・デ
イジタルフ・ｒルタ信号入力端子１．５・・・送信側同
期信号入力端子、６・・・受信側同期信号入力端子、７
・・・Ａ／Ｄｉ換器、８，９，１６・・・ロバスフィル
タ、１０・・・ディジタルフィルタ、１１・二圧縮器、
１２゜１４・・・バンファレジスタ、１．３．１８・・
・タイミング信号発生回路、１５・・・伸長器、１７・
・・Ｄ／Ａ変換器、１９．２０・・・タイミング調整用
レジスタ、２１ 、’２９・・・加算器、２６，２７．
２８・・・入力端子、３０・・・出力端子、３１・・・
乗算器、３２，３３゜３４．３５・・・レジスタ。
成を示すブロック図、第２図は上記実施例の要部をなす
ディジタルフィルタの一実施例の構成を示す回路図、第
３図は上記ディジタルフィルタの動作説明のためのタイ
ムチャート図、第４図は本発明の他の実施例におけるデ
ィジタルフィルタの結成を示す回路図である。 ■・・・音声アナログ入力端子、２・・・アナログ出力
端子、３・・・ディジタル４０号出力端子、４・・・デ
イジタルフ・ｒルタ信号入力端子１．５・・・送信側同
期信号入力端子、６・・・受信側同期信号入力端子、７
・・・Ａ／Ｄｉ換器、８，９，１６・・・ロバスフィル
タ、１０・・・ディジタルフィルタ、１１・二圧縮器、
１２゜１４・・・バンファレジスタ、１．３．１８・・
・タイミング信号発生回路、１５・・・伸長器、１７・
・・Ｄ／Ａ変換器、１９．２０・・・タイミング調整用
レジスタ、２１ 、’２９・・・加算器、２６，２７．
２８・・・入力端子、３０・・・出力端子、３１・・・
乗算器、３２，３３゜３４．３５・・・レジスタ。
Claims (1)
- 【特許請求の範囲】 １、アナログ信号をディジタル信号にするＡ／Ｄ変換器
と上記Ａ／Ｄ変換器の出力側に接続された第１のディジ
タルフィルタと上記第１のディジタルフィルタの出力を
処理しＰＣＭ信号として伝送器に出力する出力制御回路
を有する符号器部と、伝送路からのＰＣＭ信号を受信し
処理する入力制御回路と入力制御回路から受信ディジタ
ル信号処理する第２のディジタルフィルタとさらにその
出力をアナログ信号に復号するＤ／Ａ変換器を有す゛る
復号器部とからなるＰＣＭ符号復号器において、上記入
力制御回路から得られた複数種の信号をそれぞれ保持す
る複数種のレジスタを有し、上記第１のディジタルフィ
ルタが上記出力制御回路の信号によって、上記Ａ ／’
Ｄ変換器の出力のフィルタリング並び、上記複数のレジ
スタの出力と上記フィルタリングされた出力との加算を
時分割的に行なうように構成されたことを特徴とするＰ
ＣＭ符号復号器。 ２、第１項記載のＰＣＭ符号復号器において、上記出力
制御部が上記第１のディジタルフィルタの出力の符号変
換を行う符号圧縮器と、第１及び第２のレジスタと、上
記符号圧縮機の出力を上記第１および第２のレジスタに
切換で入力する第１のスイッチと、上記第１及び第２の
レジスタの出力を切換えて上記伝送路に送出する第２の
スイッチと上記第１のディジタルフィルタの時分割動作
ならび上記第１及び第２のスイッチを駆動するタイミン
グ信号発生回路とを有し、上記入力制御回路が受信ＰＣ
Ｍ信号を保持する出力を上記複数のレジスタに切換えて
入力する第３のスイッチと上記入力バッファレジスタ、
上記複数のレジスタの書込み読出しを制御ならび第３の
スイッチの制御を行なうタイミング信号発生回路を有し
てなることを特徴とするＰＣＭ符号復号器。 ３、第１項又は第２項記載のＰＣＭ符号復号器において
、上記第１のディジタルフィルタが入力、 信号および
帰環信号を加算する加算器と加算器の出力を遅延するレ
ジスタ、上記レジスタの出力ならび上記レジスタの出力
に係数を乗じた信号を上記帰環信号とする巡回型ディジ
タルフィルタで構成ｉれ、上記入力信号の入力部に上記
符号器の出力と上記デコーダ部のレジスタの出力を時勺
割的に切換えるスイッチ群と上記レジスタの出力に係数
数を乗じた信号を得る部分が、複数の係数入力端子と上
記入力端子を時分割的に選択するスイッチ群を有してな
ることを特徴とするＰＣＭ符号復号器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030288A JPS60176356A (ja) | 1984-02-22 | 1984-02-22 | Ｐｃｍ符号復号器 |
| US06/702,224 US4591827A (en) | 1984-02-22 | 1985-02-15 | PCM coder-decoder |
| KR1019850001046A KR920004348B1 (ko) | 1984-02-22 | 1985-02-19 | Pcm 부호 복호기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59030288A JPS60176356A (ja) | 1984-02-22 | 1984-02-22 | Ｐｃｍ符号復号器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60176356A true JPS60176356A (ja) | 1985-09-10 |
Family
ID=12299531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59030288A Pending JPS60176356A (ja) | 1984-02-22 | 1984-02-22 | Ｐｃｍ符号復号器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4591827A (ja) |
| JP (1) | JPS60176356A (ja) |
| KR (1) | KR920004348B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8399807B2 (en) | 2007-03-08 | 2013-03-19 | Ngk Spark Plug Co., Ltd. | Glow plug and method for manufacturing the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4998274A (en) * | 1989-12-06 | 1991-03-05 | Bell Communications Research, Inc. | ISDN dual bus extension phone system |
| DE4017027A1 (de) * | 1990-05-26 | 1991-11-28 | Philips Patentverwaltung | Vermittlungssystem mit einer konferenzeinrichtung |
| KR940004432B1 (ko) * | 1991-10-02 | 1994-05-25 | 삼성전자 주식회사 | 전자교환기의 PCM CODEC(DOCER and DECODER) 집적회로 |
| CA2080159C (en) * | 1992-10-08 | 1998-09-15 | Paul Alan Gresham | Digital signal processor interface |
| EP1190485B1 (de) * | 1999-06-25 | 2003-05-02 | Infineon Technologies AG | Programmierbares digitales bandpass-filter für eine kodec-schaltung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4119807A (en) * | 1977-06-13 | 1978-10-10 | Rca Corporation | Digital time division multiplex switching system |
| US4190742A (en) * | 1978-06-05 | 1980-02-26 | Siemens Aktiengesellschaft | Process and apparatus for producing conference connections in a PCM time multiplex switching system |
-
1984
- 1984-02-22 JP JP59030288A patent/JPS60176356A/ja active Pending
-
1985
- 1985-02-15 US US06/702,224 patent/US4591827A/en not_active Expired - Lifetime
- 1985-02-19 KR KR1019850001046A patent/KR920004348B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8399807B2 (en) | 2007-03-08 | 2013-03-19 | Ngk Spark Plug Co., Ltd. | Glow plug and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR850007175A (ko) | 1985-10-30 |
| US4591827A (en) | 1986-05-27 |
| KR920004348B1 (ko) | 1992-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5778024A (en) | Dual-mode communications processor | |
| EP0475196B1 (en) | Method for processing audio signals in a sub-band coding system | |
| US4301531A (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| JPS60176356A (ja) | Ｐｃｍ符号復号器 | |
| US4686512A (en) | Integrated digital circuit for processing speech signal | |
| JPH0720070B2 (ja) | デイジタル平衡回路を有するｐｃｍ符号復号器 | |
| CN1214565C (zh) | 组合塞绳电话和无绳电话用于电话会议和内部通信的方法和装置 | |
| US4603417A (en) | PCM coder and decoder | |
| JPS58168374A (ja) | 会議電話回路 | |
| KR920000094B1 (ko) | 음성 및 비음성정보와 시그널링정보 분리회로 | |
| KR0138862B1 (ko) | 다자간 음성 및 영상회의를 위한 선택적 음성 합성모듈의 구현장치 | |
| JPH03181263A (ja) | 中継交換装置 | |
| JPS63198454A (ja) | デイジタル電話機 | |
| USRE31814E (en) | Three-party conference circuit for digital time-division-multiplex communication systems | |
| JPH01152894A (ja) | 時分割スイッチ接続方式 | |
| SU1297098A1 (ru) | Цифровой синтезатор речи | |
| JP2002064382A (ja) | ディジタルデータのアナログ信号への変換方法とその回路 | |
| JPH0563831A (ja) | 会議通話装置 | |
| JPH01212161A (ja) | ループ回線形通話方式 | |
| JPS6018052A (ja) | デイジタル式会議通話装置 | |
| KR20030064111A (ko) | 시간분할 디지털 필터 및 이를 이용한 다채널 코덱회로 | |
| JP2000134338A (ja) | Ａ法則符号化信号ブランチ装置及びそのブランチ方法 | |
| JPH0252559A (ja) | 打合せ用分岐装置 | |
| JPH05130254A (ja) | Ｉｓｄｎ端末 | |
| JPS6046698A (ja) | 時分割通信装置のインタ−フエ−ス方式 |