JPS60172894A - テレビジヨン画像のデイジタル低速チヤネルを介した送信及び／又は受信用コ−ダ・デコ−ダ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は画像信号の処理システムに関係し、特にテレビ
ジョン画像のディジタル低速チャネルを介する送信及び
／又は受信に供するコーグ・デコーダに関係する。

低速チャネルを介する画像の送受信に用いる装置の研究
と実施に対する主要な障壁は送信速度で、これは運動画
像の表示と画質とを制限する。

これ等の装置の若干のものは「静止画像伝送システム」
、即ち予測き九る画質に従って一定間隔で標本化された
静止画像の送受信用システムとして定義でれる。低速伝
送チャネルに用いられるこれ等のシステムは（上限−／
２ｇＫｂ　ｉ　ｔ／ｓ　）　Ｔ　Ｖ信号を十分に帯域圧
縮し、その結果としての可視効果は予測される画質に依
存する時間幅で更新する画像及び画像の定義の低下とし
て与えられる。

各種の帯域圧縮法を与える各種の実施法が公知である。

若干の方式では、情報を担送する同様の物理的手段を用
いた低域ろ波によシアナログ信号を圧縮し、又他の方式
では低分解能、例えば通常のＴＶ標準に対してライン数
を低減させている。

信号を扱い、若干のシステムは適切なる波を前段に用い
た、一般に水平及び垂直方向に簡単なサブサンプリング
を実施し、又その他の高度な方式では冗長度低減アルゴ
リズム・を利用しており、更に今日までに行われた実施
法では差動符号化、恐らくはアダプティブな符号化も用
いている。

上記のシステムでは画質や分解能を十分に制限し、更新
時間を最小にして経済性と簡単なシステムを実現してお
り、又、高度なシステムの殆んどは≠秒以上の画像更新
時間を用いてこの種の伝送実験に対するＣＣＩＲ標準が
与える制限内に画質を維持していた。

これ等の問題はディジタル低速チャネルを介するテレビ
ジョン画像の送信及び／又は受信に用いられるコーグ・
デコーダに関する本発明により解決可能であり、前記の
チャネルは最小更新時間を約７秒に低減させ、従来確立
された限度内に画質を維持するもので、或いは逆に公知
のシステムに対して更新時間は等しくしたままで改良さ
れた一６ＭｆＮツ？９．←ａイｌ−フｔｕ、ｘ＝＋ｂ／
ピト↓／／）このシステ゛ムは殆んどの運動効果を与え
るようにテレビジョンフレーム又はフィールドの連続的
な双方向伝送を実施するもので、画像フレームを構成す
るブロックの双方向直交変更とそれに続く量子化に基づ
く冗長度低減アルゴリズムを利用している。

本発明の特定の目的は特許請求の範囲第１項に記載のテ
レビジョン画像のコーグ・デコーダを与えることにある
。

本発明の特徴は例示の形で与える好ましい実施例につい
ての以下の記載並びに添付図面により更に明らかとなる
。

第１図で、ＴＣは通常の白黒テレビジョンカメラであシ
、これはアナログテレビジョン信号を遮断周波数がｊ　
ＭＨｚの通常の低域フィルタＦＢ／にワイヤ／を通して
転送する。ＦＢ／はろ波したアナログテレビシコン信号
を通常のアナログディジタル変換器からなるＡＤＣにワ
イヤ２を通して転送する。その標本化周波数ｆｃはライ
ン周波数の整数倍で、 ｆｃ＝／２ｙＱ　（ｆ　ｓｃ　”　２！；）：１０．　
ｌ’に１０　Ｈｚで与えられ、ここにｆｓ　ｃ　”’弘
、何１ｄｚはテレビジョン信号の色信号サブキャリヤで
ある。次に、各テレビジョン信号ラインに対して６ｇ／
バイトのディジタル標本値が得られる。周波数ｆｃを持
つ信号は、以下に説明するように、ブロック５ＹＮＣか
らワイヤ３を通してＡＤＣに転送される。ＡＤＣは得ら
れたディジタル標本値をワイヤ≠を通して、以下ビデオ
メモリと呼ばれる、送受信ディジタル標本値のメモリＭ
ＴＲに送出する。

後に説明するように、７つのアレーン、又はフィールド
の標本値がビデオメモＩＪ　ＭＴＲに逐次書込まれ、そ
の他のフレーム或いはフィールドは省略される。次に、
ＭＴＲに予め書込まれた標本値が適切な時点で読取られ
、読取った値はもはや逐次的ではなく、事実！次元画像
部分に対応する／乙×／乙標本値のブロックが読取られ
る。

標本値はブロック毎に読出でれ、第５図に関連して記載
される高速処理ユニノ）’ＵＥＶにある、容量が／ブロ
ックに等しいワークメモリにバス・乙を通して転送され
る。

ＵＥＶは、変換、逆変換読出し専用メモＩＪ　ＭＴＡに
記憶恣れた変換ペニスを用いて画像ブロックの２次元変
換を計算する。

ＭＴＡはＵＥＶからバス７を通して指令とアドレスとを
受け、データをバスとを通して送出する。

ＵＥＶは、パスタを通して、標本値のブロックの変換さ
れた係数を送出し、次に該係数は容量が／ブロックの送
信バッファＢＴＨに７時記憶され、ここに該バッファは
ＵＥＶからのデータ流の速度を送信チャネルＬＴのそれ
とを適合させる。結線１０を通して、ＢＴＲとＵＥＶと
は制御信号を、例えば変換された係数のＵＥＶからＢＴ
Ｒへの送出を７時停止でせる全バッファの情報を交換す
る。これ等の信号は第５図に関連して詳述する。

次に、変換てれた係数はバス／／を通してＢＴＲに接続
はれた！値量子化回路からなるブロックＱＵＴで量子化
される。

ＱＵＴは、量子化に際して、初期設定釦においてインタ
フェースＩＮＴ及びバス／ｌ／Ｌを通してマイクロゾロ
セッサＭＰによシ供給され、内部メモリに記憶された量
子化・セラメータを用いる。これ等の／やラメータは逐
次修正可能である。ＱＵＴは結線／、２及び／どを通し
てブロックＢＴＲ及びＣＬＴと適切な制御信号を交換す
る。

グロックＱＵＴは第ｇ図に関連して詳述する。バス／３
を通してＱＵＴによシ送出される量子化された係数は次
のものに送出可能である。

−ＬＴの対向端部に配置され、図／のそれに類似の装置
の受信部分への送信のための、ライン周波数ＣＬＴを通
しての、チャネルＬＴ０公知の送信プロトコルを用いる
コーグＣＬＴは、適切な長でのフレームの乙≠Ｋｂｉｔ
／ｓディノタルラインＬＴ上にデータを構成し、全ての
公知のライン信号現示機能を実施する。

−例えば新しい量子化・やラメータ或いは新しい変換ベ
ースによる実験室試験のための、同一受信部分にｉｆる
マルチプレクサＭＸ／の入力。

−例えば磁気ディスクＤＭからなる画像記憶装置に記憶
させるための、及び／又は係数の統計評価のための、後
続する可能な修正のための、又、量子化・ぐラメータの
適応化のための、或いは送信されるべき一定種類の画像
のための、インタフェースＩＮＴを通しての、マイクロ
プロセッサＭＰ。後者の場合に、マイクロノロセッサは
予めＱＵＴ及びＱＵＲの内部メモリに書込まれたパラメ
ータを置換して量子化・母うメータ（各係数に対する量
子化レベル及びビットのアサインメント）を更新するこ
とが出来る・ すぐ上に記載した回路ブロックは装置の送信部分を構成
する。

受信部分の入力、即ちマルチプレクサＭＸ／の入力は画
像信号に関係する量子化係数を受け、前記の画像信号は
、 −ＬＴの対向端部に配置でれたその他の装置の送信部分
により送出され、コーグＣＬＴとパス／２を通して、チ
ャネルＬＴから、 一既に記載したように、パス／３を通して送信部分から
） 一インタフェースＩＮＴ及びパス／７を通して画像記憶
装置り、Ｍから到来することが出来る。

マイクロプロセッサＭＰは、ＩＮＴ及び選択信号、２乙
とを通して、ＭＸ／の入力をパス／ｊを通して受信部分
の量子化回路ＱＵＲに接続し、該量子化回路は、パス／
≠を通してマイクロプロセッサの内部メモリに該マイク
ロプロセラ−ｊｊ−ＭＰ［より、初期設定の間に書込ま
れた量子化パラメータを用いて初めのワード長を各係数
に再アサインする。

パス／９に接続でれたＱＵＲの出力はパス／／に存在す
るものに類似の２次元変換の再構成された係数を与える
。

ＱＵＲは第り図に関連して詳述するように結線２！及び
２３を通して適切な制御信号をブロックＣＬＴ及びＢＲ
Ｃと交換する。　０ 次に、パス／９の係数は受信バッファＢＲＣ（ＢＴＲＫ
類似した）に送出され、該バッファは前記の係数を、Ｕ
ＥＶに存在する７つのブロックに等しい容量の他のワー
クメモリにパス２ｏを通して順に書込む。

ＢＲＣは、結線２／を通して、ＢＲＣがらの係数獲得を
遮断するＦ空きバッファ」情報などの適切な制御信号を
ＵＥＶと交換する。

ＵＥＶは、ＢＲＣから受信した係数の！次元逆変換をＭ
ＴＡに記憶てれた逆変換ペースを用いて計算し、ディジ
タルのブロック構成ビデオ信号標本値を獲得する・ ｔｒＥｖは、初期設定の間に、後述するように、マイク
ロゾロセッサＭＰからＩＮＴ及びパス２≠を通して適切
なノやラメータを受ける。

ＵＥＶにより得られたディジタル標本値はパス２３を通
してビデオメモリＭＴＲにブロック毎に書込捷れる。

次に、標本値はメモ！ＪＭＴＲから逐次読取られ、ディ
ジタルアナログ変換器からなるブロックＤＡＣニハス２
７を通して送られ、前記のディジタルアナログ変換器の
出力はワイヤ２ｇに接続され、アナログ画像信号を与え
る。加算器回路ＳＯＭで、画像信号はワイヤ２９を通し
てブロック５ＹＮＣから送られたビデオ同期信号に加え
られる。

再構成されたアナログビデオ信号は、ワイヤ３０を通し
てＳＯＭ　Ｋ接続されたＦＢ２　（ＦＢ／に類似）でろ
波され、ワイヤ３／を通して可視化モニタＭＮに送られ
る。

ブロック５ＹＮＣはテレビジョンカメラＴＣからアナロ
グビデオ同期信号をピックアップし、該信号は前記ブロ
ックの出力で次の信号、即ちワイヤ３に周波数ｆｃの信
号を、ワイヤ２９にビデオ同期信号を、パスｊにＭＴＲ
用の制御及びアドレス信号を、パス３３にＵＥＶ用のア
ドレス及び制御信号を生成するための基準として用いら
れる。

第２図でＳＥＰはテレビジョンカメラＴＣ（第１図）か
らワイヤ３２を介して受信したビデオ信号からビデオ同
期信号を分離する通常の回路である。

ＳＥＰはワイヤ２９を介してブロックＳＯＭ　（第１図
）にビデオ同期信号を再び送出し、更にワイヤ≠Ｏを介
してライン同期信号を、ワイヤｔ／を介してフレーム同
期信号を送出する。

ブロックＣＯＦ　、　ＶＣＯ、ＣＯＮ　／は通常の位相
同期ルーグ回路（ｐｕ、回路）を構成し、該回路はワイ
ヤｔｏで信号位相に同期てれた周波数を発生する。

特に、ｖＣＯは電圧制御発振器で、該回路はブロックＣ
ＯＮ　／及びＬＣＮにも供給される標本化周波数信号ｆ
ｃをワイヤ３に発生する。ブロックＣＯＮ　／は画像ラ
インの連続点の通常のカウンタからなシ、該カウンタは
パス１１．２を介して実施でれた計数の２進符号化信号
を送出し、ノ進値乙ｇ／が得られるとゼロにセットされ
る。バスケ、２は、各ラインの乙ざ７点から２７＝５７
コ点を識別する最下位７ビツトに対応するり本のワイヤ
からなるが最上位ビット出力には用いられない。ＣＯＮ
　／は、ワイヤ３上の信号を乙ｇ／で除して得たライン
周波数信号をワイヤ≠３を介して送出し、次にワイヤ４
Ｌｊ上の信号が位相コンノｅレータＣＯＦでワイヤ４ｔ
ｏの信号と位相比較され、又ＣＯＦはワイヤ≠弘にＶＣ
Ｏに供する制御信号を送出する□ワイヤ≠３上の信号は
、又、ワイヤ≠／を介しテ受信されたフレーム同期信号
のそれに等しい周波数によりゼロにリセットきれる画像
フレームラインの２進カウンタからなる。

計数された２進数の最下位７ビツトは逐次ラインアドレ
スを識別し、パスケｊに送出されるが、最上位／θビッ
トは出力としては用いられない。

パス≠２と≠ｊのワイヤは、又、第２人力がパスｌ’に
接続されるアドレス組合わせ装置からなるブロックＣＩ
Ｎの入力に接続されたパスグ乙の最下位及び最上位位置
のワイヤを構成する。ブロックＣＩＮは信号５乙及びｊ
乙′を受けるが第７０図に関連して以下に更に説明する
。バスケ乙′に接続されたＣＩＨの第１出力は第１図の
ビデオメモ！Ｊ　ＭｒＲの逐次読取り、書き込みに必要
なアドレスを与え、これ等の逐次動作は、パスグを介し
てＡＤＣから到来するデータ、及びパス、２７を介して
ＤＡＣに送られるデータに関して実施される。バスケ乙
′はマルチプレクサＭＸ２の入力に接続される。

パス≠７（第２図）に接続されたＣＩＮの第２出力はブ
ロック毎の書込み、及び第１図のメモリＭＴＨの読取シ
に必要なアドレスを与え、これ等の動作はパス２夕を介
してＭＴＲに達するデータ並びにパス乙を介してＵＥＶ
に送られるデータに関係して与えられる。

パスグア（第２図）はマルチプレクサＭＸ２の第２人力
に接続される。アドレス指定の選択、即ち、パス≠７を
介してＭＸ、２の出力に接続されるべきパス（≠乙′又
は４Ｌ７）は制御論理ＬＣＮに依存し、これは以下に更
に説明するように、ワイヤタＯを介してＭＸ２に制御信
号を送出する。

画像標本値ブロックがパス乙を介してＭＴＲ（第１図）
からＵＥＶに転送されるべき時は常に二重・ぞルスがワ
イヤタ／を介して送出される。

ワイヤタ／（第２図）は通常のカウンタＣ０Ｎ３′　の
入力に接続され、該カウンタはＭＴＲで読取られた標本
値のセミブロックの数を表わす計数された数の２進コー
ドをパスｊ３を介して供給する。

画像ブロックの数が２の未雀に等しくなるとＣＯＮ　３
は各画像の最後のブロックに対応する最大計数値になり
、次に自動的に次の画像の第１ブロツクに対応してゼロ
にリセットされる。

画像標本値がバス２夕を介してＵＥＶ（第１図）からＭ
ＴＲに転送されるべき時は常に二重・ぐルスがワイヤｊ
ノを介して到来する。

ワイヤｔｊ（第２図）はＣＯＮ　３に等価なカウンタＣ
ＯＮ≠の入力に接続され、該カウンタはパス１＋を介し
てＭＴＲに書込まれた標本値のセミブロックの数を表わ
す計数された数の２進コードを供給する。

ＭＸ３は、ワイヤｊ／を介して制御入力に供給される論
理信号値に従ってパスｊ３又はＪ４をバスクトに接続す
るマルチプレクサである。

ワイヤｊ／′における信号は、ブロックのアドレス指定
の間に、受信並びに送信されたブロックのスイッチング
を確立する。

バスグｇの最下位位置のワイヤ≠ｇ′（次にこれはブロ
ックの２つのセミブロックを識別する）は又パス≠２′
の最上位位置のワイヤであシ、その最下位位置はパス≠
！の７つの最下位位置からなる。

−パス３３を介して、ＵＥＶからのワイヤタよ及びｊＡ
はブロックＬＣＮに達する。ワイヤｊｊを介し゛て、Ｕ
ＥＶは、画像ブロックに関係する全ての動作が終了する
と・ぐルスを送出し、又、フレーム或いはフィールドに
関係する全ての動作が終了すると（半二重又は全二重動
作に依存して）ワイヤｊ乙を介してパルスを送出する。

論理ＬＣＮはワイヤ３；７．！；１．３ヲを介してメモ
ＩＪ　ＭＴＲ（第１図）に適切な制御信号を供給し、該
ワイヤはパス≠７と共にパスｊを構成する（第１図）。

パス≠２′及びワイヤｓｉ、夕／’、３２．！；３；、
！；乙。

ｊ乙′はブロックＵＥＶ　（第１図）に接続されたパス
３３を構成する。

第３ａ　、３ｂ　、ｌｌ−図を参照して、第１図のビデ
オメモリＭ’ｒＲの読み書きのだめのアドレス生成基準
を説明する。この説明により、当業者は第２図の制御論
理ＬＣＮを実施することが出来る。

第３ａ及び３　ｂ、図は第１図のメモ＋）　ＭＴＲの使
用図表を示したもので、これは全二重動作のために２つ
の部分（Ａ及びＢ）に分割される。定常状態条件及び所
与の時点で、テレビジョンカメラＴＣ（第１図）から到
来し、且つＡＤＣによりディジタル標本値に変換される
フィールドはＭＴＲの部分Ｂに逐次書込まれる。

次に、部分Ｂがブロック毎に読取られ、この読取られた
各ブロックはパス２を介してＵＥＶに転送され、パス２
ｊを介してＵＥＶから到来する、対応する位置の、標本
値ブロックにより直ちに置換される。

この位相の間に、Ａ部分はパス２ｊを介してＭＴＲに、
ブロック毎に、予め転送されたテレビジョンフィールド
のディジタル標本値を有する。部分Ａは逐次に、周期的
に読出され、又読出された標本値はパス、２７を介して
コンバータＤＡＣに転送され、これによりビデオ信号の
組成がモニタＭＮで可視化される。逐次の、周期的な読
み出しは任意の時間の間の同一画像の可視化に対応する
。

Ａ部分はＢ部分の全てのブロックの読み書き動　−作の
終了まで逐次に、周期的に読出される。ここでＢはモニ
タＭＮのために次の画像を与え、この時点から、Ｂ部分
は逐次に、周期的に読出され、一方Ａ部分では、その時
点にテレビ・ジョンカメラから到来する他のテレビジョ
ンフィールドの標本値が先ず書込まれ、次に読出され、
そしてＢ部分に対して記載したブロックの読み書き手順
を用いて置換される。

次に、Ａ部分とＢ部分とは連続的に交替する。

逆に、半二重動作は完全分解画像表示、即ち、２つの異
なる画像フィールド及び送信或いは受信のいずれかにお
ける全ビデオメモリＭＴＨの使用を必要とし、その時、
前回の交替はもはや不要になるが、逐次獲得及びブロッ
ク読取り（送信器としてのみ用いられる装置）、又はブ
ロックの書込み、及び逐次可視化（受信器としてのみ用
いられる装置）が逐次時間間隔で全メモリを用いて実施
される。

半二重の場合、静止画像はユーザによシ確立された一定
時間の間伝送され、もし装置が受信器として用いられる
場合は、次の画像が前回の画像にブロック毎に重畳して
現われる時、可視化はブロック毎の書込みの間に使用禁
止可能或いは不能になされる。

第≠図は、画像ラインの連続する乙ｇ／のディジタル標
本値に対応する点Ｐを横座標が示し、画像信号の全フレ
ームに対応するラインＲを（欧州基準ＣＣＩＲ−Ａ　２
　！；に従って乙、２ｊライン）縦座標が示す略図を与
える。この略図は第１図のビデオメモリＭＴＲのブロッ
ク毎の、及び逐次のアドレス指定の間の時分割を示し、
ＴＣ及びＭＮ（第１図）による２つの飛び越しフィール
ドからなるテレビジョンフレームの全走査に対応する時
間間隔を基準として取る。

テレビジョンスクリーンは、画像辺縁部がフィールド及
びライン復帰間隔に対応するために、フレームの中央部
分のみを可視化する。この実施は各ラインの標本値１５
′３からｊり≠までに、又、第１フイールドのライン３
７から２７２までに、及び第２フイールドのライン３夕
θから乙Ｏｊまで（即ち、タフ、２ラインに対するｊ／
、２標本値）に対応する画像を可視化する。

ＭＮによるＴＣから実際の画像可視化までの獲得に対応
する時間幅はＭＴＲにおける逐次読出し又は書込みに用
いられ、これ等の間隔は領域３（第≠図）に対応する。

一方、ラインの標本値乙３乙から始まり次のラインの標
本値ｇ２に終る全てのライン復帰間隔がＭＴＲにおける
ブロック毎の読み書きに用いられ、これ等の間隔は範囲
Ｎ（第を図）に対応する。

更に記載するように、セミブロックの標本値は各ライン
復帰時に転送される。

第を図で範囲Ｑ（標本値ｇ３〜ｊ９≠、ラインθ〜３乙
、２７３〜３ゲタ、乙０乙〜乙２５）に対応する時間幅
の間に、動的ビデオメモＩＪ　ＭＴＲがリフレッシュさ
れる。最後に、第≠図で範囲Ｄ（全てのラインの標本値
ｊりｊ−乙１５−）に対応する時間幅の間に、メモＩＪ
　ＭＴＲが使用禁止される。

次に、メモＩＪ　ＭＴＲが第≠図のブロック毎の及び逐
次のアクセスの間の時分割、及び全二重動作の場合の交
替する２つの部分Ａ及びＢにおける空間゛分割（第３ａ
、３ｂ図）の両者に関してアドレスされる。

メモＩＪ　ＭＴＨの大きさは、非常に高価ではあるが、
このようにして最小にされる。第２図に戻ると、論理Ｌ
ＣＮは、第≠図の図式に従って時間的に切り替えられる
アドレス指定【逐次又はブロック毎の）動作を制御する
信号をワイヤタｏを介して送出する。

更に、ＬＣＮは、ワイヤタフを介して読み書き信号を、
第を図の時間幅の間のりフレッシュに供されるワイヤタ
ｇを介しての使用可能信号を、又、第≠図の範囲りに対
応する時間幅における使用禁止信号とを送出する。バス
弘りとワイヤ３７　、　夕ｇ　。

ｊ７はパスタを形成する。

第５図は高速処理ユニッ）　ＵＥＶの概略図である。

ＭＣ８は乱アクセスメモリであり、ここに、マイクロプ
ロセッサＭＰ（第１図）は、初期化の間に、変換有意係
数のマツプを、即ち若干のビットがアサインされる係数
のマツプを書込む。ＧＩＮはメモリＭＴＲ、ＭＬ／　、
ＭＬ２　、ＭＬ３に供するアドレスを生成するブロック
である。

ＧＩＮはＭＣ３で読取られた値にグロダラム可能で、カ
スケード接続された３つのグビ、トヵウンタからなり、
カウンタ出力はブロックＭＸ４Ｚの入力にパス乙Ｏを介
して接続され、その第２入力は第２図のカウンタ（ＣＯ
Ｎ　／からのパスタ２′に接続される。

パス２／の信号の論理レベルに従って、ＭＸ４ｔは、各
々がと本のワイヤからなるパス７ａ、７ｂ＋７ｃ、７を
介して、入力から得られた適切なビットの組合わせ、即
ちバス≠λ′上のビットからブロックＧＩＮのカウンタ
出力の２つづつの組合わせのいずれかを送出する。

ＧＩＮは、ＭＣ８に存在する有意係数のマツプとの比較
に従ってパス乙０に送出され又、バス乙Ｏａを介してＧ
ＩＮに送出されたアドレスを生成しぐそして同一のパス
乙Ｏｂを介してＧＩＨにより送出される比較結果に従っ
てバス乙Ｏｂを介してＬＣＯＮから受信される使用可能
信号に従ってバス乙０に送出されるアドレスを生成スる
。

ＧＩＮによりなされたＭＣ８に存在する係数のマツプと
の比較は量子化回路ＱＵＴとＱＵＲでなされたものに類
似しており、これについては第ｇ図及びり図に関連して
更に説明する。

ＬＣＯＮは処理ユニッ）　ＴＪＦ：Ｖのために制御信号
を送出する制御論理である。

ブロックＧＩＮ、ＭＸ４’、及びＬＣＯＮは、それ等の
□実施にはユニツ）　ＵＥＶの動作説明だけでよいため
詳述しない。

ＬＣＯＮはパス／≠を介して送受信時の全二重又は半二
重に関連する幾つかの制御信号、及び始動、停止、及び
リセット指令とを受け、従って、ＬＣＯＮはユーザとの
インタフェース機能を実施する。

ＬＣＯＮは、既に記載したように、ワイヤタ／。

ｓ／′、ｓ、２．ｓｚ、５乙、及びバス乙／を介して制
御信号を送出し、更に、ワイヤ夕乙′における全二重又
は半二重動作の識別信号と、バス乙２を介してのブロッ
クＵＡＶに対する制御信号と、結線ＣＭを介してのメモ
リＭＬ／　、ＭＩ、２　、ＭＬ３゜ＭＴＡに供する信号
ＣＭ−／　、ＣＭ、２．ＣＭ３．Ｃ’ＭＩＡと、結線Ｃ
Ｒを介してのレジスタＲＧ／・・・ＲＧ／／に供する信
号ＣＲ／・・・ＣＲ／　／とを送出する。

結線、２／と７０とを介して、ＬＣＯＮはＢＲＣ及びＢ
’ＴＲから「空バッフ乎」又は「全バッファ」の情報を
受け、ＢＲｃへの「データ肯定応答」及びＢＴＲへの「
データレディ」の情報を送出する。

ＵＡＶは高速演算ユニ、トであり、これは２つの入力パ
スｇ′及び乙３に存在するデータの乗算と内部記憶、及
びシフトとを実施し、それ等を倍精度で出力パスタに送
出する。換言すると、ＵＡＶは、ＭＴＡ　（第７図）に
読取られた変換或いは逆変換によりメモリＭＬ／　、Ｍ
Ｌ２．ＩＶＪ、、Ｌ３に読取られた係数又は標本値ブロ
ックのマトリックス積を計算し、更に説明するように、
ＭＬ／　、ＭＬ２、又はＭＬ３に再び書込まれた情報ブ
ロックの中間結果又は変換又は逆変換のいずれかを獲得
する。゛制限の意味ではなく、例示の形で与えられる演
算ユニットはＴＲＷにより作られた要素１００りＪから
なる。ＭＬ／　、ＭＬ、２　、ＭＬ３は／画像ブロック
に等しい容量の３つの乱アクセス作業用メモリである。

これ等はパス７ａ、７ｂ、、７ｃを介してＭＸ４’から
アドレスを、又結線ＣＭ／　、ＣＮ３　。

ＣＮ３を介してＬＣＯＮから使用可能及び読み／書き信
号を受け、更に、これ等はデータバス乙≠、乙ｊ。

６乙に双方向的に接続される。

ＲＧ／・・・ＲＧ／／は等価な抵抗であシ、これ等は、
各々のワイヤＣＲ／・・・ＣＲＹ／を通しての制御信号
の受信時に、入力パスを出力パスに接続し、ＲＧ／　、
ＲＧｇ；　、ＲＧ７はパス乙ｊ、乙乙、乙７をパスｚ３
に接続し、ＲＧ’ｊは・ぐスタをパス乙ｊに接続し、Ｒ
Ｇ３．ＲＧ≠はパスタをバス６乙に接続し、ＲＧｇはパ
スタをパス乙ケに接続し、ＲＧｇはパス乙ｊをパス２夕
に接続し、ＲＧりはパス乙をパス乙≠に接続し、ＲＧｌ
ｏはバス乙グをパス２ｊに接続し、ＲＧ／／はメモリＭ
ＴＡのデータ出力パスとをＵＡＶの７つの入力に接続さ
れたパスｇ′に接続する。

更に、レジスタＲＧ／・・・ＲＧ／／が用いられ、ＵＡ
Ｖの入出力データを適切に調節する。このために、レジ
スタＲＧ３とＲＧ≠はパスタの若干のワイヤからのみデ
ータを取り、又レジスタ’ＥｔＧ／／　＼はパスｇ′の
適切なワイヤに幾つかのゼロ、を付加する。

ＭＴＡは第１図に関連して既に記載した変換ベースのメ
モリであるが、明らかにするためにここで再び記載する
。

ＢＴ／は通常のタイムベースであシ、これはＵＢＶの逐
次回路、レジスタ、及びアドレス発生器にクロック信号
ＣＫ／を供給し、ＣＫ／をこれ等の回路に導く結線は簡
単のために省略しである。

処理二二ッ）　ＵＥＶは５ＹＮＣ（第２図）に存在する
ビデオ同期信号と標杢化信号とに対して非同期的に動作
し、次に特殊のタイムベースを要求する。

既に言及したように、ＵＥＶは、ＭＴＡに記憶された変
換と逆変換とを用いて、送信標本値の二次元変換と受信
係数の二次元逆変換とを実施する。

公知のように、各ブロックの変換された係数の幾つかは
有意ではなく、即ち、それ等は省略され”　るべき情報
の一部を搬送し、これによりユーザが選択出来る一定の
冗長低減度が得られる。次に変換及び逆変換の計算は非
有意係数の位置に対応す、る変換ベースのマトリクス要
素に関係する項については考慮してなく、従って必要な
演算数が低減される。

この状況を第４図で説明するが、ここにＸはＭＴＲから
ＵＥＶ　（第１図）に転送される／乙×／乙標本値のマ
トリクスとして形成された画像標本値のブロックである
。

このブロックＸに二次元変換が適用され、即ち、先ず変
換ベースＡ（／乙×／ｚ要素のマトリクス）をＸに加え
てＸの垂直変換が計算される。マ訃すクス積Ａ′・Ｘは
、ＡのＡ′転置行列と共に実施される。ｒ３から始まる
Ａの行は考慮されず、従ってマトリクスＡ′・Ｘは行ｒ
３がら空（ｅｍｐｔｙ）である。

次に、この中間積は、／乙×／乙要素を与え、Ｘの水平
変換ベースからなるマトリクスＢを乗じられ、従って二
次元変換Ｙ＝Ａ’・Ｘ・Ｂが得られる。この第２のマト
リクス積の計算はＹの第７行から行ｒ１までの０１以上
のＢの列については考慮されず、Ｙの列ｒ１からｒ２ｉ
でのＣ２以上のＢの列は考慮されず、Ｙの行ｒ２からｒ
３までのＣ３以上のＢの列は考慮されず、Ｙの行ｒ３以
上ρ計算は実施されない。

従って、ダッシュの範囲が非有意係数に対応し、次にそ
れが空であるマトリクスＹが得られる。

次に、マトリクスＹはＵＥＶ（第１図）によｆｉ　ＢＴ
Ｈに送出される。バッファＢＲＣは、受信時に、構造が
Ｙのものに等価な変換された係数のマトリクスＹをＵＥ
Ｖに送出する。次に、受信時に、マトリクス？は、Ａ−
１，Ｂ−１を／乙×／乙要素を持つマトリクスとして水
平逆変換Ｂ−１を、次に垂直逆変換ＡＴを適用して、二
次元逆変換される。

積Ｙ−Ｂ”を計算するために、Ｃ１以上のＢ−１八　へ の行はＹの行ｒ、までは考慮されず、Ｙの列ｒ１からｒ
２までは、０２以上のＢ−１の列は考慮されず、Ｑの列
ｒ２からｒ３までは、Ｃ３以上のＢＳの列は考慮されず
、Ｙの列１３以上の計算は実施されない。このようにし
て、中間積のマトリクスや・Ｂ−１が得られ、ここに、
列１３以上の範囲は空である。積ｘ＝（Ａ／）　１　・
ぐ・Ｂ１の計算に対しては、１５以上の（Ａ／）−１の
列及び１３以上のＹ・Ｂ１の行とは考慮されない。その
結果は全マ）　ＩＪクス又として与えられ、該マトリク
スは受信された画像ブロックの再構成標本値を有するも
ので、次にＵＦＶ　（第１図）により　ＭＴＲに書込ま
れる。

明らかに、しきい値の数ｒエ　Ｈｒ２ｇｒＢ、ｅ、、Ｃ
２、（！３は例示として与えられるもので、制限の意味
はない。それは、第４図のマトリクスのしきい値への分
割はユーザが選択する冗長度の減少に依存するためであ
る。

ここで、第５図の処理ユニッ）　ＵＥＶの動作について
、該ユニットが第６図のマトリクス積を計算することを
考慮し、且つ第７図を参照して、説明する。

マイクロゾロセッサＭＰ（第１図）は、初期値設定時に
、動作の種類に関係する制御信号を・ぐス／≠を介して
論理ＬＣＯＮに送出する。全二重の場合には、ＵＥｖは
送受信を繰返し、半二重の場合には、送信又は受信時に
のみ動作する。

更に、ＭＰは有意係数のマトリクスの各ラインに対して
、ＭＣ８（第５図）に、列しきい値（第６図のｅ、＋ｅ
２＋又はＣ３）と最後に用いられるラインｒ３値とをロ
ードする。

ブロックＧＩＮのカウンタは作業用メモリ及び変換ベー
スのアドレス指定手順の間はこれ等のしきい値で停止し
なければならない。

第４図は次のアドレス指定モードが実施されるべきこと
を示している。即ち、 一連続する／４回の間開−ラインをスキャンするモード
。

一全メモリの連続する／４回にわたって逐次スキャンを
するモード。

一行アドレスを列アドレスと交換して得られた各前回の
モードに対する転置されたアドレス指定モード。

一全メモリの７回のみ逐次スキャンするモード。

実際には、例えば、マトリクス積Ａ′・Ｘの計算では　
Ａ／の各行は連続する／６回スキャンされ、一方Ｘは逐
次転置されるように／６回スキャンされ、又Ａ′・Ｘは
書込み動作／度逐次スキャンされる。

メモＩＪ　ＭＴＡは変換ペースＡ及びＢを記憶し、一方
逆変換ベースＡ−１，Ｂ　１はＭＴＡに特別には記憶さ
れないが、これは、前記のペースが直交していると（直
交マトリクスでは、逆マトリクスは比例定数因子を通し
て転置マトリクスに等しい）、それ等が行と列アドレス
の簡単な交換、及び定数因子の回復に必要なＵＡＶの入
出力の適切なシフトなどを通してＡとＢとから得られる
ためで、しかも計算の同一精度は維持−される。

メモリＭＬ／はビデオメモリＭＴＲ（第１図）から送信
時に標本値のブロックＸを記憶する。

メモＩＪ　Ｍ　Ｌ　２は、受信時に、バッファＢＲＣ（
第１図）からの変換された係数のブロックＹを記憶する
。

メモＩＪ　Ｍ　Ｌ　３は変換Ａ′・Ｘ（第４図）及び逆
変換Ｙ−Ｂ’の中間積を記憶する。全二重動作を仮定す
る。

既に言及したように、ユニッ）　ＵＥＶは非同期式に動
作し、即ち、客相の端部は次の相の初めを決定する。こ
れは、第７図に、相シーケンスに関係する矢印で終る曲
線によって示される。

各層の起動は第７図に関連曲線の高いレベルによって示
される。送信ＴＸ及び受信ＲＸの各相はλつのサブ相／
Ｔ、２Ｔ及び／Ｒ，２Ｒからなる。

ＭＴＲからＭＬ／への、及びＭＬ２からＭＴＲへの変換
に対しては、メモリＭＬ／及びＭＬ、２のアドレス指定
が５ＹＮＣ（第２図）によシ制御され、該５ＹＮＣはブ
ロックＭＸＩＩ（第５図）によシ選択されるバスゲス′
を介してアドレスを供給する。逆に、変換及び逆変換計
算手順の間は、メモＩＪＭＬ／。

ＭＬ２　、ＭＬ３のアドレスはブロックＧＸＮにより供
給される。

初期設定後の第１相はビデオメモリＭＴＲ（第１図）か
らメモリＭＬ／へのサンプルＸのブロックの転送を予知
し、各々の転送は２つの連続相からなシ、１つは第１図
に関連して説明したように、各標本値のセミブロックの
ために与えられる。

次に、第１の送信相が実施され、サブ相の間は／　Ｔ　
、、　ＧＩＮはメモリＭＬ／とＭＴＡとをアドレスし、
又ＵＡＶはＲＧ３を介してＭＬ３に書込まれたマトリク
ス積Ａ′・Ｘ（第４図）を計算し、サブ相、２Ｔでは、
ＧＩＮはＭＬ３とＭＴＡとをアドレスし、又ＵＡＶは最
終の積Ｙ（第６図）を計算し、該積は送信バッファＢＴ
Ｒ＜第１図）にパスタを介して直接送出される。

ラインＬＴ（第１図）の対向端部の端末による処理、量
子化、及び第１ブロツクの送信は第１動作ＴＸの動作期
間以上の遅延を惹起するので、２つの連続動作ＴＸは無
用の待機時間を避けるために開始時に実施される。

次に、初期相における動作は送信時の半二重の動作に類
似している。

第１のサブ相／Ｔの終了時には、ＭＬ／の内容はもはや
有効ではないので、ＭＴＲからＭＬ／への第２の画像ブ
ロックの転送が直ちに開始される。

定常状態においては、全二重は相ＲＸの間にこの動作が
実施されることを要求するが、半二重及び予備相はサブ
相２Ｔの間にＭＬ／の充てんを要求して少なくとも算術
演算を加速し、この選択は定常状態及び全二重状態に対
しても有用である。

ＴＸ相に対すると同時に、変換された係数のブロックＹ
はバス２０を介して受信バッファｎ１ｔｃ（第１図）か
らメモ＋）　Ｍ　Ｌ　、２（第５図）に転送される。

第！相ＴＸの終了時には、ＢＲＣかもＭＬ、！への転送
が終了し、第１の受信相ＲＸ、即ち、実際全二重動作と
が開始可能となる。

サブ相／Ｒでは、ＧＩＮはメモリＭＬ、２とＭＴＡとを
アドレスし、又ＵＡＶはＲＧ≠を介してＭＬ３に書込ま
れたマ）　リクス積’ｌ−Ｂ”　（第６図）を計算し、
次のサブ相、２Ｒでは、ＧＩＮはＭＩ、３とＭＴＡとを
アドレスし、ＵＡ■はレジスタＲＧ、２を介して彎Ｌ２
に書込まれた積（Ａリ−１・９・Ｂ１を計算する。

この転送の終了時には、次の送信相ＴＸが・ぐス２夕及
びレジスタＲＧＰを介するＭＬ、２の内容のビデオメモ
リＭＴＲへの転送と同時に開始可能である。

常に相ＴＸと同時に、次の送信ブロックがＭＴＲからＭ
Ｌ／に転送され、又、次の受信ブロックがＢＲＣからＭ
Ｌ２に転送される。

どこで、全ての動作は、マイクロプロセッサＭＰ（第１
図）は全二重動作終了の指令を送出し、バス／Ｉｌ−を
介して供給される関連する制御信号は非同期であり、次
に、装置は、停止以前に、最後に受信されたブロックの
処理までに最後のフ（−ルドに関係する動作を終了し々
ければならない。

最後の相ＴＸの終了時には、最後の２つの受信相ＲＸが
互いに追随し、その場合、ブロックＣＬＴ　。

ＱＵＲ、ＢＲＣ（第１図）のバッファ内になお存在する
最後のブロックが再構成されるので、動作は半二重受信
に類似するように々る。

λつの最後のＲＸ相と以前のＲＸ相との間の差はＭＩ、
２の代りに、ＭＬ／にサグ相、２Ｒの再構成されたブロ
ックＸを書込むことにあり、もし差がなければ、ＭＬ／
は算術演算を加速するためには用いられない。かくして
、ＢＲＣからＭＬ、２へのブロックＹの転送は位相、２
ＲとレジスタＲＧ１０及びバス、２夕を介してのＭＬ／
からＭＴＲへの再構成されたブロックくの転送とに対し
て同時に発生する。

受信時のメモリＭＬ／とＭＩ、！とのこういった用い方
は半二重動作の間はよく行われている。

最後に受信されたブロン゛りがビデオメモリに書込捷れ
ると、全ての算術演算は終了し、受信されたフィールド
が可視化され、もし最後に量子化された係数も送信され
ると、装置は新しい指令を待機することになる。

第ｇ図は第１図の送信量子化回路ＱＵＴの概略回略図で
ある。

ＭＳＱは乱アクセスメモリで、これは量子化しきい値を
記憶する。係数を量子化するために用いられるビットの
数は量子化されるべきブロックの係数指標の関数として
変化することは重要である。

量子化ビットの各数ｎは２０区間に分割される所与のｎ
次の量子化則に関係し、又、２ｎのしきい値を与える（
・最低レベルのしきい値は考慮されない）。

ＭＡＲは乱アクセスメモリであり、これはビットの係数
へのアサインメント、即ち係数指標の関数として各係数
にアサインされるべき量子化ビットの数を記憶する。一
般に、係数指標の増加は量子化ビットの数の減少を意味
するが、その理由は、以前に実施された二次元変換を考
えると、低指標係数はより大きな関連エネルギーを持ち
、次に量子化過程のよシ微細な分割がなシ立つことにあ
る。

ＭＣ８／は乱アクセスメモリであり、これは有意係数の
テーブル、即ち、処理ユニッ）　ＵＥＶ　（第５図）の
メモＩＪ　ＭＣ８に含まれる同一の情報を記憶するし 初期設定手順の間は、メモリＭＳＱ　、　ＭＡＲ、ＭＣ
８／がマイクログロセソサＭ　Ｐ　’（第１図）にょシ
アドレスされ書込まれ、アドレスはＭＳＱに対してはバ
ス／弘２を介して受信され、ＭＡＲに対しては・ぐス／
≠弘を介して、ＭＣ８／に対してはパス／ゲタを介して
、データはバス／≠／を介してＭＳＱにより、バス／≠
３を介してＭＡＲにより、バス／１６を介してＭＣ８／
により受信される。

ハス／≠／、・・・、／≠乙はインタフェースＩＮＴか
ら到来するバス／≠（第１図）の７部である。

ＣＭＰ　／は通常のコン・ぞレータであり、該コン・母
レータは、バス／／の２進数、即ち、ＢＴＲ（第１図）
からの変換された係数の値はバス２ｇの２進数、即ちＭ
ＳＱに読取られた所与の量子化則のしきい値以上又はそ
れに等しくなる。さもなければ、ＣＭＰ　／はワイヤ乙
７を介して論理レベル「０」を送出する。

ワイヤ乙７はマルチプレクサＭＸＪ−の入力に接続され
、その第２入力はバス／／の最上位位置のビットを搬送
するワイヤ／／／に接続される。

ＭＸ夕はワイヤ２りを介してブロックＣＯＮ　Ａからの
制御信号の論理レベルに従って２つのインプットの７つ
を出力ワイヤ７０に接続する。

ＡＬ／　、ＡＩ、？は２つのアドレス可能ラッチであり
、該ラッチは出力バス／３と７７で所与のビット構成を
与える。構成は、バス７２と７３に存在するビット構成
によりアドレスされる出力位置のレジスタに、入力ワイ
ヤ７０に連続する時点で存在するビットを書込むことに
より実施される。

この様に得られたビット構成は、バス７／では／３ワイ
ヤとメモリＭＳＱ用のアドレスとからなり、バス／３で
は／６本のワイヤからなり且つＣＬＴに一向うＱＵＴの
出力パスであり、又変換された係数の量子化値からなる
。

更に、ＡＬ、２は、ＣＯＰ／によシアドレスされる出力
位置に、適切な時点で、次に説明するように、入力でワ
イヤされた論理値「／」を書込み、又、これが信号／、
！スを受信すると全ての出力レジスタをリセットする。

ＣＯＮ　３は通常の≠ビットカウンタであり、該カウン
タは≠ビット出カバスフー２に連続する順序付けられた
λ進数を送出し、次に、ワイヤ７０に存在するビットが
バス／３の周期的逐次位置のＡＬ／に書込まれる。ＣＯ
Ｎ　ｊが最大計数値に達すると、該ＣＯＮ　３；はＣＬ
Ｔ　（第１図）への接続ワイヤ／ｇの１つであるワイヤ
／ｇ／に「デルタレディ」信号を送出し、同時にＣＬＴ
はバス／３のＡＬ／の出力に存在する全てのビットを収
集し、収集終了時には該ＣＬＴはワイヤ／と２の接続点
／ｇを介して「データ肯定応答Ｊ信号を送出する。

ＣＯＰ　／は通常のプログラマブル≠ビットカウンタで
あシ＼該カウンタはメモリＭＡＢによシパス７グを介し
て送られる最高値から始まる連続して減少する順序化２
進数を送出する。各計数の終了時には、ＣＯＰ　／はワ
イヤ／２２に計数の終了信号を送出し、該信号は「デー
タ肯定応答」情報即ち接続点／２を介して送信バッファ
ＢＴＲ（第１図）に送られる該バッファに供する新しい
データのリクエストと、ＡＬ２の出力レジスタに供する
リセット信号と、時間ペースＢＴ２に供する／時停止信
号とを構成する。

ＣＯＮ乙はＣＯＮ　５に類似の２つの通常の≠ビットカ
ウンタを有する。これ等の！つのカウンタはｇビットパ
ス７ｊでメモＩＪ　ＭＡＲのだめの列及び行アドレスか
らなる。

ＣＯＮはワイヤ／！／を介して（接続点／２に関係する
）　ＢＴＲ（第１図）から、内部カウンタの増加を計数
するだめのクロック信号でもある「データ肯定応答」情
報を受ける。

ＣＯＮ乙はワイヤ７乙を介して「列の終了」信号を受け
ると、これは列アドレスのカウンタをリセットし、行ア
ドレスカウンタを単位量だけ増加させる。前記のＣＯＮ
乙がワイヤ７７を介して「行の終了」の信号を受けると
、こ庇は両カウンタをリセ・ノドし、この状態は新しい
ブロックの開始を表わし、次にＣＯＮ乙は、第１係数の
最上位ビットをアサインするのに必要な時間の間入力／
／／にＭＸｊをスイッチするワイヤ乙りを介して・七ル
スを送出する。

次に、パス７タに送出されるアドレスは第４図の結果と
して得られたマ）　ＩＪクスＹの説明に従って有意係数
のみに関係する。

パス７　ＩＡ　等価コン・ぞレータＣＭＰ　ｊの入力に
接続される。

メモリＭＣ８／のアドレスは行カウンタに対応するパス
７タのワイヤにより搬送される。

ＣＯＮ乙の行カウンタにより得られた計数値はＭＡＲの
列と行アドレス指定のためのしきい値のメモＩＪ　ＭＣ
８／での読取りを許容する。これ等のしきい値はＣＯＮ
乙により得られた現在の計数値とＣＭＰ　２で連続的に
比較される。第４図のマトリクスＹも参照すると、行ア
ドレスはＭＣ８／で、行Ｃ１、列ｒ１までのしきい値と
；列ｃ２、行ｒ１からｒ２までのしきい値と；列ｃ３、
行ｒ２からｒ３までのしきい値を選択する。列カウンタ
がしきい値（ｃ。

又はｃ２又はｃ３　）に達すると、ＣＯＮ乙はワイヤ７
乙に信号を送出し、逆に、行カウンタがしきい値ｒ３に
達すると、ＣＯＮ乙はワイヤ７７に信号を送出する。

ＣＭＰ　２によシなされたＭＣ８／　Ｌ、きい値との比
較は第５図のブロックＧＩＮとＭＣ８によりなされたも
のに類似である。

ブロックＢＴ、２は通常のタイムベースからなり、該タ
イムベースはブロックＡ　Ｌ　／　、　ＣＯＮ　ｊ、Ｃ
ＯＰ　／にクロック信号ＣＫ２を、又ブロックＡＬ、２
にＣＫ、２の２倍の周波数のクロック信号ＣＫ３を送出
する。ＱＵＴは他の回路に対して非同期的に動作し、次
に特定のタイムベースが要求される。

ＢＴ、２は、「データ肯定応答」信号がワイヤ７ｇ２を
介してラインコーダＣＬＴ　（第１図）から受信される
まではワイヤ／ｇ／の信号により、又は「データレディ
」信号がワイヤ／２／を介してＢＴＲ（第１図）から受
信されるまではワイヤ／２，２の信号によシ、一時停止
が可能である。

第ｇ図のブロックＱＵＴの動作をここで説明する。

既に言及したように、初期設定手順の間は、マイクロプ
ロセッサＭＰ（第１図）はメモリＭＳＱ　。

ＭＡＲ及ばＭＣ８／に固有のデータを書込む。ＭＳＱで
は、異なる量子化・々ラメータが、口次の量子北側のし
きい値がλｎから２ｎ＋１　、７までの各々の位置に対
して７つのアドレスを有する位置を占有するように書込
まれる。パス／／がブロックの第１の係数を与えると、
ＣＯＮ乙カウンタはゼロにリセットされ、値ゼロは第１
係数（ゼロ−指標係数）の量子化に用いられるビット数
が書込まれるメモリＭＡＲの位置をアドレスし、既に記
載したように、ビット数は／単位だけ予め増分される。

この数は、パス７３に２進数コーデイングを送出するプ
ログラムカウンタＣＯＰ　／に用いられる。

パス７３にお（げる！進数はＡＬ２の出力レジスタの対
応する位置をアドレスする（例えば、量子化ビット数が
／〕の場合、パス７３は！進数／１０／を与え、この数
はパス７７の７３番目のワイヤに対応するＡＬ、！の出
力レジスタをアドレスすることになる）。

布線数「／」がこのレジスタに書込まれる。

次に、ＣＯＰ　／は計数を／単位だけ減分し、パス７／
（例においては、／、２番目の位置）の最下位隣接位置
をアドレスし、布線数「／」を書込み、一方他の全ての
位置は値「Ｏ」を与える。このようにして、関連する量
子化器の中央しきい値がアドレスされる（例の場合、７
２ビツト量子化は２１２−≠、０り６個のしきい値を持
ち、又ＭＳＱで２　から２４３　１１での位置を占有し
、次にしきい値、２．０４’　ｆに対応するメモリ位置
２　十２　がアドレスされる）。

アドレスされたしきい値の値はパス乙とに送られ、パス
／／における係数値とＣＭＰ　／で比較される。

この時点で、マルチプレクサＭＸＪ−がワイヤ／／／に
スイッチされ、かくして、ＣＭＰ／により実施される第
７の比較結果が省略され、又ワイヤ７０が係数の最上位
位置のビットを直接受信する（動機は後に説明する）。

ワイヤ７０のビットは予め書込まれた第！の有線「／」
位置のＡＬ、２に書込まれ（例では／！番目の位置で）
、実際は、ＣＫ、２の２倍の周波数を信号ＣＫ３に与え
ると、λつの書込み動作がパス７３のアドレスの各々の
゛　変化に対してアドレスされるＡＬ、：２の位置で実
施される。

更に、ワイヤ７０のビット力ＣＯＮ　３によりアドレス
される出力レジスタのＡＬ／に書込まれる。

次に、ＣＯＰ　／が、布線「／ｌが書込まれるパス７／
の最下位隣接位置（例では／／７番目位置）をアドレス
するようにＣＯＮ　ｊは前方に計数を進め、ＣＯＰ　／
は後方に計数する。

ワイヤ７／のこの新しいビット構成は（例においては、
７３番目の位置の論理ｒ／Ｊ、／、２番目の位置のワイ
ヤ７θのビット、／／７番目位置の論理「／」、その他
の位置でのゼロ）ワイヤ７００ビツト値によシ選択され
た／２ビット則の半分の中央しきい値をアドレスする。

ここで、信号乙りは既に論理レベルを変えておシ、かく
して係数と新しいしきい値との間でＣＭＰ／によりなさ
れた新しい比較結果がワイヤ７０を介して実際に送出さ
れ、又、Ｃ０Ｎｊによりアドレスされる新しい隣接位置
のＡＬ／に書込まれ、又最後の布線「／」が書込まれて
いる（例においては／／７番目位置に）位置のＡＬ、２
に書込まれる。

ＣＯＰ　／が計数を終了する時、ＣＭＰ／はｎ回の比較
（例においてはｎ＝／２）を実施しておシ、これ等の比
較から生ずるｎビットは量子化された係数値を表わし、
ＡＬ／出力のｎ個の連続する位置に書込まれる。

計数の終了時には、ＣＯＰ／は又ワイヤ／２２に信号を
送出し、ＡＩ、２の出力し・ゾスタがリセットされ、又
、ＢＴＲ（第１図）がワイヤ／、２／に信号を送出する
と、ＣＯＮ乙は計数を増し、又ブロックめ第２係数の量
子化に用いられるビット数のＭＡＲでの読取りを決定し
、この数はＣＯＰ　／に書込まれ、次に既に記載したよ
うに、新しい量子化過程が開始される。

以前の場合とは逆に、マルチプレクサＭＸＪ−は常に入
力乙７にスイッチされる。この事は、ブロックの第１係
数が常に正であり、又パス／／の最上位ビットが係数値
の最上位ビットであり、これはこの比較の実施以前にＣ
ＭＰ　／によりなされる第１の比較結果と考え得るため
に生ずる。他の全ての係数は／／ビットに対してのみ範
囲する正又は負の値を取ることが出来、又／ノ番目のビ
ットのため、最上位ビットは、第１係数の対応するビッ
トと同様には処理出来ない２つの補数符号ビットである
。

ブロック係数の初期設定過程の終了時には、ＣＯＮ乙は
信号７７を受け、内部カウンタをリセットし、次に既に
記載したように、次のブロックの第１係数の量子化が開
始される。

係数は可変長（該係数の指標に依存して）で量子化され
、一方これ等は固定長の出力バッファ、即ちＡＬ／に送
出され、次に、係数の符号化ビットがノつの引き続く読
み取りの間に分割されることが偶然発生する（或いはむ
しろ、高い確率で生じる）。

第り図は第１図の受信量子化回路ＱＵＲの概略ブロック
図を示す。

ＭＬＱは乱アクセスメモリを示し、これは、量子化レベ
ルの異なる値、即ち第ｇ図のメモＩＪ　ＭＳＱの内容に
／対／対応の量子化幅の中心点の値を記憶する。

ＭＡＲは乱アクセスメモリであり、該メモリは第ｇ図の
ＭＡＲの同様の情報、即ちビットの係数へのアサインメ
ントチ−プルを記憶する。

ＭＣ８２は乱アクセスメモリであり、該メモリはＭＣ３
（第５図）及びＭＣ８／　（第ｇ図）の同様の情報、即
ち有意係数のテーブルを記憶する。

初期化手順の間に、マイクロゾロセ、すＭＰ（第１図）
はパス／クトを介して送出されるアドレスでパス／≠７
を介してＭＬＱにデータを書込み、更に、これは第ｇ図
のメモリＭＡＢとＭＣ８／の同様のパスを用いてＭＡＲ
／及びＭＣ８２にデータを書込み、ＣＯＮ　７　、　Ｃ
ＭＰ　３は第ｇ図のブロックＣＯＮ乙とＣＭＰ！に類似
の回路ブロックである。

ブロックＣＯＮ　７　、　ｃＭｐ　３．　ＭＡＢ　／　
、　ＭＣ８、ｘの動作は参照がなされる第ｇ図の送信量
子化回路の対応するブロックの動作に類似し、第り図で
は、パスｇｏ、ｇｉ及びｇ２は第ｇ図の各々のパス７タ
。

７≠及び７どの同様の機能を持ち、又ワイヤ１３゜ど≠
及び２３２は第ｇ図の各々のワイヤ７乙、７７及び／２
／の同様の機能を有する。

第り図で、Ｒ８Ｃは通常のシフトレジスタであり、該レ
ジスタはパス／夕の入力で並列に受信されたビットを出
力ワイヤざｊに送出し、これ等のビットは第１図のマル
チプレクサＭＸ／から到来し、又画像ブロックの量子化
された係数に関係する。

又ブロックＱＵＲは非同期式に動作し、次に特定のタイ
ムペースＢＴＲ（第７図）を要求し、該タイムペースは
ブロックＡＬ３とＣＯＰ　２とにクロック信号ＣＫ１１
−を送出し、ブロックＲ８Ｃにクロック信号ＣＫ５を送
出する。信号ＣＫＪ−は信号ＣＫ４Ｚに等しいが、これ
は、ワイヤｇ乙に信号が存在する時間幅内で禁止される
。

Ｒ８Ｃが出力ワイヤとｊを介してパス／夕から成る時点
でビックアップされた全ｇｊビットを送出した後、タイ
ムペースＢＴ３はワイヤ２．２／に「データ肯定応答」
信号を送出し、該信号は結線２２を介して第１図のライ
ンコーグＣＬＴに送出され、該コーグは、その他のデー
タの送出がレディの時ワイヤ２．２２の「データレディ
」信号をＢｒ３に送出する。

タイムペースＢＴ３は゛ワイヤ２λ／の「データ肯定応
答」信号の送出とワイヤ２２ノの［データレディ」信号
の受信との間の経過時間内に停止する。

ｃｏｐ　２は第ｇ図のＣＯＰ　／に等しいプログラマブ
ルダウンカウンタである。ＣＯＰ　２はパスど／を介し
てＭＡＲ／から受信された値から開始してゼロまで計数
し、計数された値の２進コードを出力パスｇｇに送出し
、値ゼロが得られると、ＣＯＰ　Ｊは結線２３を介して
「データレディ」の表示として受信バッファＢＲＣ（第
１図）にも与えられる信号をワイヤ２３／に送出し、Ｂ
ＲＣはワイヤ！３２を介して「データ肯定応答」表示で
応答する。更に、ＣＯＰ　、：ｒは各計数の開始時にワ
イヤと乙に信号を送出する。

タイムペースＢＴ”３は、又、ワイヤ２３／での信号送
出とワイヤ、２３．２での信号受信との間の経過時間内
に停止される。ＭＸ乙はマルチプレクサで、これは、通
常は、ワイヤと７を入力とｊと接続し、一方、ＣＯＰ　
２が計数を開始する時は常にＭＸ乙は、その制御入力に
印加されたワイヤｇ乙の信号の論理レベルに従ってそれ
の他の入力に布線された出力ｇ７論理値「／」を与える
。

Ａｌ１は第ｇ図のＡｌ２に類イ薇のアドレス可能ラッー
チである。ワイヤと７に存在するビットは、メモリＭＬ
Ｑの読み取りアドレスをパスｇりに与えるために、ＣＯ
Ｆ２によシアドレスされる位置でＡｌ１に書込まれる。

出力位置の内容はワイヤ！３／に信号が存在する場合に
リセットされる。

メモＩＪ　ＭＬＱはパスタＯを介してレジスタＲＧ／２
に量子化レベルの値を送出し、該レジスタはその順に受
信バッファＢＲＣ（第１図）に接続されたパス／りに前
記の値を送出する。

ここで第り図のブロックＱＵＲの動作について説明する
。量子化された係数のビットは、種々の係数間で該係数
の分割に関係する他の付加的な情報なしに／乙ビット群
としてパス／ｊを介してＲ８Ｃに達し、この余分の情報
は、それが既にメモリＭＡＲ／により供給されているの
で不要である。

事実、各係数に対して、ＣＯＮ　７はメモリＩｖＩＡＢ
／をアドレスし、従ってその係数にアサインされたビッ
ト数により与えられる値に対する後者のプログラムＣＯ
Ｐ、２は／単位分増加され、この時点で、ＣＯＰ　ｊは
布線「／」の書込みを許容するワイヤｇ乙にＣＯＰ　２
によシアドレスされるＡＬ３の出力位置でＭＸ乙及びワ
イヤざ７を介して信号を送出し、又同時にとれはシフト
レジスタＲ３Ｃを一時的に停止させる。

次に、ＣＯＰ　２は計数を開始し、入力と夕にスイッチ
されたマルチプレクサＭＸ乙を介してＲ８Ｃにより送出
されるビットのＡＬ３の出力レノスター＼の書込みを制
御する。ＣＯＰ　２が値ゼロに達すると、パスとりは最
下位位置に量子化された係数値を与え、又最上位隣接位
置に値「／」を与える。

第ｇ図のＱＵＴの場合と同様に、量子化された係数はＭ
ＬＱで、レジスタＲＧ／、２を介してパス／７に送られ
た変換係数値でもある関連量子化レベルをアドレスする
。

ＭＬＱのためのアドレスの最上位位置に布線「／」は第
ｇ図のメモリＭＳＱのために採用された技法に従って各
係数のために用いられるべき量子化規則を選択する。

各々の量子化された係数のビット数に対するｋＬ３出力
においての７つ以上のビットの書き込みは、マルチプレ
クサＭＸ乙が布線「／」にスイッチされる時情報を放出
しないように、関連する時間の間はＲ８Ｃでのデータシ
フトを停止させることが要求される。

係数の量子化ビットがパス７．５′のレジスタＲ８Ｃの
２つの逐次読取りの間で分割される場合、これはＱＵＲ
回路が複雑になることを意味するものではなく、それは
、マルチプレクサＭ’Ｘ／（第１図）により送られる逐
次データが即座には到達しない場合、タイムベースＢＴ
３と全ての量子化回路が信号！ノ！により一時停止され
、従って導入された遅延が回復されるためである。一方
ＭＬＱ、のアドレス指定は量子化された係数がパスｇ９
に完全に書込まれた時点で実施される。

第７０図は第２図のアドレス組合わせ装置ＣＩＮの実施
状態を示すものである。

第２図のパス≠２と≠夕とはパス≠乙を構成し、パスグ
乙の最上位位置のワイヤはブロックＣＩＮ　７の入力に
達し、ＣＩＮ　／の出力からパス≠乙′の最上位位置の
ワイヤが取られ、≠ｔ′の残るワイヤはパス≠乙の対応
するワイヤである。

バスケ乙のＯから乙までのワイヤは、又、パス≠７の位
置θ〜３，９〜／／を構成し、一方、パス≠どのワイヤ
Ｏはパスｌ１−７のワイヤ／２になり、パスｌｌ♂のワ
イヤ／〜夕及びｚ〜りはパス１ｌ−７の一ワイヤ≠〜ど
及び７３〜／乙になる。パスｌｌ−どのワイヤ１０はブ
ロックＣＩＮ　／の入力に接続され、　、一方バス４’
７のワイヤ／７はＣＩＮ／の出力から取ブロックＣ’Ｉ
Ｎ／はその制御人、力で、処理ユニッ□られる。

トＵＥＶ　（第５図）の制御論理ＬＣＯＮからワイヤ夕
乙及び５乙′を受ける。ワイヤ夕乙は画像フレーム（半
二重動作）又はフィールド（全二重動作）の処理端部で
・ぐルスを送出する。ワイヤ夕乙′は半又は全二重動作
の選択のための信号を供給する。ブロックＣＩＮ　／は
次の論理機能を実施する。

信号５乙′が全二重にスイッチされると、ＣＩＮ／出力
はその他のものに対して相補論理値／を与え、ワイヤ夕
乙のノクルス毎に論理レベルを変える。

信号ｊ乙′が半二重にスイッチされると、パスを乙′の
出力／７はバス≠乙の入力／７になり、パスｌＡ７の出
力／７はパス４ｔｇの入力１０になる。

初めの場合は（全二重）、第３ａ及び３ｂ図に示したメ
モリＭＴＲの２つ？範囲Ａ及びＢの間でフィールド毎に
交換が行われ、一方第≠図の時分割が常に保持される。

第２の場合には（半二重）、前回の場合の交換は消失す
るが、第≠図の時分割のみを考慮して全メモリＭＴＲが
アドレスされる。

【図面の簡単な説明】

第１図は本発明の目的とする装置のブロック図であり、 第２図は第１図のブロック５ＹＮＣの概略図であり、第
３ａ、３ｂ図は第１図のメモリＭＴＲの図式であり、 第を図はメモＩＪ　ＭＴＲのアドレス指定に関係する図
式であり、 第５図は第１図のブロックＵＥＶの図式であシ、第３図
はブロックＵＥＶの内部メモリの内容を示す図式であり
、 第７図はブロックＵＥｖが実施する動作シーケンスに関
係する時間図式でアシ、 第ど及びり図は第１図のブロックＱＵＴとＱＵＲとの図
式を示し、 第１０図は第２図のブロックＣＩＮの図示を示す。 ５ＹＮＣ・・・アドレス発生装置、ＡＤＣ・・・ディジ
タルコンバータ、ＵＥｖ・・・高速処理ユニット、ＢＴ
Ｒ・・・送信バッファ、ＱＵＴ・・・送信量子化回路、
ＱＵＲ・・・受信量子化回路、ＭＸ／　、ＭＸ３・・・
マルチプレクサ、ＢＲＣ・・・受信バッファ、ＭＰ・・
・制御ユニット、ＭＴＲ・・・ビデオメモリ、ＳＥＰ・
・・同期分離器回路、ＣＯＮ　／　。 ＣＯＮ　２・・・カウンタ、ＭＬ／〜ＭＬ３・・・メモ
リ、ＲＧ／〜ＲＧ９・・・レジスタ。 代理人の氏名　川原１）−穂 第１頁の続き ＠発明者　マリオ・ググリエルモ　イタリ４

Claims (1)

1. 【特許請求の範囲】 Ｖ）送信及び受信モードで、或いは送信又は受信モード
   で動作可能なテレビジョン画像のコーグ・デコーダであ
   って、送信時に画像信号のディジタル標本値を与えるア
   ナログ画像信号に供するディジタルコンバータと、受信
   時の画像信号のディジタル標本値に供するアナログコン
   バータとからなる前記コーグ・レコーダにおいて、 −画像フレームのディジタル標本値を有し、且つアドレ
   ス発生器（ＳＹＮＣ）によシアドレスされるビデオメモ
   ＩＪ　（ＭＴＲ）にして、前記のアドレス発生器は以下
   に逐次及びブロック毎のアドレス指定モードと呼ばれる
   ２つのアドレス指定モードとビデオ同期信号（３２）に
   よシ同期づけられ、且つアナログ画像信号の各ラインの
   画像信号の可視化された及び可視化されない部分に対応
   する時間間隔て交互に動作し、前記の逐次アドレス指定
   は前記のディジタルコンバータ（ＡＤＣ）からのディジ
   タル標本値を書込むために、又、アナログコンバータ（
   ＡＤＣ）に送られたディジタル標本値を読取るために用
   いられ、前記のブロック毎のアドレス指定は等しい領域
   への各フィールドの小分割を惹起し、且つ高速処理ユニ
   ッ）　（ＵＥＶ）からの或いは該ユニットへアドレスさ
   れるディジタル標本値のブロックを読取るために或いは
   書込むために用いられ；−前記の高速処理ユニツ）　（
   ＵＥＶ）はビデオメモリ（ＭＴＲ）から受信されたディ
   ジタル標本値のブロックの！次元変換を実施し、これに
   よシ送信バッファ（ＢＴＲ）に送られた変換された係数
   のブロックが得られ；このユニットは又、受信バッファ
   （ＢＲＣ）から受信された変換でれた係数のブロックの
   ２次元逆変換を実施し、これによシビデオメモリ（ＭＴ
   Ｒ）に送られるべき受信中のディジタル標本値のブロッ
   クが得られ；前記の変換及び逆変換動作はユーザが選択
   する冗長度低減度に依存する有意係数のマツプに従い、
   有意変換係数だけに対応して実施されてなるビデオメモ
   リ（ＭＴＲ）と；−送信バッファ（ＢＴＲ）から受信さ
   れた変換された係数に対してλ値量子化演算を実施して
   係数指標に依存する可変長の量子化係数を得るための送
   信量子化回路（ＱＵＴ）にして、各々が一定数の適切な
   値のしきい値からなる若干の量子化規則を用いるもので
   あシ、更に各々の量子化された係数の期待された長さの
   関数として選択された量子化規則を用いて各々の変換で
   れた係数の量子化を行うものであシ、前記の長さは関連
   する量子化のしきい値の数を決定してなる送信量子化回
   路（ＱＵＴ　）と、−人力で受信きれた量子化された係
   数に対してλ値量子化演算を実施して前記の係数に受信
   バッファ（ＢＲＣ）に転送された変換された係数の値と
   して考えられる適切な量子化レベルにアサインするため
   の受信量子化回路（ＱＵＲ）にして、各々が一定数の適
   切なレベルからなる若干の量子化規則を用いるものであ
   り、前記のアサインメントは量子化された係数長の関数
   として選択された量子化規則を用いて実施されてなる受
   信量子化回路（ＱＵＲ）と、−演算モードと、有意係数
   のマツプと、ピットアサインメント、量子化レベル及び
   しきい値のマツプとの選択の信号を供給する制御ユニッ
   ）　（ＭＰ）：とからなることを特徴とするテレビジョ
   ン画像のコーグ・デコーダ。 （２）前記のアドレス発生装置（ＳＹＮりは、送受信モ
   ードにおいて、各々が送受信に交互に用いられる２つの
   折半部分にビデオメモ！Ｊ　（ＭＴＲ）を分割し、初め
   に、１つの折半部分に逐次アドレス指定信号を供給して
   ディジタル変換器から受信された画像フィールドに固有
   のディジタル標本値を送信時に書込み、次にブロック毎
   のアドレス指定信号を供給して前記の標本値を読み取り
   、且つ高速処理ユニッ）　、（ＵＥＶ）に送出し、更に
   受信時に前記の標本値を前記のユニノ）　（ＵＥＶ）か
   ら受信し、受信時に新しい画像フィールドを形成出来る
   ディジタル標本値で置換し、受信時に現在の画像フィー
   ルドに固有のディジタル標本値をアナログ変換器に周期
   的に供給するために前記の他の折半部分に同時に、逐次
   的にアドレス指定し、そして置換終了時に２つの折半部
   分の交換を決定することを特徴とし；そして、該アドレ
   ス発生装置（ＳＹＮＣ）は、送信或いは受信モード時に
   、ビデオメモリ（ＭＴＲ）を逐次アドレスして前記のデ
   ィジタル変換器から受信され、前記のアナログ変換器に
   転送されるべき画像フレームに関係するディジタル標本
   値を書込み或いは読取りし、且つ高速処理ユニノ）　（
   ＵＥＶ）に転送され、又はそれから受信されるべきディ
   ジタル標本値を読取りし、或いは書込むためにブロック
   毎にアドレスすることを特徴とする特許請求の範囲第１
   項に記載のコーグ・デコーダ。 （３）　前記のアドレス発生装置（ＳＹＮＣ）は、−前
   記のビデオ同期信号（３２）を受信し、且つライン（≠
   ０）並びにフレーム（４’／）同期信号を送出する同期
   分離器回路（ＳＥＰ）と； −ライン並びにフレーム同期信号によシ同期され、標本
   化周波数信号（３）を生成してディジタル変換器（ＡＤ
   Ｃ）、に供し、そして各ラインの逐次点の第１カウンタ
   （ＣＯＮ／）と各フィールドのラインの第２カウンタ（
   ＣＯＮ　２）とからなり、該カウンタが各々の出力で計
   数の２進コードを送出してなる位相同期回路（ＣＯＦ　
   、　ＶＣＯ、ＣＯＮ　／　、　Ｃ０Ｎ２）と；−高速処
   理ユニッ）　（ＵＥＶ）により供給される・ぐルスによ
   って、各フィールドに含まれる送受信時のディジタル標
   本値のフィールドを供給し、且つ計数値の２進コードを
   送出する第３　（ＣＯＮ　３）及び第≠（ＣＯＮ　ＩＡ
   ）のカウンタと、 −高速処理ユニッ）　（ＵＥＶ）によシ生成され、且つ
   送信或いは受信動作を標示する制御信号Ｃ夕／’）に従
   って第３或いは第≠のカウンタ（ＣＯ＃３　、　ＣＯＮ
   りの出力を出力バス（１’）に接続する第１のマルチプ
   レクサ（ＭＸ３）と、 一第１の（ＣＯＮ　／）及び第２の（ＣＯＮ　ｊ）のカ
   ウンタの、そして第１のマルチプレクサ（Ｍｘ３）の出
   力を受信し、且つ高速処理ユニノ）　（ＵＥＶ）からも
   送信及び受信モード又は送信から受信へのモードを　１
   表示する信号（Ｊ−Ｊ勺と画像フィールド又はフレーム
   に関係する動作終了を表示する信号（ｊ乙）とを受信す
   るアドレス組合わせ回路（ＣＩＮ）にして、更に、最下
   位位置で第１の出力パス（グ乙′）を介して第１カウン
   タ（ＣＯＮ／）の出力を供給し、最上位位置で第１カウ
   ンタ（ＣＯＮ　２）の全出力を供給し、そして送信及び
   受信モード動作モードの場合に最上位位置で動作終了を
   表示する前記の信号（５乙）の・ぞルス毎に逐次アドレ
   ス指定モードを生成するように論理レベルを変える信号
   を供給し、そして、第１マルチゾレクサ（ＭＸ３）の出
   力ハス（４＝４）の若干のワイヤを、及び第１カウンタ
   （ＣＯＮ／）の若干の出力を第２の出力バス（４ｔ７）
   に接続し、そして、送信及び受信モードの場合に第２出
   力バス（≠７）の最上位位置で第１出力バス（グ乙′）
   の最上位位置の信号の補数論理値を、ブロック毎のアド
   レス指定信号を生成するように供給するアドレス組合わ
   せ回路（ＣＩＮ）と、 一第２マルチプレクサ（ＭＸ２）の制御入力に印加され
   た信号（夕０）の論理レベルに従って第１の（≠ｚ′）
   或いは第２の（≠７）出力バスを、ブロック毎の、及び
   逐次のアドレス指定の間で交換変化を得るように、前記
   のマルチプレクサの出力バス（４’９）と接続する第２
   のマルチプレクサ５Ｍｘ、：ｚ　）と、 一人力で標本化周波数信号（３）を受け、第１出力バス
   （弘乙′）で、及び高速処理ユニノ）　（ＵｇＶ）から
   フレーム又はフィールドに関係する動作の終了の信号（
   ｊ乙）及びブロックに関係する動作の終了信号Ｃ３ｊ）
   とを受信し、そして、入力論理レベルの組合わせに従っ
   て、第２マルチルクサ（ＭＸ、？　）に供する制御信号
   ＣｊＯ）とビデオメモリ（ＭＴＺ）に供する制御信号と
   を生成する第１の制御論理（ＬＣＮ）　； とから々る特許請求の範囲第２項に記載のコーグ・デコ
   ーダ。 （財）　前記の処理ユニッ）　（ＵＥＶ）は、−前記の
   ２次元変換と逆変換とを得るために乗算と累算とを実施
   する高速演算ユニット（ＵＡＶ）と；−該高速演算ユニ
   ノ）　（ＵＡＶ）の入力に供給される変換及び逆変換ベ
   ースのメモリ（ＭＴＡ）と；−レジスタ（ＲＧＡ、ＲＧ
   ７．ＲＧり、ＲＧ１０３を介して高速演算ユニッ）　（
   ＵＡＶ）の出力、第２人力及びビデオメモリ／（ＭＴＲ
   ）と接続されて、送信時に及び高速演算二二ソ）　（Ｕ
   ＡＶ）に逐次送信時に、ディジタル標本値のブロックを
   後者に読出す第１の作業用メモリ（ＭＬ／）と； 一レジスタ（ＲＧ／、Ｒ（，２，ＲＧざ）を介して、第
   ７の演算ユニッ）　（ＵＡＶ）の出力及び第２人力と、
   ビデオメモリ（ＭＴＲ）と、受信バッファ（ＢＲＣ）と
   に接続されて、受信時に、及び高速演算二二ッ）（ＵＡ
   Ｖ）へのそれ等の送出時に変換された係数の後者のブロ
   ックに読出し、且つ高速ユニット（ＵＡＶ）からの受信
   時に及びビデオメモリ（ＭＴＲ）へのそれ等の送出時に
   、標本値のブロックを書込む第２の作業用メモリ（ＭＬ
   −２）とニ ーレジスタ（Ｒａ３．ＲＧＪ、ＲＧＪ−）を介して、高
   速演算ユニソ）　（ＵＡＶ）の出力及び第２人力とに接
   続されてユニノ）　（ＵＡＶ）により実施された計算の
   中間結果を７時記憶する第３の作業用メモリ（ＭＬ３）
   と； 一制御ユニッ）（Ｍｐ）にょシ供給される有意係数のマ
   ツプと、作業用メモリ（ＭＬ／　、　ＭＬｊ　、　ＭＬ
   ３　）が停止するしきい値からなるマツプとを記憶する
   第７のチーグルメモリ（ＭＣ８）と； −該第１のテーブルメモＩＪ　（ＭＣ’Ｓ）に読取られ
   たしきい値まで漸次計数する３つのプログラマブルカウ
   ンタからなる作業用メモリ（ＭＬ／、ＭＬ、２．ＭＬ３
   ）トヘースのメモリ（ＭＴＡ）とに供するアドレス発生
   装置（ＧＩＮ）と； 一第３のマルチプレクサであって、その入力でアドレス
   発生装置（ＧＩＮ）のプログラマブルカウンタの出力と
   第１カウンタ（ＣＯＮ／）の出力とを受信し、更に作業
   用メモリ（ＭＬ／、ＭＬ２．ＭＬ３）とベースのメモリ
   （ＭＴＡ）とのためのアドレスを送出し、該アドレスは
   、制御入力に存在するビット構成に従って第１のカウン
   タ（ＣＯＮ／）の出力のビットか、又は２つのプログラ
   マブルカウンタの組合わせ出力のビットのいずれかであ
   る第３のマルチプレクサ（ＭＸＩと： ！ＩＩ　御ユ＝ット（ＭＰ）からの入力で、アドレス発
   生装置（Ｇ４Ｎ）の状態と動作モードの選択信号とをレ
   クサ（ＭＸＩと、高速演算ユニット（ＵＡＶ）と、作業
   用メモリ（ＭＬ／、ＭＢ２．　ＭＢ２）と、ベースのメ
   モリ（ＭＴＡ）と、レジスタ（ＲＧ／、・・・、ＲＧ／
   ／、）とに′供する制御信号を送出し制御信号を前記の
   送信（ＢＴＲ）並びに受信（ＢＲｃ　）バッファと交換
   し、そしてパルスを第３の（ＣＯＮ３）及び第≠の（Ｃ
   ＯＮ≠）カウンタに、制御信号Ｃ！；／”）を第１のマ
   ルチプレクサ（ＭＩ３）に、動作モードの選択信号（ｊ
   乙′）をアドレス組合わせ装置（ＣＩＮ：）に、フレー
   ム或いはフィールド動作の終了信号（ｊ乙）をアドレス
   組合わせ装置（ＣＩＮ）並びにブロックの動作終了の信
   号Ｃｊ３；）も送出される第１の制御論理（ＬＣＮ）と
   に供給する第２の制御論理（ＬＣＯＮ）とニークロック
   信号（ＣＫ／）を高速処理ユニッ）　（ＵＥＶ　）の回
   路に供給する第１のタイムベース（ＢＴ／）；とからな
   ることを特徴とする特許請求の範囲第３項に記載のコー
   グ・デコーダ。 （（支）　前記の第２の制御論理（ＬＣＯＮ　）は、送
   信及び受信モードの場合には、定常状態条件の送信及び
   受信モードの下で高速処理ユニッ）　（ＵＥＶ）を制御
   し、各送信釦で高速演算ユニット（ＵＡＶ）による計算
   を決定し、第１のサブ相で第１の作業用メモリ（ＭＬ／
   ）に読取られた送信標本値のブロックのディメンション
   に沿う変換の計算をベースのメモリ（ＭＴＡ）に読取ら
   れた変換ベースを用いて決定し、且つその結果を第３の
   作業用メモリ（ＭＢ２）に書込み、そして第２のサブ相
   においては、第３のメモリに読取られたデータのその他
   のディメンションに沿う変換の計算を決定し、これによ
   り結果的に送信バッファ（ＢＴＲ）に送信時に書込まれ
   た変換された係数のブロックを獲得し；そして第２のサ
   ブ相の間にビデオメモリ（ＭＴＲ）に読取られた送信時
   の逐次標本値ブロックの、及び受信バッファ（ＢＲＣ）
   に受信時に読取られた変換された係数の逐次ブロックの
   第１（ＭＬ／）及び第２（ＭＢ２）の作業用メモリにお
   けるローディングを決定し；各受信相時に高速演算ユニ
   ソ）　（ＵＡＶ）による計算を決定し、第１のサブ相時
   に第２の作業用メモリ（ＭＢ２）に受信時に読取られた
   係数ブロックのディメンションに沿う逆変換の計算を、
   ベースのメモリ（ＭＴＡ　）に読取られた逆変換ベース
   を用いて決定し、且つその結果を第３の作業用メモリ（
   ＭＢ２）に書込み、そして、第２サブ相時に第３メモ！
   ｊ（ＭＢ２）に読取られたデータのその他のディメンシ
   ョンに沿つ逆変換の計算を決定し、かくして第２の作業
   用メモリ（ＭＩ、２）に受信時に書込まれ、次にビデオ
   メモリ（ＭＴＲ）に転送されたディジタル標本値のブロ
   ックを結果的に獲得し：更に初期トランジェントの間に
   は２つの連続送信相を決定し、又最終トランジェントの
   間は２つの連続受信相を決定し、送信のみの場合には、
   受信時の変換された係数のブロックの第２の作業用メモ
   ’）（ＭＢ２）でのローディングの場合を除いて送信釦
   のみが実施され、又受信のみの場合には受信相のみが実
   施され、ここに受信時にディジタル標本値のブロックか
   らなる結果が送信時のディジタル標本値の代りに第１の
   作業用メモリ（ＭＬ／）に書込まれてなることを特徴と
   する特許請求の範囲第を項に記載のコーグ・デコーダ。 一有意係数のマツプと；／だけ増分され、各係数にアサ
   インされて変数の長さを決定し、係数指標に対応する位
   置に書込まれるビット数のテーブルと；量子化しきい値
   とを含み、制御ユニッ）（ＭＰ）によシ書込まれる第２
   　（ＭＣ８／）　、第３　（ＭＡＲ）　、及び第≠（Ｍ
   ＳＱ）のテーブルメモリと；−送信バッファ（ＢＴＲ）
   から変換された係数を受け、第グのテーブルメモリ（Ｍ
   ＳＱ）から量子化しきい値を受け、且つ変換された係数
   が量子化の中心点に対応するしきい値よシ大きいか、そ
   れに等しく、或いはその７部の場合に論理レベルが表示
   するビットを送出する第１のコンパレータ（ＣＭＰ　／
   ）　ト；−第１のコン・ぐレータ（ＣＭＰ／）の出力か
   ら受信されたビットを第５カウンタ（ＣＯＮ　５）によ
   りレジスタのアドレス入力に供給されるアドレス構成に
   よシ決定されるレジスタ位置に書込み、前記のカウンタ
   はレジスタ位置の全数に等しい値まで漸進的に、周期的
   に計数してなる第１のアドレス可能ラッチ（ＡＬ／）に
   して、更に各サイクルの終了時に量子化された係数の値
   としてレジスタ位置に婁込まれたビットを送信一時に送
   出する第１のアドレス可能ラッチ（ＡＬ／）と； 一第３のテーブルメモリ（ｍＢ入−により供給される値
   から始まって減少する連続順序２進数を送出し、且つ各
   計数の終了時にリセット信号を供給する第１のプログラ
   マブルカウンタ（ｃｏｐ　／）　、１！：、−第１のコ
   ンノ２レータ（ＣＭＰ／）の出力から受信されたビット
   又は布線論理レベルを第１のプログラマブルカウンタ（
   ＣＯＰ　／）によシアドレスきれるレジスタ位置に書込
   み、これ等のレジスタ位置は第弘のテーブルメモ！ｊ　
   （ＭＳＱ）に対するアドレスを連続的に供給し、そして
   布線論理レベルが書込まれる第３のテーブルメモリ（、
   ＭＡＲ）に読取られた値によシ決定される位置に書込ま
   れ、第Ｖのテーブルメモリ（ＭＳＱ）で係数量子化規則
   を検出し、そして次の位置で前記の布線論理レベルを検
   出する第２のアドレス可能ラッチ（ＡＬ２）にして、量
   子化規則の中心点のしきい値又はその７部のしきい値を
   決定し、次に第１コンパレータ（ＯＭＰ　／）の出力ビ
   ットを決定し、量子化規則の半分又はその７部の半分を
   検出し、第１コン・母レータの入力に存在する変換され
   た係数の値を含む第２のアドレス可能ラッチＣＡＬ２）
   と； 一送信バソファ（ＢＴＲ）によシ同期づけられ、送信時
   に変換された係数を計数して第３のテーブルメモ！Ｊ　
   ＣＭＡＢ）にアドレスを供給し、その計数値は列（７乙
   ）又は行（７７）の終了信号が存在する間にリセットさ
   れ、かくして第３のテーブルメモ！７（ＭＡＲ）が有意
   係数のマツプに従ってアドレスされてなる第６のカウン
   タ（ＣＯＮ乙）と； −第ｚカウンタ（ＣＯＮ乙）の出力と、該第ｚカウンタ
   によシアドレスされる第２のテーブルメモリ（ＭＳＣ／
   ）の出力とを受け、且つ列（７乙）及び行（７７）の終
   了信号を第６カウンタ（ＣＯＮ乙）に供給する第２の等
   化ボン・ぐレータ（ＯＭＰ２）と；−第１ツクロツク信
   号（ＣＫ、２）を第１のアドレス可能ラッチ（ＡＬ／）
   と第タカウンタ（ＣＯＮ　ｊ）と第１のプログラマブル
   カウンタ（ＣＯＰ　／）とに供給し、又第１信号の２倍
   の周波数の第２クロツク信号を第２のアドレス可能レジ
   スタ（ＡＬ、２）に供給する第２のタイムペース（ＢＴ
   、２）： とからなることを特徴とする特許請求の範囲第１項に記
   載のコーグ・デコーダ。 ■　前記の受信量子化回路（ＱＵＲ）は−有意係数のマ
   ツプと；／だけ増分され、各ブロック係数の量子化に用
   いられ、係数指標に対応する位置に書込まれるビット数
   のテーブルと：量子化レベルとを含み、制御ユニット（
   ＭＰ）により書込まれる第弘　（ＭＣ８，２）　、第６
   （ＭＡＢ、／）及び第７（ＭＬＱ、）のテーブルメモリ
   と； −人力（／ｊ）で受信でれた受信量子化係数を出力（３
   ３）に逐次送出するシフトレジスタ（Ｒ２Ｏ）と；−出
   力（♂７）にシフトレジスタ（Ｒ２Ｏ）の出力か布線論
   理値（／”）のいずれかを制御信号１＆）に従って供給
   する第弘マルチプレクサ（ＭＸ乙）と、−第６のテーブ
   ルメモリ（ＭＡＢ　／）にょシ供給でれる値から始まる
   連続減少順序２進数を送出し、且つ各計数の終了時での
   リセット信号と制御信号（ど乙）とを第弘のマルチプレ
   クサ（ＭＸ乙）に供給理値を出力（ざ７）と接続してな
   る第２のプログラマブルカウンタ（ｃｏｐ））と； −第グマルチルクサ（ＭＸ乙）の出方から受信されたビ
   ットを第２のプログラマブルカウンタ（ＣＯＰ　Ｊ）に
   よシアドレスされるレジスタ位置に書込み、これ等のレ
   ジスタ位置は第２プログラマブルカウンタの各計数終了
   時に、第７テーブルメモリ（ＭＬＱ）に対するアドレス
   を供給し、且つ布線論理値（ｒ／Ｊ）が書込まれる第６
   テーブルメモリ（ＭＡＲ／）に読取られた値により決定
   される位置に書込まれ、第７テーブルメモリ（ＭＬＱ）
   で係数量子化規則を検出し、そして、次の位置で受信量
   子化係数のビットを検出し、前記のビットは第７テーブ
   ルメモリ（ＭＬＱ）に、レジスタ（ＲＧ／、２）を介し
   て受信時に受信バッファ（ＢＲＣ）に送られる。変換さ
   れた係数の対応する値を供給する量子化レベルを検出し
   てなる第３のアドレス可能ラッチ（ＡＬ３）とニ ー受信バッファ（ＢＲＣ）にょシ同期され、受信時に−
   プルメモＩＪ　（ＭＡＲ）に供給し、関連する計数値が
   列（ざ３）又は行（ｇ≠）の終了信号の存在時にリセッ
   トされ、かくして第乙テーブルメモリ（ＭＡＲ／）−が
   有意係数のマツプに従ってアドレスされる第７カウンタ
   （ＣＯＮ　７）と、 一第７カウンタ（ＣＯＮ　７）の出力と該第７カウンタ
   によりアドレスされる第ｊテーブルメモリ（ＭＣＬ２）
   の出力とを受け、列（ｇ３）及び行（ざグ）の終了信号
   を第７カウンタ（ＣＯＮ　７）に供給する第３の等価コ
   ンパレータ（ＣＭＰ３）と、 一第３のクロック信号（ＣＫｊ）を第２のプログラマブ
   ルカウンタ（ｃｏｐ　２）と第３のアドレス可能ラッチ
   （ＡＬ３）に供給し、第グのクロック信号（ＣＫｊ）を
   シフトレジスタ（Ｒ２Ｏ）に供給し；第グのクロック信
   号は、第≠マルチゾレクサ（ＭＸ乙）に供する制御信号
   （ｇ乙）が後者を布線論理値にスイッチし、このインタ
   バル中にデータシフトがシフトレジスタ（Ｒ２Ｏ）で停
   止される時に割込まれる前記の第３のクロック信号から
   なる第３のタイムペース（ＢＴ≠）； とからなることを特徴とする特許請求の範囲第１項に記
   載のコーグ・デコーダ。 （ハ）　ラインコーグ（ＣＬＴ）から更になシ、該ライ
   ンコーグは低速ラインを介して送信量子化回路（ＱＵＴ
   ）により供給される量子化係数を送出し、そして／又は
   受信量子化回路（ＱＵＲ）に送られるべき量子化係数を
   ラインから受けることを特徴とする特許請求の範囲第１
   項に記載のコーグ・デコーダ。 り）送信量子化回路（ＱＵＴ）により供給される量子化
   係数は、受信量子化回路（ＱＵＲ）に直接送られること
   を特徴とする特許請求の範囲第１項に記載のコーグ・デ
   コーダ。 （１０）コード化画像のアーカイン゛（ＤＭ）が与、ｔ
   られ、制御ユニッ）（ＭＰ）に接続恣れ、送信量子化回
   路（ＱＵＴ）によシ供給される量子化係数を記憶し、そ
   して／又は受信量子化回路（ＱＵＲ）に送出でれるべき
   量子化係数が読取られることを特徴とする特許請求の範
   囲第１項に記載のコーグ・デコーダ。