JPS6017180B2 - 位相調整回路 - Google Patents
位相調整回路Info
- Publication number
- JPS6017180B2 JPS6017180B2 JP52128571A JP12857177A JPS6017180B2 JP S6017180 B2 JPS6017180 B2 JP S6017180B2 JP 52128571 A JP52128571 A JP 52128571A JP 12857177 A JP12857177 A JP 12857177A JP S6017180 B2 JPS6017180 B2 JP S6017180B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- adjustment circuit
- frequency divider
- phase adjustment
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000002452 interceptive effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/18—Temporarily disabling, deactivating or stopping the frequency counter or divider
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】
この発明は位相調整回路に持続的に同期される行程指示
器の補助によりクロックパルスを発生するための比較器
、クロック発生器および分周器から成る位相調整回路に
関する。
器の補助によりクロックパルスを発生するための比較器
、クロック発生器および分周器から成る位相調整回路に
関する。
西独特許出願公開第２５１２３４９号公報によれば、通
過されるべき行程の予定の位置を超過した時刻にクロッ
ク信号を発生するための行程指示器が公知であり、それ
においては通過されるべき行程に沿って透明の棒を配置
し、この透明の棒は通過行程の予定の位置の高さにマー
クを持つ。
過されるべき行程の予定の位置を超過した時刻にクロッ
ク信号を発生するための行程指示器が公知であり、それ
においては通過されるべき行程に沿って透明の棒を配置
し、この透明の棒は通過行程の予定の位置の高さにマー
クを持つ。
その際光ビームが透明の棒に沿って移動し、マークによ
って光ビームが光電素子上に達するように影響され、光
電素子の出力信号がクロツク信号となるのである。かか
る行程指示器が、例えばレーザ光線の補助により記録ド
ラムの表面に記録を行う所の、非機械的プリンタに使用
される場合、本来の記録光線の一部が行程指示器の補助
により、行の言己縁に必要なクロックパルスを発生する
。
って光ビームが光電素子上に達するように影響され、光
電素子の出力信号がクロツク信号となるのである。かか
る行程指示器が、例えばレーザ光線の補助により記録ド
ラムの表面に記録を行う所の、非機械的プリンタに使用
される場合、本来の記録光線の一部が行程指示器の補助
により、行の言己縁に必要なクロックパルスを発生する
。
このクロックパルスは行程指示器の幾何学的寸法のため
に、所定の間隔においておみ発生されるので、之から得
られるクロック周波数は、透明榛上のマークにより予じ
め決定される位置の間で逓倍され、かつ調整されねばな
らない。
に、所定の間隔においておみ発生されるので、之から得
られるクロック周波数は、透明榛上のマークにより予じ
め決定される位置の間で逓倍され、かつ調整されねばな
らない。
かかるクロック発生は、例えば米国特許第３７０５３６
１号明細書に記載された位相調整回路の補助によって行
われる。
１号明細書に記載された位相調整回路の補助によって行
われる。
かかる位相調整回路を前記の行程指示器と組合せて使用
する際、発生されたパルス列中に、行程指示器を走査す
る記録および走査光線が、記録範囲の終端から始端へ戻
ることにより間隙を生じる。
する際、発生されたパルス列中に、行程指示器を走査す
る記録および走査光線が、記録範囲の終端から始端へ戻
ることにより間隙を生じる。
かかるパルス間隙は、走査光線の全水平方向通過時間の
例えば２０％であり得る。よってこの間隙の間のクロッ
ク周波数の断絶を、適当な仕方で補償することが必要で
ある。この発明の目的は行程指示器を介して持続的に同
期される位相調整回路に対し、たまたま生じる行程指示
器の同期パルスの一時的断絶を補償することを可能にし
、かつ更に同期パルスの新たな出現の際、発生されたク
ロックパルスを妨害となる過渡振動ないこ同期すること
を可能にする手段を得ることにある。
例えば２０％であり得る。よってこの間隙の間のクロッ
ク周波数の断絶を、適当な仕方で補償することが必要で
ある。この発明の目的は行程指示器を介して持続的に同
期される位相調整回路に対し、たまたま生じる行程指示
器の同期パルスの一時的断絶を補償することを可能にし
、かつ更に同期パルスの新たな出現の際、発生されたク
ロックパルスを妨害となる過渡振動ないこ同期すること
を可能にする手段を得ることにある。
この目的を達成するためこの発明によれば、行程指示パ
ルスの中断の際、比較器への分圧器の出力パルスの導入
を中断するスイッチング装置を備え、このスイッチング
装置は行程指示パルスの新たな出現の際比較器に、位相
位置が行程指示パルスに大体整合する所の、分圧器の出
力パルスを新たに挿入するのである。この発明の特に有
利な実施形においては、上記スイッチング装置は行程指
示器のパルスを把握する計数およびデコーダ装置と、後
に接続されたフリップフロッブ段であり、分周器をフリ
ツプフロツプ段と総合する所のアンド回路を経て比較器
と接続されたものとから成る。
ルスの中断の際、比較器への分圧器の出力パルスの導入
を中断するスイッチング装置を備え、このスイッチング
装置は行程指示パルスの新たな出現の際比較器に、位相
位置が行程指示パルスに大体整合する所の、分圧器の出
力パルスを新たに挿入するのである。この発明の特に有
利な実施形においては、上記スイッチング装置は行程指
示器のパルスを把握する計数およびデコーダ装置と、後
に接続されたフリップフロッブ段であり、分周器をフリ
ツプフロツプ段と総合する所のアンド回路を経て比較器
と接続されたものとから成る。
この発明により、行程指示器を経て同期される位相調整
回路において、同期パルスの中断の際、この同期パルス
を、更に位相調整回路の補助によって希望の周波数のク
ロツクパルスが発生されるように補償することを有利な
仕方で可能にする。
回路において、同期パルスの中断の際、この同期パルス
を、更に位相調整回路の補助によって希望の周波数のク
ロツクパルスが発生されるように補償することを有利な
仕方で可能にする。
分周器が、分周器の出力パルスに対する行程指示パルス
の希望される位相位置に対応して予調整可能であること
により、同期パルスの新たな出現の際、妨害する過渡振
動が除去される。次に図示実施例についてこの発明を説
明する。
の希望される位相位置に対応して予調整可能であること
により、同期パルスの新たな出現の際、妨害する過渡振
動が除去される。次に図示実施例についてこの発明を説
明する。
第１図は公知の位相調整回路のブロック接続図、第２図
は補償装置を持つこの発明による位相調整回路のブロッ
ク接続図である。第１図の装置は公知の位相調整回路、
例えば米国特許第３７０球６１号明細書に記載されたも
のである。
は補償装置を持つこの発明による位相調整回路のブロッ
ク接続図である。第１図の装置は公知の位相調整回路、
例えば米国特許第３７０球６１号明細書に記載されたも
のである。
之は位相比較器１、その後に接続された低域フィル夕（
抵抗Ｒ１、コンデンサＣＩから成る）、電圧に関係する
発振器２、および発振器２の出力から位相比較器１の入
力に反結合する分周器３から成る。位相比較器１は入力
クロツクパルスＦＩの位相位置を、分周器３を経て周波
数を低下させた出力クロツクパルスＦ３，Ｆ２と比較し
、それに関係してコンデンサＣＩの電圧を変化する。こ
のコンデンサＣＩの電圧は発振器２に導入され、之はや
はり上記電圧に関係して出力クロックパルスＦ３の周波
数を変化する。かかる位相調整回路を西独特許出願公開
第２５１２３４計号公報に記載されたような行程指示器
と一緒に使用し、之により非機械的プリンタにおける印
刷クロツクを発生する場合、第２図におけるこの発明に
よる手段が必要である。
抵抗Ｒ１、コンデンサＣＩから成る）、電圧に関係する
発振器２、および発振器２の出力から位相比較器１の入
力に反結合する分周器３から成る。位相比較器１は入力
クロツクパルスＦＩの位相位置を、分周器３を経て周波
数を低下させた出力クロツクパルスＦ３，Ｆ２と比較し
、それに関係してコンデンサＣＩの電圧を変化する。こ
のコンデンサＣＩの電圧は発振器２に導入され、之はや
はり上記電圧に関係して出力クロックパルスＦ３の周波
数を変化する。かかる位相調整回路を西独特許出願公開
第２５１２３４計号公報に記載されたような行程指示器
と一緒に使用し、之により非機械的プリンタにおける印
刷クロツクを発生する場合、第２図におけるこの発明に
よる手段が必要である。
上記の公報に記載された行程指示器においては、記録さ
れるべき行に沿って配置された透明なガラス綾であって
、所定の間隔でマ−クを持つものを扱っている。
れるべき行に沿って配置された透明なガラス綾であって
、所定の間隔でマ−クを持つものを扱っている。
行を光ビームの補助によって記録する場合、記録クロツ
クパルスを発生するため光ビームの一部を遮蔽し、それ
を透明棒に沿って移動させる。光ビームがマークに出合
うと、光電素子を介してクロツク信号が発生される。か
くして得られたクロツク周波数は、各個クロックがガラ
ス棒の幾何学形状に関係して大きな間隔で発生されるの
で、比較的低い値である。その故に得られたクロツク周
波数を逓倍し調整することが必要である。このことは公
知の仕方で前述の位相調整回路の補助によって行われ、
調整回路に行程指示器から得られた出力パルスＦＩを導
入し、かっこの同期パルスＦＩに関係して、著しく高い
周波数を持つ出力クロツクパルスＦ３を発生する。しか
しかかる公知の位相調整回路による記録クロックパルス
の発生は、行程指示器により発生されるパルス列が間隙
を持つことにより因簸である。この間隙は、ガラス棒に
沿って通過する走査光線が、ガラス榛の終端から始端に
戻ることによって生じる。その際生じるパルス間隙は、
記録光線の水平の全通過時間のほぼ２０％を持つ。この
同期パルスＦＩの断絶は、第２図のこの発明による接続
の補助により適当な仕方で補償される。この目的で位相
調整回路の前に２進式カゥンタ４が接続され、之は行程
指示器から供孫台された同期パルスＦＩを計数し、しか
して最後の行程指示パルスの出現と共にフリップフロッ
プ段５がデコーダ６を介してセットされる。
クパルスを発生するため光ビームの一部を遮蔽し、それ
を透明棒に沿って移動させる。光ビームがマークに出合
うと、光電素子を介してクロツク信号が発生される。か
くして得られたクロツク周波数は、各個クロックがガラ
ス棒の幾何学形状に関係して大きな間隔で発生されるの
で、比較的低い値である。その故に得られたクロツク周
波数を逓倍し調整することが必要である。このことは公
知の仕方で前述の位相調整回路の補助によって行われ、
調整回路に行程指示器から得られた出力パルスＦＩを導
入し、かっこの同期パルスＦＩに関係して、著しく高い
周波数を持つ出力クロツクパルスＦ３を発生する。しか
しかかる公知の位相調整回路による記録クロックパルス
の発生は、行程指示器により発生されるパルス列が間隙
を持つことにより因簸である。この間隙は、ガラス棒に
沿って通過する走査光線が、ガラス榛の終端から始端に
戻ることによって生じる。その際生じるパルス間隙は、
記録光線の水平の全通過時間のほぼ２０％を持つ。この
同期パルスＦＩの断絶は、第２図のこの発明による接続
の補助により適当な仕方で補償される。この目的で位相
調整回路の前に２進式カゥンタ４が接続され、之は行程
指示器から供孫台された同期パルスＦＩを計数し、しか
して最後の行程指示パルスの出現と共にフリップフロッ
プ段５がデコーダ６を介してセットされる。
フリツプフロツプ段はこの状態において、出力が論理状
態０に対応する電圧レベルにあり、之により分周器３ノ
１をフＩＪップフロップ段５と論理結合する所のアンド
回路７を閉塞する。アンド回路７のこの閉塞により、比
較器１に比較クロツクＦ２は導入されない。同時に行程
指示器から来るＦＩも欠除し、之により比較器１はコン
デンサＣＩの電圧を一定にする。従って行程指示器のパ
ルス休み中、クロックパルスＦ３の出力周波数が許容で
きない低い値に引込まれることを阻止する。発振器２を
経る電圧導出によるコンデンサＣＩの付加の損失を除く
ため、発振器２はインピーダンス変換器８を介してコン
デンサＣＩから分離される。
態０に対応する電圧レベルにあり、之により分周器３ノ
１をフＩＪップフロップ段５と論理結合する所のアンド
回路７を閉塞する。アンド回路７のこの閉塞により、比
較器１に比較クロツクＦ２は導入されない。同時に行程
指示器から来るＦＩも欠除し、之により比較器１はコン
デンサＣＩの電圧を一定にする。従って行程指示器のパ
ルス休み中、クロックパルスＦ３の出力周波数が許容で
きない低い値に引込まれることを阻止する。発振器２を
経る電圧導出によるコンデンサＣＩの付加の損失を除く
ため、発振器２はインピーダンス変換器８を介してコン
デンサＣＩから分離される。
上記の方策の補助により行程指示器のパルス休み中に、
出力パルスＦ３の周波数を同じ高さに保つことが可能で
ある。
出力パルスＦ３の周波数を同じ高さに保つことが可能で
ある。
従って出力パルスＦ３の周波数は、行程指示器から到来
する新規のパルス列ＦＩの出現の際の必要な周波数に対
応する。新規のパルス列の際行程指示器の最初のパルス
ＦＩはフリップフロップ段５をリセットし、従って位相
比較器１は再び自由にされる。分周器３／１から供給さ
れる比較クロックパルスＦ２の単純な挿入の際、比較器
中の比較クロックパルスＦ２と行程指示器パルスＦＩと
の位相位置の相違により、妨害となる過渡振動が生じ、
之がコンデンサＣＩの電圧値を制御不能に変化させ、従
って出力周波数Ｆ３の変動を生じる。
する新規のパルス列ＦＩの出現の際の必要な周波数に対
応する。新規のパルス列の際行程指示器の最初のパルス
ＦＩはフリップフロップ段５をリセットし、従って位相
比較器１は再び自由にされる。分周器３／１から供給さ
れる比較クロックパルスＦ２の単純な挿入の際、比較器
中の比較クロックパルスＦ２と行程指示器パルスＦＩと
の位相位置の相違により、妨害となる過渡振動が生じ、
之がコンデンサＣＩの電圧値を制御不能に変化させ、従
って出力周波数Ｆ３の変動を生じる。
之を除くため、分周器３／１を、例えばテキサスィンス
ッルメント会社の名称ＳＮ７４１９３で販売される如き
、予調整可能の分間器として構成すると有利である。こ
の分周器３／１はビットマスターＢを介して、分周器の
出力パルスに対する行程指示パルスの希望されるべき位
相位置に対応して調整することができる。この予調整値
Ｂは行程指示器のパルス休み中のコンデンサＣＩの放電
にほぼ関係する実験値である。行程指示器の最初に出現
したパルスの際、フリップフロツプ５がリセットすると
き微分回路９を介して、アンド回路７の開放と同時に負
荷クロックが発生される。従って分周器３／１は行程指
示パルスに対応する位相位置を持つ出力パルスを供給す
る。
ッルメント会社の名称ＳＮ７４１９３で販売される如き
、予調整可能の分間器として構成すると有利である。こ
の分周器３／１はビットマスターＢを介して、分周器の
出力パルスに対する行程指示パルスの希望されるべき位
相位置に対応して調整することができる。この予調整値
Ｂは行程指示器のパルス休み中のコンデンサＣＩの放電
にほぼ関係する実験値である。行程指示器の最初に出現
したパルスの際、フリップフロツプ５がリセットすると
き微分回路９を介して、アンド回路７の開放と同時に負
荷クロックが発生される。従って分周器３／１は行程指
示パルスに対応する位相位置を持つ出力パルスを供給す
る。
第１図は公知の位相調整回路のブロック接続図、第２図
は補償装置を持つこの発明による位相調整回路のブロッ
ク接続図である。 １…・・・位相比較器、２・・・・・・電圧に関係する
発振器、３・・・・・・分周器、４・・・・・・２進式
カウンタ、５・・・…フリツプフロツプ、６”””デコ
ーダ、８”””インピーダンス変換器、９・・・・・・
微分回路。 Ｆｉｇ．ｌＦｉｇ．２
は補償装置を持つこの発明による位相調整回路のブロッ
ク接続図である。 １…・・・位相比較器、２・・・・・・電圧に関係する
発振器、３・・・・・・分周器、４・・・・・・２進式
カウンタ、５・・・…フリツプフロツプ、６”””デコ
ーダ、８”””インピーダンス変換器、９・・・・・・
微分回路。 Ｆｉｇ．ｌＦｉｇ．２
Claims (1)
- 【特許請求の範囲】 １ 位相調整回路に不断に同期する行程指示器の補助に
よりクロツクパルスを発生するための、比較器、クロツ
ク発生器および分周器から成る周波数調整回路において
、行程指示パルスＦ１の中断の際、比較器１への分周器
３／１の出力クロツクパルスＦ３の導入を中断させるス
イツチング装置４，５，６，７が備えられ、この装置は
行程指示パルスＦ１の新規の出現の際、行程指示パルス
Ｆ１に位相位置ができるだけ整合された、分周器３／１
の出力パルスＦ２を、比較器１に新規に挿入する如くな
ることを特徴とする位相調整回路。 ２ スイツチング装置４，５，６，７は、行程指示器の
パルスＦ１を把握する計数およびデコーダ装置４，６と
、その後に接続されたフリツプフロツプ段５とから成り
、このフリツプフロツプ段は分周器３／１をフリツプフ
ロツプ５と論理結合する所のアンド回路７を経て、比較
器１と接続されたことを特徴とする特許請求の範囲第１
項記載の位相調整回路。 ３ 分周器３／１は、分周器の出力パルスＦ２に対する
行程指示パルスＦ１の、期待されるべき位相位置に対応
して予調整可能であることを特徴とする特許請求の範囲
第１項または第２項記載の位相調整回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2716813A DE2716813C2 (de) | 1977-04-15 | 1977-04-15 | Phasenregelkreis |
| DE2716813.4 | 1977-04-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53128941A JPS53128941A (en) | 1978-11-10 |
| JPS6017180B2 true JPS6017180B2 (ja) | 1985-05-01 |
Family
ID=6006406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52128571A Expired JPS6017180B2 (ja) | 1977-04-15 | 1977-10-26 | 位相調整回路 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4135163A (ja) |
| JP (1) | JPS6017180B2 (ja) |
| BE (1) | BE858752A (ja) |
| CA (1) | CA1110332A (ja) |
| CH (1) | CH620071A5 (ja) |
| DE (1) | DE2716813C2 (ja) |
| FR (1) | FR2387551A1 (ja) |
| GB (1) | GB1582700A (ja) |
| IT (1) | IT1086956B (ja) |
| NL (1) | NL7710153A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2748075C3 (de) * | 1977-10-26 | 1980-08-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Phasenregelkreis |
| GB2128824A (en) * | 1982-10-06 | 1984-05-02 | Standard Telephones Cables Ltd | Clock pulse generation circuit |
| CA1282464C (en) * | 1985-10-23 | 1991-04-02 | Masanori Ienaka | Phase-locked oscillator |
| US4812783A (en) * | 1986-08-26 | 1989-03-14 | Matsushita Electric Industrial Co., Ltd. | Phase locked loop circuit with quickly recoverable stability |
| US4901035A (en) * | 1988-04-20 | 1990-02-13 | Aspen Peripherals Corp. | Phase-locked loop control for reading data off storage media |
| EP2001448A2 (en) * | 2006-01-27 | 2008-12-17 | Cadbury Adams USA LLC | Flavor-enhancing compositions, methods of manufacture, and methods of use |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1469000A (fr) * | 1965-12-08 | 1967-02-10 | Thomson Houston Comp Francaise | Perfectionnements aux procédés et aux dispositifs de synchronisation |
| US3573649A (en) * | 1969-01-08 | 1971-04-06 | Us Navy | Frequency-lock circuit |
| US3688210A (en) * | 1971-07-16 | 1972-08-29 | Larry W Fort | Apparatus to protect a phase-locked-loop against loss of synchronizing signal |
| US3882412A (en) * | 1974-03-29 | 1975-05-06 | North Electric Co | Drift compensated phase lock loop |
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
| US4005479A (en) * | 1976-01-16 | 1977-01-25 | Control Data Corporation | Phase locked circuits |
-
1977
- 1977-04-15 DE DE2716813A patent/DE2716813C2/de not_active Expired
- 1977-08-11 GB GB33678/77A patent/GB1582700A/en not_active Expired
- 1977-09-05 CH CH1079077A patent/CH620071A5/de not_active IP Right Cessation
- 1977-09-15 BE BE180957A patent/BE858752A/xx unknown
- 1977-09-15 NL NL7710153A patent/NL7710153A/xx not_active Application Discontinuation
- 1977-09-21 IT IT7727776A patent/IT1086956B/it active
- 1977-10-26 JP JP52128571A patent/JPS6017180B2/ja not_active Expired
- 1977-10-31 US US05/847,211 patent/US4135163A/en not_active Expired - Lifetime
-
1978
- 1978-02-13 CA CA296,811A patent/CA1110332A/en not_active Expired
- 1978-03-23 FR FR7808480A patent/FR2387551A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2387551B1 (ja) | 1982-03-26 |
| DE2716813B1 (de) | 1978-06-08 |
| NL7710153A (nl) | 1978-10-17 |
| IT1086956B (it) | 1985-05-31 |
| BE858752A (fr) | 1978-03-15 |
| FR2387551A1 (fr) | 1978-11-10 |
| JPS53128941A (en) | 1978-11-10 |
| GB1582700A (en) | 1981-01-14 |
| US4135163A (en) | 1979-01-16 |
| CH620071A5 (ja) | 1980-10-31 |
| CA1110332A (en) | 1981-10-06 |
| DE2716813C2 (de) | 1979-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04142812A (ja) | 位相同期回路 | |
| JPS6017180B2 (ja) | 位相調整回路 | |
| JPS6244447B2 (ja) | ||
| JP3331894B2 (ja) | Ｐｌｌ回路 | |
| US4518998A (en) | Method and apparatus for producing a time advanced output pulse train from an input pulse train | |
| US6166606A (en) | Phase and frequency locked clock generator | |
| US6687270B1 (en) | Digital electronic synchronization of ultrafast lasers | |
| US4806879A (en) | Method and apparatus for synchronizing to a pulse train packet signal | |
| KR960006293A (ko) | 위상고정루프를 구비하는 전송시스템 및 위상고정루프 | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| JP2924162B2 (ja) | 周波数制御回路 | |
| JPS5935218B2 (ja) | Ｐｌｌ回路 | |
| JPS58170228A (ja) | 周波数合成器 | |
| US5612938A (en) | Correcting recorded marks and land lengths taken from an optical disk | |
| US5170417A (en) | Preset number of pulses generated within given time period even when time period changes | |
| EP0463594A1 (en) | Fiber optic gyro | |
| KR970002960B1 (ko) | 라인 동기화 회로 | |
| JPH0221191B2 (ja) | ||
| KR960014321B1 (ko) | 수평발진제어회로 | |
| SE518361C2 (sv) | Dämpning av pekarjitter i en desynkronisator | |
| JPS6313602B2 (ja) | ||
| JP2897571B2 (ja) | 時間軸補正装置 | |
| SU881986A2 (ru) | Цифровой фильтр | |
| JP4563165B2 (ja) | 周波数シンセサイザ及びその基準信号位相設定方法 | |
| KR0150973B1 (ko) | 전압제어발진기의 발진주파수 제어장치 |