JPS60170960A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、半導体装置の誤動作防止に関するもので、詳
しくは入力端子のインダクタンス、電源端子のインダク
タンス及び入力配線容量で構成される直列共振回路が入
力の急す遍動きで共振を開始した場合の誤動作を防止し
た半導体装値に関する。

従来、半導体装置（半導体集積回路）においては、入力
端子のインダクタンス、電源端子のインダクタンス及び
入力配線容量が入力信号の動きで共振を開始し往々にし
て半導体装置の誤動作を起こす場合があった。

第１図は従来の一例の半導体装値の要部を示す回路図で
ある。すなわち、半導体装置基板ｌは、入力配線容量以
外の内部回路２と電源端子のインダクタンス（クース及
びボンデングワイヤによるもの）　Ｌｖｃｃ　Ｅ’−’
　Ｌい。、入力配線容量Ｃ３〜Ｃｉ〜Ｃｎ及び（＋、／
〜Ｃ１′〜Ｃｎ’、入力端子のインダクタンスＬＩ□〜
Ｌ工ｉ’＝Ｌｉｎとから構成される。

第１図の回路を交流等価回路に置き換えると第２図で示
される回路となる。ここでり、はＬｖｃｏトＬｖＢＥの
並列インダクタンス、容量”ｈＱはＣ，％Ｃ１〜Ｃｎ及
び（１，／〜Ｃｉ’〜Ｃｎ’すべての並列容量、インダ
クタンスＬ□はＬＩｆ〜ＬＸｉ−ＬＩｎの並列インダク
タンスである。

又、内部回路２の高電位側電源ＶＣＣと低電位側電源■
ＥＥとの間は内部回路で決定される非常に低いインピー
ダンスを有しているので交流的には短絡状態と仮定する
。

半導体装置の入力端子ＴＸＮは入力が遷移した後は固定
レベルとなる。又高電位側電源端子及び低電位側電臨端
子は電源端子ＴｐＫ置き換えられ固定レベルである。入
力端子の電位が急しゅんに遷移した場合を考えると、蓄
えられる電磁エネルギと静電エネルギとでこの等価回路
が直列共振全開始し、第２図の入力端子ＴｌＮ０（１１
８点と電源端子Ｔｐ側す点は、インダクタンスに誘起さ
れる電圧と容量に誘起される電圧とが逆位相で動く。す
なわち入力端子ＴＩＮが固定レベルに達したのち等価回
路に流れる交流電流をｌｒｎ　ｓｉｎ　Ｗｔとすると、
容量ｌｍ５ｉｎ　（ωｔ＋Σ）となり、容量に誘起され
る電圧とインタフタンスに誘起される電圧とは位相にπ
のずれを生ずる。

この結果、第２図で示される交流等価回路のａ点とｂ点
とは位相がπずれた共振波形が直流電圧に重畳される。

ここで、電源端子Ｔｐは高電位側も低電位９Ａｉ］も同
相で動くため、内部回路２の内部レベルはすべて■ｃｃ
、Ｖ緑　と同相で動く。

この結果、第３図の波形図に示すように、第１図に示す
入力端子の基板側（ａｌ＊ａ２・・・・・・、ａｎ）点
は＆１２１？、端子の基板側の給電点ｖｃ、■Ｅ　と逆
相で動くため、半導体装置の内部回路２で発生される基
準電圧■ｖｅｆと入力信号の基板側（ａ＋ｅａｚ・・・
・・・、ａｎ）点は逆相で動き、基準電圧■ｖｅｆと入
力電圧■ＩＮが交差して誤動作を起こすことになる。

（発明の目的） 本発明の目的は、上記直列共振による誤動作を抑制した
とこの半導体装置を提供することにある。

（発明の構成） 本発明の半導体装置は、高電位側給電点及び低電位側給
電点の各々と内部回路との間にそれぞれ相互インダクタ
ンス及び抵抗で構成された制動素子を接続したことから
構成される。

（実施例） 次に、本発明の実施例について図面を参照して説明する
。

第４図は本発明の一実施例の要部を示す回路図である。

本実施例の半導体装置基板１′は、従来例を示す第１図
の半導体装置基板１に対して、高電位側給電点■ｃとこ
の配線容量を含む内部回路２に対する内部給電点ｖｃ′
との間に、インダクタンスＬ。

を接続し、”１と相互インダクタンスを構成するインダ
クタンスＬ２に抵抗１（１を接続する。又低電位側給電
点Ｖ６とこの配線容量を含む内部回路２に対する内部給
電点■Ｅ′との間にもインダクタンス　Ｌ１構成するイ
〉・ダクタンスＬ２に抵抗Ｒ１を接続している。ここで
、インダクタンスＬ１　と、インダクタンスＬ、及び抵
抗Ｒ１は制御素子を構成する。

この第４図に示す本実施例の回路の直列共振時における
等価回路を示すと、第５図となる。第５図において、イ
ンダクタンスＬ、／は高電位側」及び低電位側給電点Ｖ
Ｃ及び■Ｅに接続された２つのインダクタンスＬ８の並
列インダクタンス、インダクタンスＬ、／はインダクタ
ンスＬ、′　と同様に２つのインダクタンスＬ、の並列
インダクタンス、抵抗■シ、′は同様にして２つの抵抗
几、の並列抵抗である。

第５図にお（・て、インダクタンスＬことインダクタン
スＬ２′及び抵抗用′で構成される回路のインピーダン
スを、Ｘ点及びＹ点から見ると（ここでＭは相互インダ
クタンスの結合係数）で示され、実効的な抵抗分とイン
ダクタンス分は夫々 で示すことが出来、等何回路はさらに第６図の様に示す
ことが出来る。本実施例の回路構成において実効的な抵
抗分Ｒ１が最大となる様各回路定数を選択することによ
り、この直列共振を制動し、かつ回路り３作に必要な直
流電流に対してはインダクタンスの有する微少な直列抵
抗のみが関係するので、はとんど影響の無い半導体装置
を提供することが出来る。

（発明の効果） 以上、詳細説明したとおり１本発明の半導体装置は、半
導体装置の高電位側給電点及び低電位側給電点の各々と
内部回路との間に、それぞれ相互インダクタンス及び抵
抗構成された制動素子を接続しであるので、直列共振回
路に交流的には抵抗が挿入され、直流的には抵抗がほと
んど挿入されないことになり、従来の直列共振によって
惹起される交流電流を制動し、半導体装置の誤動作を抑
制し、かつ制動素子挿入に伴う抵抗による電位時下等の
悪影響が無視出来るという効果を有している。

【図面の簡単な説明】

第１図は従来の半導体装置の−ψＵの要部を示す回路図
、第２図はその共振時における４！価回路図。 第３図はその内部波形図、第４図は本発明の一笑施例の
要部を示す回路図、第５図、第６図はその共振時におけ
る等何回略図である。 １．１′・・・・・・半導体装置基板、２・・・・・・
内部回路、ａ、ａ、、ａ２．ａｉ、ａｎ、ｂ−・・−・
点、ＣＩ、Ｃ，、Ｃ４゜Ｃｎ　ｇ　Ｃ％　ｇ　Ｃ２’　
＃　Ｃｌ　’　ｇ　Ｃｎ’　ＨＣ紹””　”Ｊ−、ＬＬ
＋　ｅ”ｎ　＃　ＴＨ２＃　ＴＩムｔ　Ｔｉｎ　ｅ　Ｔ
ＩＮ　−−−−−−λカ端子、Ｔｐ・・・電源端子、ｖ
ｃ・・・・・・高電位側給電点、■ｃ′　・・・・・・
内部給電点、ＶＣＣ・・・・・・高ｔＬ位０１ｌｌ電源
、ｖＥ　・・・・・・低電位側給電点、■８′・・・・
・・内部給電点、ＶＥＲ・・・・・・低電位側電源、■
□、・・・・・・入力電圧、■ｒｅｆ・・・・・・基準
電圧、Ｘ、Ｙ・−・・−・浣、 ＣＣ 、Ｆ１７２圀 ｔ も３閉 ＥＥ ｈ４閃

Claims (1)

【特許請求の範囲】
1. 高電位側給電点及び低電位側給電点の各々と内部回路と
   の間にそれぞれ相互インダクタンス及び抵抗で構成され
   た制動素子を接続したことを％徴とする半導体装置。