JPS6016651B2 - デイジタル制御回路検査装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、ディジタル制御回路検査装置に関し、主に
、液晶表示装置用の多値信号を出力とするディジタル制
御回路の検査装置を対象とする。

従釆、ディジタルＩＣ（集積回路）の論理値は、／・ィ
レベル（Ｈ）とローレベル（Ｌ）の２値であった。とこ
ろが、液晶を表示装置として用いるディジタルＩＣにお
いては、これをダイナミック駆動するため、４値しベル
を出力するものとなる。従来、これら多値しベルの出力
を有するディジタルＩＣの検査装置としては、２値しベ
ルの出力を有するものと同様の考え方に基づいて、それ
ぞれのレベルの許容値を検出するための電圧比較回路と
、この比較出力と期待値との一致を検出するディジタル
コンパレータと、入力信号としてのテストパターン発生
回路と、上記期待値発生回路とにより構成されるもので
あった。

上記出力レベルの多値化に伴ない、電圧比較回路の増大
、ディジタルコンパレータの比較ビットの増大化はまぬ
がれず、検査装置が複雑大型化するという問題があつた
。この発明は、簡単な構成のディジタル制御回路検査装
置を提供するためなされた。

この発明は、被検査品となるディジタル制御回路と、こ
れと同一の機能を有する標準品となるディジタル制御回
路との同一の入力に対する出力の差の信号を判定すべき
出力とすることにより、判定回路の簡素化及び期待値発
生回路の削減を図ろうとするものである。

以下、実施例により、この発明を具体的に説明する。

図面は、この発明の一実施例を示すブロック図である。

同図において、１は、パターン発生回路であり、検査に
必要なテストパターンを順次形成して、被検査品２及び
標準品３の入力信号として送出するものである。２は、
被検査品となるディジタル制御回路である。

３は、上記被検査品２と同一の機能を有する標準品とな
るディジタル制御回路であり、例えば、検査結果により
良品とされた同一品種のディジタル制御回路を用いるも
のである。

これら両ディジタル制御回路２，３の入力には、上記パ
ターン発生回路１で形成されたテスト用入力信号が同時
に印加されるものである。４及び４′は、減算回路であ
り、上記被検査品２と標準品３との対応する出力をそれ
ぞれ入力とする。

例えば、電子式卓上計算機等のように、表示信号を出力
とするものにおいては、対応するセグメント用及び桁用
表示出力をそれぞれ入力とし、その差を求めるものであ
る。この回路は、演算増幅器を用い、抵抗Ｒ，＝Ｒ２と
することにより、標準品３の出力電圧から被検査品の対
応する出力電圧を差引た電圧を出力するものである。

この入力の印加の方法は、逆にするものであってもよい
。なぜなら、後述するように、この実施例回路にあって
は、両者の対応する出力の相対的差電圧を求めればよい
からである。５，６は電圧比較回路であり、上記差電圧
出力が許容値内にあるものであるか否かを検出する。

５は、上記差電圧が正の許容値内にあるか否かを検出す
るもので、そのため基準電圧ＶｏＨは、正の電圧に設定
する。

６は、上記差電圧が負の許容値内にあるか否かを検出す
るもので、そのため基準電圧ＶｏＬは、負の電圧に設定
する。

これら許容値は、被検査品の規格により定まるもので、
一般に、液晶表示用の多値出力電圧にあっては、土１０
０ｍＶ〜士８００のＶ程度に設定するものである。上記
電圧比較回路５は、正の許容値を検出するものであるか
ら、入力電圧が基準値ＶｏＨ以上のとき、例えば／・ィ
レベルの不良信号を出力し、電圧比較回路６は、負の許
容値を検出するものであるから、入力電圧が基準値Ｖｏ
Ｌ以下のとき、上記同機にハイレベルの不良信号を出力
するものである。原理的には、上記被検査品が良品であ
るときは、標準品と同一の出力信号が得られ、その差電
圧は霧Ｖととなるはずであるが、現実には、製品の素子
バラツキ等により、両者の出力電圧は差が生ずる。

このため、上述のような許容値を検出するための２つの
電圧比較回路が必要となるのである。なお、減算回路４
及び電圧比較回路５，６は、１組として被検査品２及び
標準品３の検査すべき出力であって、対応するもの毎に
設けられるものである。

７は、論理回路であり、上記電圧比較回路５，６，…５
′，６′のすべての出力がハイレベル又はローレベル（
前記実施例ではローレベル）の良品出力であるか否かを
検出するもので、具体的には、ＡＮＤ回路、ＯＲ回路等
により構成されるものである。

この論理回路７の出力をもって、良否の判定出力とする
。

なお、検査すべき出力信号がスタッテイツク出力である
ときは、被検査品と標準品との同期をとる必要はないが
、液晶表示出力のように、ダイナミック出力である場合
は、両者の同期をとることが必要であることは言うまで
もないであろう。

この同期は、テストパターン発生回路１から共通のクロ
ツクパルスを供給することにより行なうことができる。
以上説明した実施例回路によれば、次の理由でその目的
を達成することができる。

この実施例回路においては、期待値を標準品から得るも
のであるから、良否判定のための期待値を発生する回路
及びフ。

ｏグラムが不要となり、しかも、良否判定にあたっては
、複雑なディジタルコンパレータに替え、単純な論理回
路が利用できるため、回路の簡素化が図られる。また、
多値出力のディジタル制御回路にあっては、出力レベル
を絶対値的に判定する方法に比べ、電圧比較回路の大幅
な削減が可能となる。

すなわち、例えば、４値しベルを絶対値的に判定するた
めには、中間レベルの２値について、それぞれ許容値内
にあるか杏かを判定するための２個の電圧比較回路が必
要となり、このため、合計６個の電圧比較回路を１の検
査すべき出力毎に設ける必要があるからである。そして
、さらに、これら６ビットの出力をすべて期待値と比較
する必要があるから、ディジタルコンパレータも複雑と
なる。この点、この実施例回路にあっては、出力しべ値
がいかに増そうとも電圧比較回路は、１の検査すべき出
力毎に２個しか必要としないばかりでなく、良否判定に
あたっては単純な論理回路だけを設ければよいので回路
の簡素化が図られる。

また、この実施例回路は、被検査品の検査すべき出力レ
ベルが２値又は多値の何んであっても検査可能となり、
その側定範囲の拡大が基本的回路の変更ないこ行なえる
ものとなる。この発明は、上述のように、ディジタル制
御回路の検査装置として広く利用できる。

【図面の簡単な説明】 図面は、この発明の−実施例を示すブロック図である。

Claims (1)

【特許請求の範囲】
1. １ 被検査品となる第１デイジタル制御回路と、これと
   同一の機能を有する標準品となる第２デイジタル制御回
   路と、上記両デイジタル制御回路に同一のテスト用入力
   信号を印加するテストパターン発生回路と、上記第１と
   第２デイジタル制御回路の対応する出力の一方を被減算
   信号として受け他方を減算信号として受ける減算回路と
   、上記減算回路から出力される減算出力が正の許容値内
   であるか否かを検出する第１の電圧比較回路と、上記減
   算出力が負の許容値内であるか否かを検出する第２の電
   圧比較回路とを具備し、上記第１、第２の電圧比較回路
   の出力の論理合成信号を良否判定出力とすることを特徴
   とするデイジタル制御回路検査装置。