JPS60163147A - リプレ−スメント方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 不発明は、情報処理装置におけるアソシアティブ方式の
バッファについてのリプレースメント方式に関する。

（共通技術） 情報処理装置においては、論理アドレスを実アドレスに
高速に変換するためのアドレス変換バッファや、主起１
．は上の情報の一部を高速のバッファメモリに置くこと
により実効的にアクセスタイムを速くするためのキャッ
シュメモリ等、高速で小容量のバッファを設けることに
より実効的な処理速度をあげる手法が一般に用いられて
いる。

バッファへのマツピングの方式としては、フルアソシア
ティブ方式、セクタ方式、セットアソシアティブ方式等
の方式が採用されているが、バッファとして小量のエン
）　ＩＪしか用意できない場合には、フルアソシアティ
ブ方式が最もよい性能を示すことが知られている。

アソシアティブ方式のバッファは、たとえばフルアソシ
アティブ方式は、一般には連想メモＩＪ　ｉ用いて実現
されるもので、特別のバッファすべき情報の割当ては、
バッファのいずれのエントリに対してもｉＪ能な構成と
なっている。また、セット。

アソシアティブ方式の場合においても、同一セットに属
する複数のエントリ（通常コンパートメントと呼ばれて
いる）の間ではいずれのエントリに対しても割当て可能
となっている。

バッファに対するアクセスは次のように行われる。

即ち、ある情報に対するアクセス要求があった時点でバ
ッファが検索され、対応する情報がバッファ上のあるエ
ントリに登録されている場合には対応するエントリに対
してアクセスが行われる。

対応する情報がバッファ上に存在しない場合には、リプ
レースメント方式に従い、あるエントリを選択しこのエ
ントリに既に割当てられている情報の割当て全解除し、
ここにアクセスの要求された情報を〃［だに割当てるこ
とになる。

（従来技術） 割当てを解除すべきエントリ（ｉ−決別するためのリプ
レースメント方式としては、最も長い間アクセスの行わ
れなかったエントリを選択するＬＲＵ（Ｉｅａｓｔ　ｒ
ｅｃｅｎｔｌｙ　ｕｓｅｄ）方式、最も古く割当ての行
われたエントリヲ選択するＦ’ＩＦＵ（ｆｉ−ｒｓｔ　
ｉｎ　ｆｉｒｓｔ　ｏｕｔ）方式、全くランダム方式択
するランダム方式等が知られている。

リプレースメント方式としては、　ＬＲＵ方式が最もよ
い性能を示すことが知られている。しかしＬＲＵ方式を
厳密に実現しようとすると、各アクセス毎にバッファ上
の全エントリのアクセス情報を更新し、アクセスの行わ
れた順序を常に管理する必要があり、エントリ数が大き
い場合には、時間的なオーバヘッドとハードウェアオー
バヘッドが大となるために、実現が困難であるという欠
点がある。

一方、Ｉｉ’ｌＦＵ方式においては各エンド１７　’Ｉ
ｒ順次指足指定ためのポインタが必要となるだけで、少
いハードウェアでリプレースメントの管理を行うことが
・できる。しかしながらＦＩＦＣＪ　方式の場合には、
アクセス頻度の大小にかかわらずリプレースすべきエン
トリが決められるためにバッファ上で必要な情報が見出
される確率（以後ヒツト率と呼ぶ）がＬＲＴＪ方式に比
べて低くなシ、バッファ設置の効果が低くなるという欠
点がある。

同様に、ランダム方式においても、ヒツト率がＬＲＵ方
式に比べて低いという欠点がある。

（発明の目的） 不発明の目的は、バッファのエントリを複数個のバンク
に分割しリプレースメントリ管理をバンク内の各エント
リ間においてはＬＲＵ方式で行ない、バンク間ではＦＩ
ＦＯ方式で行なうことによシ、比較的少量のハードウェ
アにより、実効的［ＬＲＵ方式に近いヒツト率ヲ笑現で
きるリプレースメント方式全提供することにある。

（発明の構成） 本発明の装置は、複数のブロックに分割され前記ブロッ
クはそれぞれ複数のエントリを有する情報記憶手段と、
前記複数のエントリの中でアクセス後の経過時間が最長
のエン）　ＩＪのアクセスｈｌ［を全前記ブロック毎に
保持ｌ−るエントリアクセス情報保持手段と、前記情報
配憶手段へのアクセスがあったときには前記エントリア
クセス情報保持手段に保持されている情報を更新するエ
ントリアクセス情報更新手段と、前記複数のブロックの
中の１個のブロック金順次指定するブロック順次指定手
段と、前記複数のエントリの中の１つのエントリを新た
なエントリにリプレースするときには前記ブロック順次
指定手段の指定するブロックにおける前記エントリアク
セス情報保持手段の保持するエントリアクセス情報によ
り指定されるエンドＩＪ　ｉリプレース対象エントリと
して選択し前記ブロック順次指定手段全更新するリプレ
ースエントリ決定手段とを含んで構成される。

（実施例） 次に不発明の実施例について図面を参照して詳細に説明
する。

第１図は本発明の＠１の実施例金示すブロック図である
・ 第１図のリプレースメント方式は連想メモリ１と、ブロ
ックカウンタ２と、ＬＲＵ情報テーブル３と、ＬＲＵ情
報更新回路４とを含んで構成される。

連想メモリ１は、不実施例においては、１６ワード（エ
ントリ）からなっている。連想メモリｌにおける各ワー
ドは、キイ部とデータ部とから構成される。

キイ部には、情報のアクセスのためのキイにと、このエ
ントリの有効性を示す有効ビット情報Ｖが置かれる。デ
ータ部には、キイＫに対応するデータＤが格納される。

連想メモリ１は、検索情報として有効ビット情報■とし
て値″′１”とともにキイにとしである値が印加される
と、連想メモリＪの全ワードについて検索が行われ、有
効ビット情報Ｖも含めて検索データと等しい内容をキイ
部としてもつワードに対応するデータＤを、検出された
ワードのアドレスＦ　Ａ即ち一致アドレスとともに出力
する機能をもつ、一致アドレスＦＡは上位２ビツトのブ
ロックアドレスＦＢＡと下位２ビツトのワードアドレス
ＦＷＡの泪４ビットからなる。

また、一致アドレスＦＡで指足されるワードのデータ部
にデータ１）を書込むこともできるようになっている。

連想メモリ１に格納されている１６ワードは。

４個のブロックに分割される。そして、４個のブロック
に関してＦＩＦＯ方式によるブロック選択が行えるよう
にするために、２ビツトのブロックカウンタ２が設けら
れる。

連想メモリ１の４個の各ブロックに格納されている４個
のワードについてのアクセスされた順序を管理するため
に、各８ビツトからなる４ワードのＩ、ＲＵ情報テーブ
ル３が設けられる。１．ＲＵ情報テーブル３の各ワード
は各ブロックに対応しておシ、ブロックカウンタ２の出
力ＲＨＡあるいは連想メモリ１からの一致アドレスＦＡ
の上位２ビ、トであるプロ、クアドレスＦＢＡにょ９ア
ドレスされる。

ＬＲＵ情報テーブル３の各ワードは各２ビ、トからなる
４個のフィールドＬＯ−Ｌ３からなシ、この配列順序が
ブロック内のワードのアクセスされた順序を示している
。すなわち、ＬＯがアクセス後の時間が最も短かいワー
ドを示し、Ｌ３がアクセス後の時間が最も食いワード即
ち対応するブロック内で次に追出しの対象となるワード
を示す。

Ｌ）ｌ、Ｕ情報更新回路４はＬＲＵ情報テーブル３から
読出された情報を現在アクセスの行われた２ビツトのワ
ードアドレスＦＷ＆により更新し、その結果１ＬＲＵ＋
＠報テーブル３に印加しＬ）ＬＵ情報テーブル３を更新
するヶ ＬＲＵ情報更新回路４は、各２ピツトの４個のレジスタ
ＦＬＯ，Ｒ１，Ｒ２，Ｒ，３をもち、各レジスタの出力
は、各々２ビ、トの比較回路Ｃｏ、　ＣＩ、　Ｃ２゜Ｃ
３の一方の入力と４人力のマルチプレクサＭＸと、隣接
する番号の大なる方のレジスタの第１の入力とに印方」
されている、但しレジスタＲＯの第１の入力にはマルチ
プレクサＭＸによシ選択された信号が印加される。また
各レジスタＲＯ〜Ｒ３には、ＬＲＵ情報テーブル３から
の出力ＬＯ〜Ｌｉが各々第２の入°力として入力されて
いる。さらに。

各レジスタＲｏ−Ｒ３には各々値０から３までの初期値
が各レジスタ番号に対応して第３の入力として印加され
ている。

４組の比較回路Ｃｏ−０３の他方の入力には、一致アド
レスＦＡの下位２ビツトであるワードアドレスＦＷＡが
印加されている。

比較回路ＣＯ〜Ｃ３の比較結果が一致した場合に発生さ
れる一致信号ＦＯ〜Ｆ３はエンコーダ臣Ｃに入力される
。エンコードされた２ピツトの出力は、マルチプレクサ
ＭＸに選択信号として印加され、これによりマルチプレ
クサＭＸは一致信号Ｆｉに対応してレジスタＦＬｉの出
力を選択する。

４個のレジスタＲＯ〜Ｒ３は、各々ＬＲＵ更新信号ＵＯ
〜Ｕ３によフ、＠１の入力を、Ｌ　Ｒ’Ｕ情情報セット
信号例よシ第２の人力を、初期設定信号Ｉにより第３の
入力をそれぞれセットできるようになっている。

各レジスタ几０−Ｒ３のＬ凡Ｕ更新信号ＵＯ〜Ｕ３とし
ては、次の信号が印加される。即ち、　ＬＲＵ更新信号
ＵＯとしては、比較回路ＣＯ〜Ｃ３での一致信号ＦＯ〜
Ｆ３の論理和が更新信号Ｕと論理積をとられたうえで印
加される。同様に、Ｌｌ（Ｕ更新信号Ｕ１としては、一
致信号Ｆｌ〜Ｆ３の論理和が、Ｌ　Ｈ，Ｕ更新信号Ｕ　
２としては一致信号Ｆ２とＦ３の論理和が、Ｌ１ｔＵ更
新信号Ｕ３としては一致信号Ｆ２のみがそれぞれ更新信
号Ｕと論理積をとられたうえで印加されることになる。

以上の回路によ）、４個のレジスタＲ，０−Ｒ，３４＝
４に最近アクセスの行われた順にブロック内のワードア
ドレスＦＷＡが格納されることになる。

即ち、アクセスの行われた（一致の検出された）ワード
のアドレスＦＷＡがレジスタＲＯにセットされ＾、レジ
スタＲＯの内容がレジスタＲ１へ、レジスタＲ１Ｏ値が
レジスタＲ２へと一致が検出されたレジスタまでシフト
されることＫなる。

また、連想メモリ１には、リプレースすべきエントリの
アドレスとしてブロックカウンタ２０出力ｚピツ１４（
、ＢＩＬおＩＵ、　ＬＥＬＵｔｒｔ報テーブル３（ＱＬ
３フィールドの抗出しデータ２ビツトＩ（、ＷＡの自１
４ビットがアドレスＩ旨足ぼ号として印刀目されておシ
、連想メモリ１は、このアドレス指定信号で指定される
ワードに対してもアクセスが可能な構成となっている。

つまフリプレースすべきエントリのアドレスとしてはブ
ロックについてはブロックカウンタ２によりｌｌｉ”１
ＦＣＪ方式で、ワードについてｉｄ　Ｌ　Ｂ、　Ｕ情報
デープル３によりＬＲＵ方式で処理されていることとな
るａ 次に、第１の実施例における動作を説明する。

ある値へをキイとしてバッファに対して検索要求がきた
とする。まず、このキイの値Ａが有効ビットとともに、
連想メモＩＪ　１のキイ部に印加され。

連想メモリ１が検索される。

連想メモリ１で一致が検出されたとき、即ち、　一対応
する情報がバッファに登録されている場合には、対応す
るデータ部の値りを読出し、これを要求元に返すととも
に、アクセス状況の更新のために次の処理を行う、即ち
、一致の検出されたワードのアドレス、即ち一致アドレ
スＦへの上位２ビ、）ＦＢＡによフ、ＬＬ−ＩＵ情報テ
ーブル３を絖出し、対応するブロックのＬＯ〜Ｌ３り値
會セ、ト信号Ｓによ、９１．ＲＵＵ新回路３のレジスタ
ＲＯ〜凡３にセットする。セットされた容儀と一致アド
レスの下位２ピツ）ＦＷＡとが比較回路ＣＯ〜Ｃ３で比
較され一致信号Ｆ２が発主される。この一致１１号によ
りＬＲＵ更新信号ＵＯ〜Ｌｌｘが発吏されｋＴこの値ａ
Ｏ＋　ａ１＋　ａ２およびａ３を、ＬＨ，’ＵＵ報テー
ブル３に書戻す。

連想メモリ１で一致が検出されない場合、即ち、対応す
る情報がバッファに登録されていない場合には、次に示
すリプレースメント処理を行う、即ち％まず、ブロック
カウンタ２の値ＲＢＡｉアドレス七して１．　ＲＵ情報
テーブル３を読出す。次にブロックカウンタの値２ビッ
トＲＢ＆と読出された８ビツトのＬ　Ｈ・Ｕ情報の最後
の２ピツト即チＬ３なる■もＷ八と全アドレスとして連
想メモリ１のキイ部に検索を要求されたキイの値Ａを書
込み、キイり値Ａを連想メモリ１に登録する。このあと
、ブロックカウンタ２をカウントアツプする。このブロ
ックカウンタ２のカウントアツプは次の登録。

換言すればリプレースメント処理の準備動作である。

このあと、他の手段によシ、キイの値Ａに対応するデー
タＤを得たのち、この得られた値りを、キイをＡとして
一致の検出される一致アドレス、即ち、キイの値へが登
録された連想メモＩＪ　１のワードのデータ部に書込む
。このアクセスに際しても、　ＬｆＬ［Ｊ情報テーブル
３が更新される。これにより、キイＡｉ−よびデータＤ
の登録が完了し、以後キイの値Ａに対応するデータＤが
バッファ上でアクセスできることになる。

このようにして情報のリプレースメント処理はブロック
内はＬＲ，Ｕ方式にょクアクセス後の時間が最も長いデ
ータを対象として、ブロック間はブロックカウンタ２０
指定によりブロック順にｌｉ’ｌＢ’ＣＪ方式によりお
こなわれることとなる。

なお、バッファの初期化は次のように行われる。

即ち、連想メモリ１は、１６ワードの全ワードの有効ビ
ットｖ＝６クリアすることにょクィニシャライズされる
。また、ＬＲＵ情報テーブル３は５次のようにして初期
設定される。即ちまず、ＬＲＵ更新回路４のレジスタＲ
Ｑ−凡３に初期設定１ぎ号■により、ｏから３θ値をレ
ジスタ番号に対応してセットする（これは、アクセスに
関しブロック内のワード０が最新、３が最古であること
を示している）。次に、ＬＲ，Ｕ情報テーブル３の全ワ
ードにＬＲ，Ｕ更新回路４のＲＯ−Ｒ３の１１良を書込
む・上述のように要求された情報が、バッファ上に登録
されていない場合に対応するデータを他の手段により得
たうえで、得られたデータをバッファ上に登録する必要
があるが、この具体的な方法について、たとえは、アド
レス変換バッファとじて使われた場合について以下に第
４図面の簡単な説明する。この場合キーとしては論理ア
ドレスが対応しデータとしては物理アドレスが対応する
こととなる。

第４図においては、論理アドレスＬＡ、は２８ビツトか
らな９．上位から８ビツトのセグメントアドレスＳＡ、
８ビットのセグメント内ベージ・アドレスＰＡ、１２ビ
ットのページ内バイトアドレスＪＪＡからなっていると
する。論理アドレスＬへを物理アドレスに変換するため
のテーブルとして、セグメントチーフルＳＴおよびペー
ジテーブルＰ１１が主記憶ＭＭ上に用意される。セグメ
ントテープれる各セグメントに対応するセグメント記述
子ＳＩＪから構成される。論理アドレスＬＡのセグメン
トアドレスＳＮで指定されるセグメント記述子８１）ｉ
Ｋは、対応するセグメントに含まれる全ページ全管理す
るためリページテーブルＰＴｉＯ主起憶ＭＭ上の開始ア
ドレスが格納されている。セグメント記述子Ｓ１〕ｌで
指定されるページテーブルＰＴｉ　の論理アドレスＬＡ
のページアドレスＰＡで指定されるエントリｊ即ち、ペ
ージ記述子ＰＤｉＪは、対応するページの主記憶ＭＭ上
の実アドレスを保持している。バッファに要求された情
報が格納されていない場合、即ち、アドレス変換バッフ
ァに、要求された論理アドレスＬＡが登録されていない
場合には、上記に従い、まず、アドレス指定語ＡＳＷを
読出し、セグメントテーブルＳＴの開始番地を得て、論
理アドレスＬＡのセグメントアドレス８Ａで指定される
セグメントチーフルＳＴ上のセグメント記述子８Ｄを読
出し、これで指定されるアドレスから開始するページテ
ーブルＰＴ上の、論理アドレスＬＡのページアドレスＰ
Ａで指定されるページ記述子ＰＤを得て、ここに指定さ
れている実ページアドレスを得る。この得られた実アド
レス金、キイに対応するデータとして、バッファの連想
メモリ１に登録することになる。

次に第２図、第３図によシネ発明の第２の実施例につい
て説明する＝ 第２の実施例においては、各ブロックにおけるＬＲＵ管
理の実施方法が絹１の実施例とは異なっており、ＬＩ−
ＬＵ管理回路５により実現されている。

これは第１の実施例におけるＬＲＵｆＷ［テーブル３と
Ｌ几Ｕ情報更新回路４と等価の機能を果すものである。

第２の実施例においては、連想メモリ１１の４個のブロ
ックの各々がＬＲＵ情報とともにＬＲＴＪ更新を行うＬ
ＲＵ更新回路Ｂｉ（ｉ）内底している。

第２図のリプレースメント方式は連想メモリ１と、ブロ
ックカウンタ２と、ＬＩＥＵ管理回１洛５とから構成さ
れる。ＬＲＵ管理回路５はデコーダＩ）ＥＣとマルチブ
レフサＭＸとＬＲＵ更新回路ＢＯ〜Ｊ３３とからなる。

連想メモリ１で必快な情報が見出された場合には一致ブ
ロックアドレスＦＢ＆がデコーダＤ　Ｅ　Ｃで解読され
ブロックアドレスＦＨＡに対応して信号５Ｅｈｔ＜ｉ＝
ｏ〜３）が生成されて指定のブロックのＩ、ＲＵ更新回
路Ｂｊを起動し当該ブロックのＬｋｌ、Ｕの更新を行な
う。

必要情報が見出されｔい場合にはブロックカウンタ２の
ブロックアドレスＲＢ＆の指示するＩ、ＲＵ更新回路Ｂ
ｉの出力であるワードアドレスＲｆｆｌｉをマルチプレ
クサＭＸにより選択しこのワードアドレスをリプレース
すべきエントリのアドレスとして使用する。

第３図にＬＲＵ更新回路Ｂｉの詳細回路図を示す。第３
図ｖ＋４−目のＬ　ＲＵ更新回路はデコーダＤＥＣと６
個すフリッグ７０ツブＦＦｏｒ　〜ＦＦ２ｓと。

アントゲ−）ＡＯ〜Ａ４とエンコーダＥＮＣとから構成
されている。

Ｉ、ＲＵ更新回路Ｂｌはｉ番目のブロックの４個の各エ
ントリＬＯ−Ｌ３のアクセス関係情報を保持し、新たな
アクセスがあった場合にはこれを更新し、更にアクセス
後の時間がもっとも長いエントリの情報全出力する機能
を有している。アクセス関係情報の保持に６個の７リツ
プ７０ツブを使用している。フリップ７０ツブＦＦｊｋ
（ｊくｋ）はエントリＬｊがアクセスさ供ろｌときにセ
ットされエントリＬｋがアクセスされたときにリセット
されエントリ　ＬＩＣｌ〜に、ｌ〜ｊ）がアクセスされ
たときには従前の信金保持してアクセス情報を更新保持
する。７リツプ７コツプＦＦｊｋがセットされていると
きはエントリＬｊがエントリＬｋよシ後からアクセスさ
れノヒことを示すこととなる。

リセットの場合はその逆を示す。このようにすることに
より７リツプフロツプＦＦｊｍ　がセットされフリップ
７０ツブＦＦｍｋがリセットされて因るト＠ｖｃｒ、ユ
エントリＬｍはアクセス後の時間がもっとも長いエント
リであることとなる。アンドゲートＮ。ｐ　Ａ１１　Ａ
ｍおよびＡ、の出力■。＋　’１＋　工２および■３は
それぞれエントリＬｏｔ　ＬＩＴ　Ｌ２．Ｌ３がアクセ
ス後の時間がもっとも長いとき論理”１”となシ、他は
論理″０”となる。

１１ｔｌＪとして鳳番目のフ゛ロックのエントリのアク
セスの新しい順を１．ｏ、Ｌ、、Ｌ、、Ｌ３とし、エン
トリＬ！に新たにアクセスがあった時のことを考える。

当初は７リツプ７０ツブ”ＦＯＩ　＋　”ＦＯ２＋　”
Ｏｌ　ｒＦｌ！　ｐ　”Ｒ３ｅ　ＦＦ２３　はすべてセ
ット状態にあシアクセスの順序を保持している。ｉ番目
のブロックのエントリＬ２にアクセスがあると、一致ワ
ードアドレスＦＷＡがテコードされ信号Ｐ２によりフリ
ップフロップＦＦＯ２、ＦＦＩ！　かリセットされ７リ
ツプフロツプＦＦ２．がセットされアクセス順序ｋＬ＋
＋　ｈＯ，ＬＩＴＬｓ　と更新する・この状態ではアン
ドゲートＡ。ＨＡ、、　Ａ２．　Ａ３の出力ＩＯ＋１１
＋１、、Ｉ３はそれぞれ論理”’−ｂ″、′０”、”０
′”。

”１′′であシエンコーダＥＮＣにしじ１１”なるワー
ドアドレスＲ，ＷＡ　ｊを出力している。

以上、不発明の２つの実施例ではリプレースの対象とな
る全エントリを複数のブロックに分割し、ブロックの間
ではＦＩＦＯ方式で、ブロックの内部ではＬＲＵＪｊ式
でリプレースを行うことによシ、完全なＬ　ｌ（、Ｕ方
式によりリプレースケ行う場合に比べて極めて小量の）
・−ドウエアでかつ、完全ＬＲＪＪ方式で得られるのヒ
はぼ等しい性能Ｆｉｌｌることかできる。不実施例にお
いては、４エントリにおけるＬＲＵ方式リプす−スメン
トリ笑現のために。

８ビツトのＩ４Ｕ情報を用意し、この８ビツトニもエン
トリの使用順序をエントリのアドレスで格納し、比較回
路およびデータ転送回路によ、９　ＩＪＵ情報を更新す
る方式を採用しているが、本発明はこれらに限足される
ものではなくアクセスの順序情報をエンコードして６ビ
ツト、あるいは５ビツトで管理すること（コよく知られ
ており、また不実施例で示した以外のＬＲＵ順序更新回
路を用いることも勿論可能である。

また、不実施例の説明においてｆｄ、ＬＨ，Ｕ情報更新
回路が前述の動作を行うための制御回路の具体的な説明
に関しては、本発明の主旨とは直接関係がないので省略
しであるが通常知られている方法により容易に実現可能
であることは明らかである・ 一、ｆｆｃ、ＬＩ３・Ｕ情報更新回路において４個のレ
ジスタＲＯ−Ｒ３を使用したが不発明はこれに限足され
るものではなく、ＬＲＵ情報テーブルのメモリに対して
厘接処理全行うように構成することも可能である。

また、連想メモリのワード数も１６ワードに限足される
ものでなく％たとえば、３２ワードあった場合には、各
々４ワードからなる８ブロツクに分割し、３ビツトのブ
ロックカウンタにより、ブロック間で１ｄＦｉＦＯのリ
プレースメント全実現することができる。

（発明の効果） 不発明にはリプレース方式としてＬＨ，Ｕ方式とＦＩＦ
Ｏ方式とを併用することによシ完全Ｉ、ＲＵ方式に比し
大１ｈにハードウェア量を削減できしかもほぼ等しいヒ
ツト率をうることができるという効果がある。

【図面の簡単な説明】

第１図は不発明の第１の実施例を示すブロック図、第２
図は不発明の第２の実施例を示すブロック図、第３図は
絹２図に使用するＩＡＬ［Ｊ更新回路を示すプＯ，ｙり
図、第４図は各実施例に訃いて想定するバッファによら
ないアドレス変換の方式を示す変換図である。 １・・・・連想メモリ、２・・・・・・ブロックカウン
タ、３・・・・・ＬＬ（、Ｕ情報テーブル、４・・・・
・・Ｌ几Ｕ情報更新回路、５・・・・・・Ｌ　Ｈ，Ｕ管
理回路、ＲＯ−Ｒ３・・・・・・レジスタ、ＣＯ〜Ｃ３
・・比較回路、ＭＸ・・・マルチプレクサ、Ｆ（１〜Ｆ
３・・　一致信号、ＥＮＣ・・・エンコーダ、ＬＬ６−
１３・・・・Ｌ　１（、Ｕ更新信号、Ｓ・・・ＬＲＵ情
報セット市号、■・・　初期設定信号、Ｕ・・・・更新
信号、Ｂｏ−Ｂ；・・・・ＬＲＵ更新回路、１）ＥＣ・
・・・デコーダ、ＦＦｏ＋　〜ＦＦ２ｇ−−７リツプフ
ロツグ、Ａｏ−Ａ４・・・　アンドゲート、ＬＡ・・・
　論理アドレス、ＳＡ・・・・・セグメントアドレス、
ＰＡ・・・・ページアドレス、　ＢＡ・・印・バイトア
ドレス、ＡＳＷ・・・アドレス空間指定ｍ、ＳＴ・・セ
グメントテーブル、　ＰＴ・・・・・・ページテーブル
、ＳＤ・・・・−セグメント記述子、Ｐｌ）・・・ペー
ジ記述子、ＭＭ・・・・主汚ど憶。 第２閃 第４図

Claims (1)

1. 【特許請求の範囲】 複数のブロックに分割され前記ブロックはそれぞれ複数
   のエンドＩＪ　ｉ有する情報記憶手段と、前記複数のエ
   ントリの中でアクセス後の経過時間が最長のエントリの
   アクセス情報を前記ブロック毎に保持するエントリアク
   セス情報保持手段と、前記情報記憶手段へのアクセスが
   あったときには前記エントリアクセス情報保持手段に保
   持されている情報を更新するエントリアクセス情報更新
   手段と、 前記複数のブロック中の１個のブロックを順次指定する
   プロ、り順次指定手段と、 前記複数のエントリの中の１つのエン）　ＩＪを新たな
   エントリにリプレースするときには前記ブロック順次指
   定手段の指定するブロックにおける前記エントリアクセ
   ス情報保持手段の保持するエントリアクセス情報によシ
   指定されるエントリをリプレース対象エントリとして選
   択し前記ブロック順次指定手段を更新するリプレースエ
   ン）　ＩＪ決定手段とを含むこと’ｆｒ　％　徴とする
   リプレースメント方式。