JPS6016087A - ルミナンスおよびクロミナンス信号の位相調整方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル・テレビジョン受像機におけるル
ミナンスおよびクロミナンス信号の位相調整方法に関す
る。

従来の技術および発明が解決しようとする問題点 最近、標準の中間周波部からの複合ビデオ信号をディジ
タル技術によって処理するテレビジョン受像機が設計さ
れている。アナログ受像機の場合と同様に、クロミナン
ス成分およびルミナンス成分は処理および強調のために
分離され、次いでマトリックス回路で再合成され、表示
管を駆動するための、赤、青および緑（ＲＧＢ）のカラ
ー信号を発生する。ディジタル領域でマ）　ＩＪソック
ス理を実行するための回路は、アナログのマ）　ＩＪワ
ックス比べて比較的多数の回路要素が必要となる傾向に
ある。従って、現在のディジタル・テレビジョンのシス
テムでは、マトリックス処理を行なう前にディジタル形
式のクロミナンスおよびルミナンス信号がアナログ形式
に再変換され、従来のアナログのマトリックス回路が使
われる。（例えば、アイイイイースペクト／ｌ／　（Ｉ
ＥＥＥ　Ｓｐｅｃｔｒｕｍ）の１９８３年２月号、第３
９〜４３頁に記載された、イー・ラーナー（Ｅ−Ｌｅｒ
ｎｅｒ）氏による［デ（ジタル・テレビジョン二大規模
集積回路にかけるメーカー（ＭａｋｅｒｓＢｅｔ　ｏｎ
　ＶＬＳＩ）Ｊと題する論文参照。）一般に、再変換さ
れたアナログ信号は、多重化されたクロックすなわちス
イッチング信号成分を含んでいる。これらのスイッチン
グ成分は、マトリックス処理される前にそれぞれのアナ
ログ信号を低域濾波することによって除去される。クロ
ミナンス信号およびルミナンス信号は異なる帯域幅を有
するので、異なるスペクトル特性を有するフィルタがそ
れぞれの信号処理経路において使われる。異なるフィル
タは、異なる群遅延を呈する。望ましくないことには、
この異なる群遅延はマトリックスに先行するクロミナン
スおよびルミナンス信号の位相関係を不整合にする。信
号を旨くマ）　ＩＪワックス理するためには、処理され
たクロミナンスおよびルミナンス信号の位相が一定の関
係に保持されていなければならないことはテレビジョン
設計者によく知られている。従って、アナログのマトリ
ックス回路に先行する低域通過アナログフィルタによっ
て生じる群遅延差を補償するための手段を受像機に設け
ることが必要である。

問題点を解決するための手段 本発明は、ディジタル的に処理されたクロミナンス信号
およびルミナンス信号をディジタル・アナログ変換する
タイミングを調整することによってクロミナンスおよび
ルミナンスの位相差の補償を行なうものである。ディジ
タル・アナログ変換器に供給されるディジタル信号は、
処理されたデータ・サンプル周期の重要な部分、すなわ
ち、システム−クロック周期については、公称上安定で
ある。このため、一定の時間範囲にわたって、データが
ディジタル　アナログ変換器にストローブ・ぐルスによ
って取シ込まれ、信号に対して増分の位相調整が可能と
なる。ストローブ・・々ルスによる位相調整は、複数の
システム・クロックの位相を発生させ、その中の適当な
りロック位相をディジタル・アナログ変換器のストロー
ブ制御に多重化することによって実行される。大きな増
分のタイミング調整すなわち位相合わせは、それぞれの
信号経路にクロック制御されるレジスタ段を設けること
によって実現される。

実施例 第１図は、ディジタル−テレビジョン受像機におけるビ
デオ信号処理経路を全体的に示すプロ。

り線図である。第１図で、通常のアナログ−チューナお
よび中間周波回路１１は、アンテナ１０から放送信号を
受信し、その出力１２にベースバンド複合ビデオ信号を
発生する。このベースバンドのビデオ信号は、例えば、
色副搬送波周波数の４倍、すなわち１４．３２ＭＨ２の
サンプル周波数でクロック制御されるアナログ−ディジ
タル変換器（以下、ＡＤ変換器という。）１３によって
ディジタル形式、例えば２の補数化による２進ｔＪ？ル
ス符号変調信号に変換される。クロック信号は、ビデオ
信号のカラー・バースト基準に位相ロックされた（５） 発振器１６によって発生される。この実施例では、発振
器１６がバースト信号のディジタル・サンプルを受け取
るように結合されているが、この発振器は中間周波出力
１２に直接接続してもよい。

ＡＤ変換器１３から得られるディジタル形式の複合ビデ
オ信号は、例えば、くシ形フィルタ１４によってルミナ
ンス成分とクロミナンス成分に分離される。ルミナンス
成分は、ルミナンス処理回路１５において、ディジタル
技法によって適当に処理される。複合ビデオ信号のクロ
ミナンス成分のカラー混合信号成分、例えば、（Ｒ−Ｙ
）信号および（Ｂ−Ｙ）信号は（Ｒ−Ｙ）処理回路１８
および（Ｂ−Ｙ）処理回路２０で適当に処理される。処
理されたルミナンスおよびクロミナンスの信号成分は、
それぞれディジクル・アナログ変換器（以下、ＤＡ変換
器という。）２８，３０．３２に供給される。ＤＡ変換
器２８，３０．３２は処理されたディジタル信号をアナ
ログ形式の信号に変換する。このアナログ形式の信号は
アナログ−フィルタ３４．３６および３８で低域濾波さ
れる。低域濾波されたルミナ（６） シスおよびクロミナンス信号は、ＲＧＢ信号を発生する
アナログ・マトリックス４０で合成される。

通常、ルミナンス信号およびクロミナンス信号の処理は
、システム・クロックに同期して実行される。しかしな
がら、カラー混合信号の帯域幅がルミナンスの帯域幅よ
り相当狭いから、より低いサンプル周波数で処理するた
めに、カラー混合信号のサンプルは抜き取られかつ補間
される。より低いサンプル周波数はＡＤ変換器のサンプ
リング周波数の約数であって、回路１６におけるＡＤ変
換器のサンプリング−クロックをカウント・ダウンする
ことによって発生される。

ルミナンス信号に施される信号処理の関数は、クロミナ
ンス信号に施される関数とは異なる。このため、処理さ
れたルミナンス成分およびクロミナンス成分間には遅延
差が発生する。この遅延差は、周期処理システムの場合
、システムのサンプル周期の整数倍である。この遅延差
は、位相の進んでいる信号経路にクロック制御された遅
延段、例えばシフト・レジスタを挿入することによって
補正することができる。要素２２．２４および２６は、
整数サンプル位相差すなわち遅延差を補償するだめのレ
ジスタが挿入される箇所を示す。

また、各カラー混合信号間には、整数サンプルの位相遅
延差が存在する。この遅延は、遅延レジスタ２４および
２６の遅延段の数を適当に調整することによって補償す
ることができる。

次に、フィルタ３４．３６および３８について考えてみ
る。ルミナンス信号は約４　ＭＨｚの帯域幅を有する。

従って、フィルタ３４は約４ＭＨ２のところで３　ｄＢ
のカットオフを有する。（Ｒ−Ｙ）および（Ｂ−Ｙ）信
号は、通常Ｉ　ＭＨｚ以下の帯域幅を有し、フィルタ３
６および３８は適当に対応するカットオフ周波数を有す
る。フィルタの設計分野の当業者は、相当具なるカット
オフ周波数を有する低域通過のアナログ・フィルタが異
なる群遅延を示すことは容易に理解できるだろう。第１
図の回路において、フィルタ３６／３８および３４間の
異なる群遅延によって、マトリックス４０におけるルミ
ナンス成分およびクロミナンス成分間に位相遅延差が導
入される。この位相遅延差がサンプル周期よりも大きい
と、レジスタ２２もしくはレジスタ２４／２６中に、別
の遅延段を導入することによって粗く補償することはで
きる。すなわち、フィルタ３４．３６および３８により
、（１２におけるルミナンス−クロミナンス位相関係に
比較して）ルミナンスがクロミナンスより位相が進むと
、遅延段が遅延レジスタ２２に追加され、濾波に先立っ
てルミナンス信号を予め遅延させ、その結果、マトリッ
クスの入力では位相の粗い再調整が行なわれる。位相遅
延差がサンゾル周期よシも小さいと、位相の微調整がＤ
Ａ変換器のタイミング制御の位相を調整することによっ
て行なわれる。

基本的な並列−人力のＤＡ変換器は、アナログ出力が、
論理入力の状態を絶えず反映するという特性を持ってい
る。この基本的ＤＡ変換器の前にラッチがＤＡ変換器と
一体的あるいは別個に入れられると、装置は、変換器に
ダート入力される、すなわ執ストローブ入力される入力
信号にのみ応答する。

この特性はデータが連続的に生ずるデータ・シス（９） テムでは特に有効であるが、ＤＡ変換器は特定の時間に
応答し、次のストローブ・・ぐシスが生ずるまでアナロ
グ出力を一定に保持することが望ましい。

この意味において、入力ラッチが先行するＤＡ変換器は
、ディジタル入力、アナログ出力で多分無限の保持時間
を有するサンゾル−ホールド回路と考えることができる
。このよりなりＡ変換器の例としては、ティーアールダ
ブリュー（ＴＲＷ）コーポレーシＥｌ　７　（Ｃｏｒｐ
ｏｒａｔｉｏｎ）のＴＤＣ１０１６Ｊ　”モノリシック
・ビデオＤ／Ａ変換器”（Ｍｏｎｏｌｉｔｈｉｃ　Ｖｉ
ｄｅｏ　Ｄ／ＡＣｏｎｖｅｒｔｅｒ）　、ン＝　−（Ｓ
ｏｎｙ）　ニア−ポレーション（Ｃｏｒｐｏｒａｔｉｏ
ｎ）の”　ＣＸ２００５１Ａ１０−ビットＤ／Ａ変換器
”がある。また、１９８０年２月２８日発行のエレクト
ロニクス（Ｅｌｅｃｔｒｏｎｉｃｓ）の第１２５−１３
１頁に掲載のビー・アマゼイーン（Ｂｅ　Ａｍａｚｅｅ
ｎ）他による、“モノリシックｄ−ａ変換器が単一電源
で動作する”（Ｍｏｎｏｌｉｔｈｉｃ　ｄ−ａ　ｃｏｎ
ｖｅｒｔｅｒ　ｏｐｅｒａｔｅｓ　ｏｎｓｉｎｇｌｅ　
５ｕｐｐｌｙ）と題する論文がある。

第２図（Ａ）を参照すると、波形Ａはシステム・クロッ
クであシ、その周期はディジタル・サンプル（１０） 周波数の逆数に等しい。回路要素、例えば、レジスタ２
６およびＤＡ変換器３２間の波形を検討してみると、デ
ータ・サンプルはクロックの正方向への遷移に応答して
変化する。サンプルが新しい正しい値（波形Ｂ）をとる
ためには、有限の時間、ＴＡが必要である。また、ＤＡ
変換器はストローブ入力信号によって制御される入力デ
ータ・ラッチを含んでおり、ＤＡ変換時間がＴＢに等し
い場合を考えてみる。公称上、正しいデータがＤＡ変換
器のデータ入力端子（サンプル周期ｎの場合、時間Ｔ１
もしくは時間Ｔ１の後）に生ずるまでストロニブ・ノ４
’シスは供給され得ない。時間Ｔ１でクロック制御され
るストローブ・・ぐシス（波形Ｃ）の場合、正しいアナ
ログ振幅は時間Ｔ２でＤＡ変換器の出力に現われ、周期
Ｔｅ３間そのままの状態で、その後新しい変換が開始す
る。

ストローブ−クロック・ノＲシスの位相をシフトさせる
と（波形Ｄ）、出力サンプルを遅延させる効果がある。

図示されている例の場合、制御クロックの前縁が時間Ｔ
１から時間Ｔ３に遅延されると、変換された出力サンプ
ルは時間Ｔ２から時間Ｔ４に遅延され（波形Ｅ）、もし
くはクロック信号が１３５°遅延される。ストローブ・
クロックの前線はＴＩおよびＴ５の区間の間ではどこへ
でも変えることができ、従って出力信号に対してかなり
の位相遅延調整を行なうことができる。

次に、第２図の）を検討してみる。波形ＦがＤＡ変換器
３０に供給されるストローブ信号であシ、波形ＧがＤＡ
変換器２８に供給されるストローブ信号であると仮定す
る。また、波形Ｅの信号に対応する同一のディジタル信
号がＤＡ変換器２８および３０の信号入力端子に供給さ
れるものとする。波形Ｅの破線はＤＡ変換器２８のアナ
ログ出力信号を表わす。ＤＡ変換器２８からの信号はＤ
Ａ変換器３０からの信号に比べて、ストローブ信号Ｆに
対するストローブ信号Ｇの遅延量に等しい量だけ遅延し
ている。従って、別個のＤＡ変換器から供給される２つ
の信号の位相はそれぞれのストローブ・パルスの位相調
整によって個別に調整することができる。位相調整可能
な量は、有効データがＤＡ変換器の入力に供給されるサ
ンプル周期の部分に対応する。

第３図は、システム・クロックに対して、離散位相増分
において選択可能なストローブ・・ぐシスを発生するだ
めの装置を示す。この装置は、それぞれ同様の人力−出
力すなわちダート遅延特性を有するディジタル・バッフ
ァ回路Ｂｉが複数個、ｎ個縦続接続されたもので構成さ
れる。破線で丸く囲まれた挿入図は、バッファ回路Ｂｉ
として使われる種々の論理ダートを示し、標準のインノ
々−タ、アンドゲート、オアゲート等が含まれる。各ノ
々ツファの出力信号はその入力信号のレプリカであるが
、例えば５ｎｓだけ時間的に遅延しており、言い換える
と補数化が行なわれ、遅延される。システム・クロック
が供給される入力５０からの遅延、およびどれか特定の
バッファ出力における遅延はその間に生ずるバッファ遅
延を累積する。異なる・９２７７段の出力Ｄｉはスイッ
チ５ｌ−８ｎを介して位相調整クロック出力５１に選択
的に供給される。スイッチＳ１が閉じると、出力ＤＯが
端子５１に結合され、（１３） システム・クロックは何ら遅延が加えられることなく端
子５１に供給される。スイッチＳ３が閉じると、入力５
０における７ステム・クロックはバッファＢ１およびバ
ッファＢ２等のダート遅延によって遅延されて端子５１
に供給される。

これらのスイッチの中の１つだけが制御人力５２によっ
て選択的に閉じられる。制御人力５２は手動制御あるい
は、例えば、メモリ装置４４からの出力信号のような電
子的制御でもよい。

第１図に戻ると、ＤＡ変換器２８．３０および３２の変
換タイミングを設定するためにストローブ・／？ルシス
供給するクロック位相シフター４２は、第３図の回路を
いくつか使って構成される。

製造中に、ルミナンス信号およびクロミナンス信号の位
相を整合させるために必要な増分の位相遅延が決定され
、適当なスイッチ（第３図）を閉じるために必要な情報
は、例えば、電気的にプログラム可能な読出し専用メモ
リ（ＲＯＭ）すなわちＥＰＲＯＭ　４４のような適当な
制御装置に貯えられ、ＥＰＲＯＭ　４４は後でクロック
位相シフター４２を制（１４） 御する。電気的にプログラム可能な制御要素は、周期的
に自動調整する手段を有するようなシステムの場合には
特に望ましいものである。

例えば、レジスタ２２あるいはレジスタ２４のようなレ
ジスタによる遅延段が必要な程十分大きな遅延差は、通
常、設計計算から知ることができ、余分の段は製造前の
設計に含まれる。

最後に、２つの異なるディジタル信号（すなわち、第１
図の（Ｒ−Ｙ）信号および（Ｂ−Ｙ）信号）を単、　−
０ＤＡ変換器、例えば３２の入力に時分割多重化し、次
いでＤＡ変換器の出力で２つのアナログのサンプルおよ
び保持信号によって多重化を元に戻す装置について考え
る。第１の信号の位相は、ＤＡ変換器に供給されるスト
ローブ−ｉ４ルスの一対のデユーティ−・サイクルを調
整することによって、第２の信号に対して調整すること
ができる。この構成の場合、一つ置きのストローブ・・
々シスカ一方の信号（Ｒ−Ｙ）をアドレスし、その間に
生ずる・ぐシスが他方の信号（Ｂ−Ｙ）をアドレスする
。従って、・ぐシスの一方の周期が隣接する・ぐシスに
対して逆に調整されると、多重化−非多重化信号の一方
の位相は他方に対して変えられる。あるいはまた、２つ
の信号の位相は非多重化クロックのクロック位相によっ
て差分的に調整することができる。この例の場合、非多
重化クロックの一方は、ディジタルからアナログ変換の
直後それぞれのアナログ信号をサンプルし、一方、交替
するクロックは変換後の区間における適当な時間におい
て交替するアナログ信号サンプルをサンプルする。

【図面の簡単な説明】

第１図は、ディジタル・アナログ変換後、アナログ・フ
ィルタによって発生される位相差を予め補償するように
、ディジタル信号の位相を調整するための回路を含んで
いるディジタル・テレビジョン受像機のブロック線図で
ある。 第２図は、ＤＡ変換器がそのアナログ出力信号上に有す
る信号を遅延させる効果を示すタイミング図である。 第３図は、選択可能な位相のクロック信号を発生させる
だめの回路の略図である。 １０・・・アンテナ、１１・・・アナログ・チューナお
よび中間周波回路、１３・・・アナログ−ディジタル変
換器（ＡＤ変換器）、１４・・・くし型フィルタ、１６
・・・カラー・バースト基準に位相ロックされた発振器
、３４，３６．３８・・・低域濾波アナログ・フィルタ
、４２・・・クロック位相シフター、４４・・・電気的
にプログラム可能な読出し専用メモリ（Ｅ　ＰＲＯＭ）
。 ４？許出願人　アールシーニーコーポレーション代理人
　渡　辺　勝　徳 （１７）

Claims (1)

【特許請求の範囲】
1. （１）基準信号と同期して動作する別々のディジタル信
   号処理経路において、ビデオ信号の二つの信号成分をデ
   ィジタル的に処理し、さらに別の処理を行なうために、
   処理された前記二つのディジタル信号成分を、一つもし
   くはそれ以上のディジタル・アナログ変換器でアナログ
   信号に変換するテレビジョン・システムにおいて、前記
   アナログ信号の位相を差動的に調整する方法であって、
   同期信号に応答する前記基準信号に同期して前記ディジ
   タル・アナログ変換器を動作させること、および 前記基準信号に対して前記同期信号の位相を選択的に調
   整することを特徴とする前記位相調整方法。