JPS60159919A - ほぼ零温度係数を有するバイアス電流基準回路 - Google Patents
ほぼ零温度係数を有するバイアス電流基準回路Info
- Publication number
- JPS60159919A JPS60159919A JP59281893A JP28189384A JPS60159919A JP S60159919 A JPS60159919 A JP S60159919A JP 59281893 A JP59281893 A JP 59281893A JP 28189384 A JP28189384 A JP 28189384A JP S60159919 A JPS60159919 A JP S60159919A
- Authority
- JP
- Japan
- Prior art keywords
- temperature coefficient
- bias current
- transistor
- current
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明は、一般的には基準回路に関するものでアシ、
よシ詳細には、所定の温度において零に近い温度係数を
有する電流バイアス源（ンース）を与える回路に胸する
。
よシ詳細には、所定の温度において零に近い温度係数を
有する電流バイアス源（ンース）を与える回路に胸する
。
背景技術
バイアス電流が設定される普通の電圧基準は。
１△ＶＢＢ バイアス電流基準回路”と題する米国出願
部３５０，０６２号として係属中であシ１本願の譲シ受
は人に譲渡された特許出願において、ＲＯ（ｌｅｒ１１
’−ｈａｔｉｎｇによシ教示される。２個のトランジス
タの△ＶＢＢである。Ｗｈａｔｌｅｙが示すように、△
ＶＢＩ！ 電圧は、既知の正の温度係数を有する。基準
電流を与えるのに使用される抵抗・もまた、既知の正の
温度係数を有する。ΔＶ□バイアス電流基準回路は。
部３５０，０６２号として係属中であシ１本願の譲シ受
は人に譲渡された特許出願において、ＲＯ（ｌｅｒ１１
’−ｈａｔｉｎｇによシ教示される。２個のトランジス
タの△ＶＢＢである。Ｗｈａｔｌｅｙが示すように、△
ＶＢＩ！ 電圧は、既知の正の温度係数を有する。基準
電流を与えるのに使用される抵抗・もまた、既知の正の
温度係数を有する。ΔＶ□バイアス電流基準回路は。
ＶＢｇバイアス電流基準回路より低い温度係数を示すけ
れども、Δｒ□回路の温度係数は、抵抗の温度係数によ
シ決定され、零ではない。
れども、Δｒ□回路の温度係数は、抵抗の温度係数によ
シ決定され、零ではない。
発明の要約
本発明の目的は、改良されたバイアス電流基準良された
バイアス電流基準回路を提供することである。
バイアス電流基準回路を提供することである。
本発明の以上及び他の目的を実行する場合、４を零温度
係数を有するバイアス電流基準回路が、１形式にて提供
される。第１バイボー２・トランジスタを含む基準電圧
部分は、バイアス電流に比例する基準電圧を与える。基
準電流部分は、基準電圧部分に結合され、第２パイボー
２・トランジスタと、それぞれ第１．第２の所定温度係
数を有する第１及び第２抵抗を含む。ベース、エミッタ
間の電圧差ΔＦｉｍｌは、第３の所定の温度係数を有す
る。基準電流部分は、ΔＶ□及び第１と第２抵抗の抵抗
値に比例する基準電流を与える。第１及び部分に結合さ
れ、基準電流に比例するバイアス電圧を、バイアス電流
部分及び出力部分の両方に与える。出力部分は、取付け
られた負荷に応答して出力バイアス電流を供給する。
係数を有するバイアス電流基準回路が、１形式にて提供
される。第１バイボー２・トランジスタを含む基準電圧
部分は、バイアス電流に比例する基準電圧を与える。基
準電流部分は、基準電圧部分に結合され、第２パイボー
２・トランジスタと、それぞれ第１．第２の所定温度係
数を有する第１及び第２抵抗を含む。ベース、エミッタ
間の電圧差ΔＦｉｍｌは、第３の所定の温度係数を有す
る。基準電流部分は、ΔＶ□及び第１と第２抵抗の抵抗
値に比例する基準電流を与える。第１及び部分に結合さ
れ、基準電流に比例するバイアス電圧を、バイアス電流
部分及び出力部分の両方に与える。出力部分は、取付け
られた負荷に応答して出力バイアス電流を供給する。
本発明の以上及び他の目的、特徴及び利点は。
次の図面に関連して行なわれる以下の詳細説明によシ、
よシ明確に理解されるであろう。
よシ明確に理解されるであろう。
本発明の詳細な説明
第１図に図示されるのは、一般に基準電圧部分１１、基
準電流部分１２．バイアス電圧部分１６．バイアス電流
部分１４．及び出力部分１５よシなるバイアス電流基準
回路１０である。％定の（８１）ｅ ｃｉｆｉｃ）Ｎチ
ャネル及びＰチャネルＭＯ５ドア′ンジスタ及びバイポ
ーラ・トランジスタが図示されているが。
準電流部分１２．バイアス電圧部分１６．バイアス電流
部分１４．及び出力部分１５よシなるバイアス電流基準
回路１０である。％定の（８１）ｅ ｃｉｆｉｃ）Ｎチ
ャネル及びＰチャネルＭＯ５ドア′ンジスタ及びバイポ
ーラ・トランジスタが図示されているが。
バイアス電流基準回路１０は、完全に処理技術を逆に（
即ちＰチャネルをＮチャネルに）することによシ、又は
他の形のトランジスタを使用することによｐ実見するこ
とができる。基準電゛正部分１１は、コレクタ及びベー
スを、第１供給電圧ＦＤＤを受ける端子に、ともに接続
させたバイボー９ ＮＰＮト２ンジスタ１６よシなる。
即ちＰチャネルをＮチャネルに）することによシ、又は
他の形のトランジスタを使用することによｐ実見するこ
とができる。基準電゛正部分１１は、コレクタ及びベー
スを、第１供給電圧ＦＤＤを受ける端子に、ともに接続
させたバイボー９ ＮＰＮト２ンジスタ１６よシなる。
好ましい実施例の形式では、供給電圧ＶＤＤは正である
。トランジスタ１６のエミッタは、Ｐチャネル・トラン
ジスタ１７のソースに接続される。トランジスタ１７は
、そのゲートをドレインに接続することによシダイオー
ド栴成（ｄｉｏｄｅ−ｃｏｎｆｉｇｕｔｔｔｄ） にさ
れる。
。トランジスタ１６のエミッタは、Ｐチャネル・トラン
ジスタ１７のソースに接続される。トランジスタ１７は
、そのゲートをドレインに接続することによシダイオー
ド栴成（ｄｉｏｄｅ−ｃｏｎｆｉｇｕｔｔｔｄ） にさ
れる。
基準電流部分１２は、コレクタ及びベースを供給電圧’
Ｉ）Ｄを受ける端子に、ともに接続させたバイポーラＮ
ＰＮ ） ７’ンジスタを具える。トランジスタ２０の
エミッタは、抵抗２１の第１端子に接続される。抵抗２
１の第２端子は、抵抗２２の第１端子に接続される。抵
抗２２の第２端子は、Ｐチャネル・トランジスタ２４の
ソースに接続される。トランジスタ２４０ゲートは、ト
ランジスタ１７のゲートに接続される。
Ｉ）Ｄを受ける端子に、ともに接続させたバイポーラＮ
ＰＮ ） ７’ンジスタを具える。トランジスタ２０の
エミッタは、抵抗２１の第１端子に接続される。抵抗２
１の第２端子は、抵抗２２の第１端子に接続される。抵
抗２２の第２端子は、Ｐチャネル・トランジスタ２４の
ソースに接続される。トランジスタ２４０ゲートは、ト
ランジスタ１７のゲートに接続される。
バイアス電圧部分１３は、ドレインをトランジスタ２４
のドレインに接続させたＮチャネル・トランジスタ２６
を具える。トランジスタ２６のゲートは。
のドレインに接続させたＮチャネル・トランジスタ２６
を具える。トランジスタ２６のゲートは。
出力″イアＸ′ｆ−流を与えるトラ′ジｙ、１２６のト
。
。
レインに接続される。トランジスタ２６のソースは、第
２供給電圧ＶＢＢに接続される。好ましい実施例の形式
では、供給電圧’ｓｇは最大の負供給電圧である。
２供給電圧ＶＢＢに接続される。好ましい実施例の形式
では、供給電圧’ｓｇは最大の負供給電圧である。
バイアス電流部分は、ドレインをトランジスタ１７のド
レインに接続させ九Ｎチャネルトランジスタ２８を具え
る。トランジスタ２８のゲートは、トランジスタ２６の
ゲートに接続される。トランジスタ２８のソースは、供
給電圧ＶｇＢに接続される。
レインに接続させ九Ｎチャネルトランジスタ２８を具え
る。トランジスタ２８のゲートは、トランジスタ２６の
ゲートに接続される。トランジスタ２８のソースは、供
給電圧ＶｇＢに接続される。
出力部分１５は、ゲートをトランジスタ２４及び２６の
ドレインに接続させたＮチャネル・トランジスタ２６を
具える。トランジスタ２９のソースは。
ドレインに接続させたＮチャネル・トランジスタ２６を
具える。トランジスタ２９のソースは。
供給電圧ＶＢ８に接続され、トランジスタ２９のドレイ
ンは、出力端子６０を与える。出力負荷３１は。
ンは、出力端子６０を与える。出力負荷３１は。
第１端子を出力端子３０に接続させ、第２端子を供給電
圧ＶＤＤに接続させる。
圧ＶＤＤに接続させる。
動作中線、トランジスタ１６は、そのベース、工ミッタ
電極の間に第１ＶＢ１１１！圧を発生し、トランジスタ
２０は、その電流電極の間に第２ ＶＢＩＢ電圧を発生
する。ΔＶＢＩｃ１１Ｌ圧は、抵抗２１．２２間に発生
され、それら抵抗は、トランジスタ２４及び２６を介し
て基準バイアス電流即ち１１を与える。トランジスタ２
４は、トランジスタ１７と２４が、同一のチャネル電流
密度を有する如きチャネル幅対チャネル長の比（ｒａｔ
ｉｏ） を具えるように構成される。したがって、トラ
ンジスタ２４のゲート、ソース間の電圧は、トランジス
タ１７のゲート、ソース間の電圧に実質的に等しい。ト
ランジスタ１６，１７゜２０及び２４と、抵抗２１及び
２２よシなるループに。
電極の間に第１ＶＢ１１１！圧を発生し、トランジスタ
２０は、その電流電極の間に第２ ＶＢＩＢ電圧を発生
する。ΔＶＢＩｃ１１Ｌ圧は、抵抗２１．２２間に発生
され、それら抵抗は、トランジスタ２４及び２６を介し
て基準バイアス電流即ち１１を与える。トランジスタ２
４は、トランジスタ１７と２４が、同一のチャネル電流
密度を有する如きチャネル幅対チャネル長の比（ｒａｔ
ｉｏ） を具えるように構成される。したがって、トラ
ンジスタ２４のゲート、ソース間の電圧は、トランジス
タ１７のゲート、ソース間の電圧に実質的に等しい。ト
ランジスタ１６，１７゜２０及び２４と、抵抗２１及び
２２よシなるループに。
′ キルヒホッフの電圧法則を適用すれば、その式は；
ＶＢＲｌ ６− ＶＢｎ ２０−ΔＶＢｇ＝０ただし、
ＶＢ、１６とＶＢ１１２０ は、トランジスタ１６と２
０．それぞれの、ペース、エミッタ電圧を表し。
ＶＢＲｌ ６− ＶＢｎ ２０−ΔＶＢｇ＝０ただし、
ＶＢ、１６とＶＢ１１２０ は、トランジスタ１６と２
０．それぞれの、ペース、エミッタ電圧を表し。
ΔＦＢＩｍは抵抗２１と２２間に反映されるであろうベ
ース、エミッタ間の電圧差である。トランジスタ２６
は、このゲート、ソース間の電圧ＦＧ８に等しく、基準
電流１１に比例するバイアス電圧を与える。
ース、エミッタ間の電圧差である。トランジスタ２６
は、このゲート、ソース間の電圧ＦＧ８に等しく、基準
電流１１に比例するバイアス電圧を与える。
トランジスタ２６と２８は、トランジスタ２８を介して
比例電流を反射（ｍｉｒｒｏｒ） するように比率が定
められる（ｒａｔｉｏ）。同様にトランジスタ２６ と
２９ハ、）？ンジスタ２６がトランジスタ２９を介して
基準電流に比例する電流を反射（ｍｉｒｒｏｒ） する
ように比率が定められる（ｒａｔｉｏ）。トランジスタ
２９は、負荷３１のような外部負荷に接続されると、出
力電流を与える。
比例電流を反射（ｍｉｒｒｏｒ） するように比率が定
められる（ｒａｔｉｏ）。同様にトランジスタ２６ と
２９ハ、）？ンジスタ２６がトランジスタ２９を介して
基準電流に比例する電流を反射（ｍｉｒｒｏｒ） する
ように比率が定められる（ｒａｔｉｏ）。トランジスタ
２９は、負荷３１のような外部負荷に接続されると、出
力電流を与える。
図示された実施例は、先行技術回路とは異なシ。
基準電流部分１２にて使用される抵抗が、異なる路を与
える。バイアス電流１１は下記のように表わされる： １１＝（ΔＦＢｇ ） ／ （ｐ□十Ｒ１）ただし、こ
れは容易に次のように示されるＶＢＲ＝ （（ｆｆ７’
）／（１７）：ｌ Ｘ １ｎＣＣＩｒａ／Ｉｔ。） ×
（Ａｔｏ／Ｊ１６ ）：＋ただし、に＝ボルツマン定数 Ｔ＝摂氏温度 ｑ＝クーロン電荷 １１６＝トランジスター６をとおる電流、アンペア１Ｂ
＝ ）ランジスタ２０をとおる電流、アンペアＡＢ
＝ ）ランジスタ２０のエミッタ接合面積Ａ、、 ＝
トランジスタ１６のエミッタ接合面積ＶＢよの一般に既
知の温度係数は、略＋３４００ ｐｐｒＩ／℃である。
える。バイアス電流１１は下記のように表わされる： １１＝（ΔＦＢｇ ） ／ （ｐ□十Ｒ１）ただし、こ
れは容易に次のように示されるＶＢＲ＝ （（ｆｆ７’
）／（１７）：ｌ Ｘ １ｎＣＣＩｒａ／Ｉｔ。） ×
（Ａｔｏ／Ｊ１６ ）：＋ただし、に＝ボルツマン定数 Ｔ＝摂氏温度 ｑ＝クーロン電荷 １１６＝トランジスター６をとおる電流、アンペア１Ｂ
＝ ）ランジスタ２０をとおる電流、アンペアＡＢ
＝ ）ランジスタ２０のエミッタ接合面積Ａ、、 ＝
トランジスタ１６のエミッタ接合面積ＶＢよの一般に既
知の温度係数は、略＋３４００ ｐｐｒＩ／℃である。
バイアス電流Ｉ□が零温度係数を持つためには２次の式
が満足されねばならない。
が満足されねばならない。
ｄ／ｄｒ（ｒ、） ＝ ０
上記の式から、バイアス電流Ｉ、の温度係数は。
所定温度の抵抗２１と２２の結合温度係数と△Ｖ□の比
（ｒａｔｉｏ）に等しいことが容易に示されうる。
（ｒａｔｉｏ）に等しいことが容易に示されうる。
そのため抵抗２１と２２の結合温度係数が略＋３４００
ｐｐｍ／℃ならば、はとんど零温度係数の結果となる。
ｐｐｍ／℃ならば、はとんど零温度係数の結果となる。
この結合温度係数は、またｒ ’１の温度係数が比率（
ｒａｔｉｏ）でちるから、正と負の温度係数の両方を有
するよシ、むしろ正であるべきである。不幸に１ も、＋ ３４００１ｐｍ／’Ｃの温度係数を持つ一単一
抵抗成分は、普通の電子的処理では、一般に製造されな
い。
ｒａｔｉｏ）でちるから、正と負の温度係数の両方を有
するよシ、むしろ正であるべきである。不幸に１ も、＋ ３４００１ｐｍ／’Ｃの温度係数を持つ一単一
抵抗成分は、普通の電子的処理では、一般に製造されな
い。
しかし、＋３４００ｐｐｍ／℃よシ極めて大きい及び極
めて小さい正の温度係数を持つ抵抗成分が、ともに同−
集積回路に製造される通！Ｏ５のような多数のプロセス
も存在する。それ故に”：”Ｖ！＋ ３４００ ｐｐｍ
７℃の合成温度係数の抵抗が、＋ ３４００ ｐｐｍ７
℃よシ大きい温度係数を持つ抵抗２１． ＋５４００ｐ
ｐｍ／℃よシ小さい温ｉ係数を持つ抵抗２２の１両抵抗
の重み付合計値をとることで、製造が可能である。抵抗
２１ と２２は、相互に寸法比が定められる（ｓｉｚｅ
ｒａｔｉｏｅｄ）から、有効温度係数は、普通のＭＯ
Ｓプロセスでは一般に到達できない＋３４００ｐｐｍ／
℃の温度係数である。好ましい実施例の形式では、抵抗
２１と２２はｐ”’ 、ｐ＋の抵抗としてそれぞれ製造
される。Ｐ−とＰ→の抵抗を使用することによシ、金属
化を必要としないオーム接触が２個の合成抵抗の間につ
くられる。金属接点は非常に不正確で、それに関連する
可変インビーダンスを鳴し、金属接点を避けることは精
確な温度係数の精度にとシ望ましいことである。あるＣ
ＭＯＳプロセスでは、抵抗２１はタブ（ｔｕ＆）拡散か
らＰ−抵抗として製作され、抵抗２２はソース−ドレイ
ン拡散で戸抵抗として製作される。任意のＣＭＯＳプロ
セスでは、半導体タブが非常に低くドープされる時は、
その結朱為温度係数を有する抵抗ができる。それ故に、
抵抗２１は。
めて小さい正の温度係数を持つ抵抗成分が、ともに同−
集積回路に製造される通！Ｏ５のような多数のプロセス
も存在する。それ故に”：”Ｖ！＋ ３４００ ｐｐｍ
７℃の合成温度係数の抵抗が、＋ ３４００ ｐｐｍ７
℃よシ大きい温度係数を持つ抵抗２１． ＋５４００ｐ
ｐｍ／℃よシ小さい温ｉ係数を持つ抵抗２２の１両抵抗
の重み付合計値をとることで、製造が可能である。抵抗
２１ と２２は、相互に寸法比が定められる（ｓｉｚｅ
ｒａｔｉｏｅｄ）から、有効温度係数は、普通のＭＯ
Ｓプロセスでは一般に到達できない＋３４００ｐｐｍ／
℃の温度係数である。好ましい実施例の形式では、抵抗
２１と２２はｐ”’ 、ｐ＋の抵抗としてそれぞれ製造
される。Ｐ−とＰ→の抵抗を使用することによシ、金属
化を必要としないオーム接触が２個の合成抵抗の間につ
くられる。金属接点は非常に不正確で、それに関連する
可変インビーダンスを鳴し、金属接点を避けることは精
確な温度係数の精度にとシ望ましいことである。あるＣ
ＭＯＳプロセスでは、抵抗２１はタブ（ｔｕ＆）拡散か
らＰ−抵抗として製作され、抵抗２２はソース−ドレイ
ン拡散で戸抵抗として製作される。任意のＣＭＯＳプロ
セスでは、半導体タブが非常に低くドープされる時は、
その結朱為温度係数を有する抵抗ができる。それ故に、
抵抗２１は。
所定寸法にたいし既知の高温度係数を持つように製作す
ることができる。抵抗２２は、非常に強くドープされた
Ｐ＋抵抗であるから、その結果。
ることができる。抵抗２２は、非常に強くドープされた
Ｐ＋抵抗であるから、その結果。
１０００−１５０ＯＦＦｌｌｌ／’Ｃの範囲に、おいて
低温度係数となる。Ｐ−とＰ＋抵抗を使用することによ
シ、必要容積は、Ｐ−の為、シート抵抗率（ｒＡｏ）の
ため、他種の等値抵抗よシ少ない。増加絶対精度は、Ｐ
″″ｌも戸の小さい初期許容度によシ得られる。
低温度係数となる。Ｐ−とＰ＋抵抗を使用することによ
シ、必要容積は、Ｐ−の為、シート抵抗率（ｒＡｏ）の
ため、他種の等値抵抗よシ少ない。増加絶対精度は、Ｐ
″″ｌも戸の小さい初期許容度によシ得られる。
更に、異なる温度係数を有するＰ＋またはＮ＋多結晶（
ｐｏｎｙ）抵抗は、零に近い温度係数を有するバイアス
電流基準回路を与えるのに使用される。特殊の型式のト
ランジスタが検討されたが、他種のトランジスタも使用
可能である。本発明の方法は。
ｐｏｎｙ）抵抗は、零に近い温度係数を有するバイアス
電流基準回路を与えるのに使用される。特殊の型式のト
ランジスタが検討されたが、他種のトランジスタも使用
可能である。本発明の方法は。
ΔＶ□温度係数よシも大きい温度係数を有する第１ａ抗
と＋ ’Ｉ１ｍ温度係数よシ小さい温度係数の第２抵抗
を使用することである。次に、第１と第２抵抗は、ΔＦ
ｉ１ｍ温度係数に等しい合成抵抗を提供するように寸法
比が定められる。
と＋ ’Ｉ１ｍ温度係数よシ小さい温度係数の第２抵抗
を使用することである。次に、第１と第２抵抗は、ΔＦ
ｉ１ｍ温度係数に等しい合成抵抗を提供するように寸法
比が定められる。
今までに、零に近い温度係数のバイアス電流回路が提供
されたことは理解さるべきである。既知の異なる温度係
数を肩する２個の抵抗の寸法を定める（ｒａｔｉｏｉｎ
ｒｉ）ことによシ、零に近い温度係数を有する回路を提
供するのに必要な望ましい温度数を持つ有効抵抗値がめ
られる。したがって、最少の温度依存性を有するバイア
ス電流基準回路が。
されたことは理解さるべきである。既知の異なる温度係
数を肩する２個の抵抗の寸法を定める（ｒａｔｉｏｉｎ
ｒｉ）ことによシ、零に近い温度係数を有する回路を提
供するのに必要な望ましい温度数を持つ有効抵抗値がめ
られる。したがって、最少の温度依存性を有するバイア
ス電流基準回路が。
回路の複雑性を増加せずに与えられる。
本発明は好ましい実施例にもとづき説明されたが１本発
明は、多くの方法で変形され１％に説明し前述した以外
の多くの実施例が想定できることは画業技術者にとって
明らかであろう。したがって２本発明の真の精神及び範
囲内に包含されるすべての変更を含むことは、添付製許
請求の範囲によシ意図されている。
明は、多くの方法で変形され１％に説明し前述した以外
の多くの実施例が想定できることは画業技術者にとって
明らかであろう。したがって２本発明の真の精神及び範
囲内に包含されるすべての変更を含むことは、添付製許
請求の範囲によシ意図されている。
以下本発明の実施の態様を列記する。
１、実質的に零温度係数を有するバイアス電流基準を与
える方法にして。
える方法にして。
第１パイボーラド２ンジスタを使用し、バイアス電流に
比例する基準電圧を与えるステップ。
比例する基準電圧を与えるステップ。
第２バイボーラド２ンジスタを使用し、かつ。
夫々第１．第２の所定温度係数を有する第１゜第２抵抗
を使用し、第１．第２バイポーラトランジスタのペース
−エミッタ電圧差ΔＶ□に比例し、ΔＶ□は第３の所定
温度係数を有する基準電流を与えるステップ。
を使用し、第１．第２バイポーラトランジスタのペース
−エミッタ電圧差ΔＶ□に比例し、ΔＶ□は第３の所定
温度係数を有する基準電流を与えるステップ。
第１．第２．第５温度係数の比率を定め、第１、第２温
度係数の重み付は合計値を実質的に第３温度に等しくす
るステップ。
度係数の重み付は合計値を実質的に第３温度に等しくす
るステップ。
を具えるバイアス電流基準を与える方法。
第１図は１本発明にもとづくバイアス電流基準回路を概
略形式にて示す。 特許出願人モトローラ・インコーボレーテツド代理人弁
理士玉蟲久五部 、！ｉ′！図 １０）
略形式にて示す。 特許出願人モトローラ・インコーボレーテツド代理人弁
理士玉蟲久五部 、！ｉ′！図 １０）
Claims (1)
- 【特許請求の範囲】 １、実質的に零温度係数を有するバイアス電流基準回路
において。 第１バイポーラトランジスタを具え、バイアス電流に比
例する基準電圧を与える基準電圧手段。 夫々、第１．第２所定温度係数を有する第１゜第２抵抗
と直列に結合される第２バイボー２ト２ンジスタを含む
基準電圧手段に結合され、所定の第６温度係数を有する
第１．第２バイボー２トランジスタのベース−エミッタ
電圧差ΔＶＢＢに比例し、前記第１．第２抵抗の抵抗値
に比例する基準電流を与え、第１．第２温度係数の重み
付は合計値は、実質的に第６温度係数に等しい基準電流
手段。 基準電流手段に結合され、基準電流に比例するバイアス
電圧を与えるバイアス電圧手段。 バイアス電圧手段に結合され、前記基準電圧手段に対し
てバイアス電圧に比例するバイアス電流を与えるバイア
ス電流手段。 を具えるバイアス電流基準回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US56953584A | 1984-01-09 | 1984-01-09 | |
| US569535 | 1984-01-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60159919A true JPS60159919A (ja) | 1985-08-21 |
Family
ID=24275840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59281893A Pending JPS60159919A (ja) | 1984-01-09 | 1984-12-29 | ほぼ零温度係数を有するバイアス電流基準回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS60159919A (ja) |
| KR (1) | KR850005746A (ja) |
| CA (1) | CA1215434A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139709A (ja) * | 1989-10-26 | 1991-06-13 | Oki Electric Ind Co Ltd | 定電流回路 |
| JP2005316530A (ja) * | 2004-04-27 | 2005-11-10 | Fuji Electric Holdings Co Ltd | 定電流源回路 |
| JP2006109349A (ja) * | 2004-10-08 | 2006-04-20 | Ricoh Co Ltd | 定電流回路及びその定電流回路を使用したシステム電源装置 |
| JP2009225282A (ja) * | 2008-03-18 | 2009-10-01 | Seiko Npc Corp | 定電流回路 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4792748A (en) * | 1987-11-17 | 1988-12-20 | Burr-Brown Corporation | Two-terminal temperature-compensated current source circuit |
| EP1347570A1 (en) * | 2002-03-20 | 2003-09-24 | Motorola, Inc. | Temperature-stable bias circuit for an integrated circuit field-effect transistor |
-
1984
- 1984-11-30 CA CA000469022A patent/CA1215434A/en not_active Expired
- 1984-12-29 JP JP59281893A patent/JPS60159919A/ja active Pending
-
1985
- 1985-01-08 KR KR1019850000053A patent/KR850005746A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03139709A (ja) * | 1989-10-26 | 1991-06-13 | Oki Electric Ind Co Ltd | 定電流回路 |
| JP2005316530A (ja) * | 2004-04-27 | 2005-11-10 | Fuji Electric Holdings Co Ltd | 定電流源回路 |
| JP4677735B2 (ja) * | 2004-04-27 | 2011-04-27 | 富士電機システムズ株式会社 | 定電流源回路 |
| JP2006109349A (ja) * | 2004-10-08 | 2006-04-20 | Ricoh Co Ltd | 定電流回路及びその定電流回路を使用したシステム電源装置 |
| JP2009225282A (ja) * | 2008-03-18 | 2009-10-01 | Seiko Npc Corp | 定電流回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1215434A (en) | 1986-12-16 |
| KR850005746A (ko) | 1985-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450367A (en) | Delta VBE bias current reference circuit | |
| US5900772A (en) | Bandgap reference circuit and method | |
| US5818294A (en) | Temperature insensitive current source | |
| EP0429198B1 (en) | Bandgap reference voltage circuit | |
| US5184061A (en) | Voltage regulator for generating a constant reference voltage which does not change over time or with change in temperature | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| EP0369530A2 (en) | Temperature sensing circuit | |
| US6759893B2 (en) | Temperature-compensated current source | |
| US6124704A (en) | Reference voltage source with temperature-compensated output reference voltage | |
| US4763028A (en) | Circuit and method for semiconductor leakage current compensation | |
| US5834967A (en) | Semiconductor integrated circuit device | |
| JP2000101403A (ja) | 比較増幅検出回路 | |
| US4347476A (en) | Voltage-temperature insensitive on-chip reference voltage source compatible with VLSI manufacturing techniques | |
| US6184745B1 (en) | Reference voltage generating circuit | |
| US4499416A (en) | Reference voltage circuit for obtaining a constant voltage irrespective of the fluctuations of a power supply voltage | |
| US5187395A (en) | BIMOS voltage bias with low temperature coefficient | |
| JPS60159919A (ja) | ほぼ零温度係数を有するバイアス電流基準回路 | |
| US4097844A (en) | Output circuit for a digital correlator | |
| US4602207A (en) | Temperature and power supply stable current source | |
| US5177659A (en) | Device for protection against the short circuit of an MOS-type power device, with a preset dependance on the temperature at which the power device operates | |
| US4059811A (en) | Integrated circuit amplifier | |
| US4205263A (en) | Temperature compensated constant current MOS field effective transistor circuit | |
| US6975005B2 (en) | Current reference apparatus and systems | |
| JPH11134051A (ja) | 基準電圧回路 | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 |