JPS60157316A - フイルタ回路 - Google Patents
フイルタ回路Info
- Publication number
- JPS60157316A JPS60157316A JP1274684A JP1274684A JPS60157316A JP S60157316 A JPS60157316 A JP S60157316A JP 1274684 A JP1274684 A JP 1274684A JP 1274684 A JP1274684 A JP 1274684A JP S60157316 A JPS60157316 A JP S60157316A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- phase difference
- center frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
畜當 ｌ−高子１１ 田、４、晦
本発明は、例えばビデオテープレコーダ（ＶＴＲ）にお
いてクロマ信号の低域変換に用いるキャリア信号を形成
するためのキャリア発生器のバンドパスフィルタなどに
使用して好適なフィルタ回路に関する。
いてクロマ信号の低域変換に用いるキャリア信号を形成
するためのキャリア発生器のバンドパスフィルタなどに
使用して好適なフィルタ回路に関する。
背景技術とその問題点
家庭用ＶＴＲにおいては、クロマ信号（例えばＰＡＬの
４ 、４３ ＭＨｚ帯域）を低域周波数（７００Ｋ Ｈ
ｚ前後）に周波数変換して磁気テープにて記録再生を行
っている。また再生時に隣接トラックからのり四ストロ
ークを減じる信号処理を行うために、記録時の周波数変
換の際に変換キャリアの位相を１Ｈごとに反転または９
０°位相シフトを行っている（１Ｈ：水平走査周期）。
４ 、４３ ＭＨｚ帯域）を低域周波数（７００Ｋ Ｈ
ｚ前後）に周波数変換して磁気テープにて記録再生を行
っている。また再生時に隣接トラックからのり四ストロ
ークを減じる信号処理を行うために、記録時の周波数変
換の際に変換キャリアの位相を１Ｈごとに反転または９
０°位相シフトを行っている（１Ｈ：水平走査周期）。
第１図は従来の９０°移相方式のＰＡＬ用ＶＴＲにおけ
る変換キャリア発生器のブロック回路図であって、ＡＰ
Ｏルーズによってバースト信号にロックされたｖｏｏｌ
からは、低域サブキャリア周波数ｆｓの８倍の信号が得
られ、この信号を１／８分周器２において分周すること
により９０°ずつ位相の異なる４つの低域サブキャリア
ｆｓが得られる。
る変換キャリア発生器のブロック回路図であって、ＡＰ
Ｏルーズによってバースト信号にロックされたｖｏｏｌ
からは、低域サブキャリア周波数ｆｓの８倍の信号が得
られ、この信号を１／８分周器２において分周すること
により９０°ずつ位相の異なる４つの低域サブキャリア
ｆｓが得られる。
この低域サブキャリアの位相は位相シフト信号ＰＳによ
って水平周期で順次推移される。１／８分周器２の出力
は掛算器４（周波数変換器）において、ＰＡＬカラー信
号のサブキャリア（ｆｓｃ４．４３ＭＨｚ）を発生する
水晶発振器３（ＸＯ）の出力と掛算され、和成分及び差
成分４．４３ ＭＨｚ −１： ｆｓ ＫＨｚの変換キ
ャリアがバンドパスフィルタ５及び６（夫々的５１７０
ＫＨｚ及び３６９７ＫＨｚの中心周波数を有する）を
通じて取出される。
って水平周期で順次推移される。１／８分周器２の出力
は掛算器４（周波数変換器）において、ＰＡＬカラー信
号のサブキャリア（ｆｓｃ４．４３ＭＨｚ）を発生する
水晶発振器３（ＸＯ）の出力と掛算され、和成分及び差
成分４．４３ ＭＨｚ −１： ｆｓ ＫＨｚの変換キ
ャリアがバンドパスフィルタ５及び６（夫々的５１７０
ＫＨｚ及び３６９７ＫＨｚの中心周波数を有する）を
通じて取出される。
この二種の変換キャリアは、スイッチ７にて一方が選択
されてから、周波数変換器８に与えられる。周波数変換
器８は、再生された低域変換クロマ信号を変換キャリア
に基いて４．４３ ＭＨｚ帯のクロマ信号に変換する。
されてから、周波数変換器８に与えられる。周波数変換
器８は、再生された低域変換クロマ信号を変換キャリア
に基いて４．４３ ＭＨｚ帯のクロマ信号に変換する。
スイッチ７はトラックジャンプ信号ＪＵＭＰによって切
換えられる。即ち、変速再生時（スロー、ファスト、リ
バースなど）に複数のトラックにまたがって再生ヘッド
走査が行われた場合、ＰＡＬのＲ，−Ｙ信号のキギｉｊ
ｆ成分は小木１ ｎ ＬこＶＬス互に位相反転されて
いるべきところを、再生トラックが飛んだときに同相が
連続して色復調のライン順次性が崩れることがある。こ
のためトラックジャンプをカラーバースト位相等に基い
て検出し、ライン順次が崩れた時点においてトラックジ
ャンプ信号ＪＵＭＰを発生し、スイッチ７を切換えて逆
相側の変換キャリアを周波数変換器８に送るようにして
いる。この操作によシ変速再生時にも正しい色復調が行
われるようになっている。
換えられる。即ち、変速再生時（スロー、ファスト、リ
バースなど）に複数のトラックにまたがって再生ヘッド
走査が行われた場合、ＰＡＬのＲ，−Ｙ信号のキギｉｊ
ｆ成分は小木１ ｎ ＬこＶＬス互に位相反転されて
いるべきところを、再生トラックが飛んだときに同相が
連続して色復調のライン順次性が崩れることがある。こ
のためトラックジャンプをカラーバースト位相等に基い
て検出し、ライン順次が崩れた時点においてトラックジ
ャンプ信号ＪＵＭＰを発生し、スイッチ７を切換えて逆
相側の変換キャリアを周波数変換器８に送るようにして
いる。この操作によシ変速再生時にも正しい色復調が行
われるようになっている。
しかし第１図の従来回路は、二種のバンドパスフィルタ
５．６を必要とし、回路構成が複雑である上、バンドパ
スフィルタ５、乙の入力の位相不連続（ＩＨごとの９０
°回転）によるトランジェントを考慮して高次のＬＯフ
ィルタを用いなければならないので、極めて高価でまた
集積化も困難であった。
５．６を必要とし、回路構成が複雑である上、バンドパ
スフィルタ５、乙の入力の位相不連続（ＩＨごとの９０
°回転）によるトランジェントを考慮して高次のＬＯフ
ィルタを用いなければならないので、極めて高価でまた
集積化も困難であった。
発明の目的
本発明は上述の問題にかんがみ、１つのアクティブフィ
ルタの中心周波数を瞬時に変更し得るよＡ Ｉ＋ ｌ
ｘ Ｌ＋ｌｒ’ｌ−Ａ／檻μイｍ Ｗ ４４６ ｅ）？
Ｉｒｌ ｌ：Ｉ ／−１ンＶＬ １７ 、Ｌ−４Ｌ
ＶＩ−ＪｈノＬ （ｋ＆ ＋１Ｌ、Ｉ Ｌ １１１１１
’？ ＃、Ｌ ’Ｈｅ Ｎｋ Ｖ”−Ｌ／ ユ、／ト
ランジェントのない高品質の信号処理が行えるようにす
ることを目的とする。
ルタの中心周波数を瞬時に変更し得るよＡ Ｉ＋ ｌ
ｘ Ｌ＋ｌｒ’ｌ−Ａ／檻μイｍ Ｗ ４４６ ｅ）？
Ｉｒｌ ｌ：Ｉ ／−１ンＶＬ １７ 、Ｌ−４Ｌ
ＶＩ−ＪｈノＬ （ｋ＆ ＋１Ｌ、Ｉ Ｌ １１１１１
’？ ＃、Ｌ ’Ｈｅ Ｎｋ Ｖ”−Ｌ／ ユ、／ト
ランジェントのない高品質の信号処理が行えるようにす
ることを目的とする。
発明の概要
本発明は、アクティブフィルタの入力と出力との位相差
を検出して検出出力に基いて中心周波数が制御されるよ
うにアクティブフィルタを構成し、上記検出出力を記憶
する記憶回路を複数個設け、これらの記憶回路を切換え
ることによシ、アクティブフィルタの中心周波数を即座
に変更し得るようにしたものであって、この構成によシ
簡単で高品質のフィルタ回路を得ることができる。
を検出して検出出力に基いて中心周波数が制御されるよ
うにアクティブフィルタを構成し、上記検出出力を記憶
する記憶回路を複数個設け、これらの記憶回路を切換え
ることによシ、アクティブフィルタの中心周波数を即座
に変更し得るようにしたものであって、この構成によシ
簡単で高品質のフィルタ回路を得ることができる。
実施例
以下本発明を実施例に基いて説明する。
第２図は本発明のフィルタ回路を適用したＰＡＬ用ＶＴ
Ｒのクロマ変換キャリア発生回路のブロック図である。
Ｒのクロマ変換キャリア発生回路のブロック図である。
第６図においてＡＰＯループ（図示せず）によってカラ
ーバースト信号にロックされたｖｏｏｌからは、低域サ
ブキャリア周波数ｆｓ（７６６ＫＨ２）の８倍の周波数
（約５８９０ ＫＨｚ）が得られ、その出力は１／８分
周器２で低域サフ゛キャリア周波数まで逓降されると共
に、９０°位相差の２つの信号に分岐される。これらの
２つの信号は側波帯抑圧回路ＳＳＢを構成する掛算器９
．１０（平衡変調器）の夫々に供給され、またこれらの
掛算器９．１０にはＰＡＬサブキャリアｆｓｃ （４、
４３ＫＨｚ ）の水晶発振器３（ＸＯ）から９０°位相
差の２つの発振出力が与えられる。
ーバースト信号にロックされたｖｏｏｌからは、低域サ
ブキャリア周波数ｆｓ（７６６ＫＨ２）の８倍の周波数
（約５８９０ ＫＨｚ）が得られ、その出力は１／８分
周器２で低域サフ゛キャリア周波数まで逓降されると共
に、９０°位相差の２つの信号に分岐される。これらの
２つの信号は側波帯抑圧回路ＳＳＢを構成する掛算器９
．１０（平衡変調器）の夫々に供給され、またこれらの
掛算器９．１０にはＰＡＬサブキャリアｆｓｃ （４、
４３ＫＨｚ ）の水晶発振器３（ＸＯ）から９０°位相
差の２つの発振出力が与えられる。
掛算器９．１０では、４．４３ ＭＨｚ信号を搬送波α
とし、７３６ＫＨｚの低域サブキャリアを変調波βとす
る平衡変調（夫々においてｓｉｎα・強β及び缶α・韮
βの掛算）が行われ、各変調出力の差合成及び和合成を
行う減算器１１及び加算器１２に夫々導出される。減算
器１１からは、上側波帯（５ｉｎ（α十β）成分を含む
）が抑圧された下側波帯の残留成分が得られる。また加
算器１２からは下側波帯（ａｉｎ （α−β）成分を含
む）が抑圧された下側波帯の残留成分が得られる。従っ
て減算器１１及び加算器１２からは、差成分４．４５
ＭＨｚ −７３６ＫＨｚ及び和成分４．４３ＭＨｚ ＋
７５６ＫＨｚの変換キャリア信号を含む信号が得られる
。
とし、７３６ＫＨｚの低域サブキャリアを変調波βとす
る平衡変調（夫々においてｓｉｎα・強β及び缶α・韮
βの掛算）が行われ、各変調出力の差合成及び和合成を
行う減算器１１及び加算器１２に夫々導出される。減算
器１１からは、上側波帯（５ｉｎ（α十β）成分を含む
）が抑圧された下側波帯の残留成分が得られる。また加
算器１２からは下側波帯（ａｉｎ （α−β）成分を含
む）が抑圧された下側波帯の残留成分が得られる。従っ
て減算器１１及び加算器１２からは、差成分４．４５
ＭＨｚ −７３６ＫＨｚ及び和成分４．４３ＭＨｚ ＋
７５６ＫＨｚの変換キャリア信号を含む信号が得られる
。
減算器１１及び加算器１２の出力は、スイッチ１３によ
って何れか一方が選択されてから、２次アクティブフィ
ルタ１４に与えられる。スイッチ１６は後述のようにト
ラックジャンプ信号ＪＵＭＰによって制御される。
って何れか一方が選択されてから、２次アクティブフィ
ルタ１４に与えられる。スイッチ１６は後述のようにト
ラックジャンプ信号ＪＵＭＰによって制御される。
２次アクティブフィルタ１４は、基本的には中心周波数
ｆｏにおいてＱの高い単峰特性を示すバンドパスフィル
タである。中心周波数ｆＯは入力信号の周波数に追従し
て同調するように自動制御されている。またこのアクテ
ィブフィルタ１４からは、バイパス出力ＨＰを取出すこ
とができる。Ｑが高いためにバイパス出力は高域減衰特
性を有していて、実質的に中心周波数ｆＯにおいて周波
数選別（バンドパス）された出力が得られる。
ｆｏにおいてＱの高い単峰特性を示すバンドパスフィル
タである。中心周波数ｆＯは入力信号の周波数に追従し
て同調するように自動制御されている。またこのアクテ
ィブフィルタ１４からは、バイパス出力ＨＰを取出すこ
とができる。Ｑが高いためにバイパス出力は高域減衰特
性を有していて、実質的に中心周波数ｆＯにおいて周波
数選別（バンドパス）された出力が得られる。
バンドパス出力ＢＰとノ・イパス出力ＨＰとは、周波数
に関係なく常に９０°位相差を保っている。
に関係なく常に９０°位相差を保っている。
従って特別な移相器を必要としない。これらの出力ＢＰ
、ＨＰは移相シフト信号ＰＳ１によって制御されるスイ
ッチ１５に導出され、交互に選択される。このスイッチ
１５の出力は更にスイッチ回路１６に与えられ、インバ
ータ１６ａで１８０°反転された信号とスイッチ１５の
直接出力信号とが、移相シフト信号ＰＳ２によって制御
されるスイッチ１６ｂにおいて交互に選択され、変換キ
ャリアとして導出される。この変換キャリアは第１図に
示す周波数変換器８に送られ、この変換キャリアとの周
波数差によシ低減クロマ信号がＰＡＬカラー信号の４
、４３ ＭＨｚに復元される。
、ＨＰは移相シフト信号ＰＳ１によって制御されるスイ
ッチ１５に導出され、交互に選択される。このスイッチ
１５の出力は更にスイッチ回路１６に与えられ、インバ
ータ１６ａで１８０°反転された信号とスイッチ１５の
直接出力信号とが、移相シフト信号ＰＳ２によって制御
されるスイッチ１６ｂにおいて交互に選択され、変換キ
ャリアとして導出される。この変換キャリアは第１図に
示す周波数変換器８に送られ、この変換キャリアとの周
波数差によシ低減クロマ信号がＰＡＬカラー信号の４
、４３ ＭＨｚに復元される。
なお位相シフト信号Ｐ８１は１Ｈ交互にスイッチ１５を
切換え、また位相シフト信号ＰＳ２は２Ｈ交互にスイッ
チ１６ｂを切換える。これによって変換キャリアは０°
、９０°、１８０°、２７０’、 ３６００・・・・・
・・・・と順次に推移さる。この結果、テープ上のトラ
ックに１Ｈごとに９０°ずつ位相回転されて記録された
クロマ信号の位相が元に戻される。なおトラック交互に
変換キャリアの位相回転方向が逆転するように、位相シ
フト信号ｆ’ｓ １．ＰＳ２の位相関係が定められてい
る。
切換え、また位相シフト信号ＰＳ２は２Ｈ交互にスイッ
チ１６ｂを切換える。これによって変換キャリアは０°
、９０°、１８０°、２７０’、 ３６００・・・・・
・・・・と順次に推移さる。この結果、テープ上のトラ
ックに１Ｈごとに９０°ずつ位相回転されて記録された
クロマ信号の位相が元に戻される。なおトラック交互に
変換キャリアの位相回転方向が逆転するように、位相シ
フト信号ｆ’ｓ １．ＰＳ２の位相関係が定められてい
る。
アクティブフィルタ１４の中心周波数ｆｏは、その入力
と出力との位相差△φがｆｏと入力との周波数差△ｆに
対応することを利用して、 ｆｏが入力周波数と合致す
るように可変制御される。ｆｏ制御ルーズ内にはメモリ
ー回路が介在され、メモリー出力値の切換によシｆｏが
ｆｓｃ 十ｆｓ及びｆｓｃ −ｆｓの二値に選択可能に
固定されるようになっている。
と出力との位相差△φがｆｏと入力との周波数差△ｆに
対応することを利用して、 ｆｏが入力周波数と合致す
るように可変制御される。ｆｏ制御ルーズ内にはメモリ
ー回路が介在され、メモリー出力値の切換によシｆｏが
ｆｓｃ 十ｆｓ及びｆｓｃ −ｆｓの二値に選択可能に
固定されるようになっている。
まずアクティブフィルタ１４の入力信号とバイパス出力
ＨＰとが掛算器１７に供給され、両信号の位相差△φに
対応した信号がコンデンサ１８、抵抗１９．２０から成
るローパスフィルタを通じてハイゲインの差動アンプ２
１に導出される。差動アンプ２１から得られる位相差に
応じた電圧はアップダウンカウンタ２２，２３及びＤ／
Ａ変換器２４から成るメモリー回路２６を介してアクテ
ィブフィルタ１４のｆｏ制御端子０ＯＮＴに与えられる
。
ＨＰとが掛算器１７に供給され、両信号の位相差△φに
対応した信号がコンデンサ１８、抵抗１９．２０から成
るローパスフィルタを通じてハイゲインの差動アンプ２
１に導出される。差動アンプ２１から得られる位相差に
応じた電圧はアップダウンカウンタ２２，２３及びＤ／
Ａ変換器２４から成るメモリー回路２６を介してアクテ
ィブフィルタ１４のｆｏ制御端子０ＯＮＴに与えられる
。
入力周波数とアクティブフィルタ１４の中心周波数ｆｏ
とが一致しているとき、原理的に入力とバイパス出力Ｈ
Ｐとの位相差は９０°で、差動アンプ２１の出力の位相
差電圧は零である。中心周波数ｆｏが入力周波数に対し
てずれていると、ずれに応じた正又は負の位相差電圧が
差動アンプ２１の出力に発生し、メモリー回路２６を通
じてｆｏ制御端子に与えられ、ｆ’ｏが可変される。制
御ループが安定した状態では、ｆｏと入力周波数とが一
致し、入力とバイパス出力ＨＰとの位相差が９０°とな
る。
とが一致しているとき、原理的に入力とバイパス出力Ｈ
Ｐとの位相差は９０°で、差動アンプ２１の出力の位相
差電圧は零である。中心周波数ｆｏが入力周波数に対し
てずれていると、ずれに応じた正又は負の位相差電圧が
差動アンプ２１の出力に発生し、メモリー回路２６を通
じてｆｏ制御端子に与えられ、ｆ’ｏが可変される。制
御ループが安定した状態では、ｆｏと入力周波数とが一
致し、入力とバイパス出力ＨＰとの位相差が９０°とな
る。
メモリー回路２６のアップダウンカウンタ２２．２６は
差動アンプ２１の出力電圧の増減に対応してクロックパ
ルスＯＫを増加計数及び減少計数する。
差動アンプ２１の出力電圧の増減に対応してクロックパ
ルスＯＫを増加計数及び減少計数する。
既述のトラックジャンプ信号ＪＵＭＰは一方のレベル、
例えば低レベルになっていて、インバータ２５で反転さ
れた高レベルの信号がアップダウンカウンタ２２のチッ
プセレクト人力Ｃ８に与えられ、このカウンタ２２のみ
が動作状態となシ、出力をＤ／Ａ変換器２４に送シ込ん
でいる。またインバータ２５の出力によってＳＯＢ回路
のスイッチ１６が例えば減算器１１の出方側に接続され
ていて、差成分子ｓｃ−ｆｓがアクティブフィルタ１４
に入力として供給されている。そして上述のようにＤ／
Ａ変換器２４の出力でもってｆｏが入力同波数と合致す
るようにループが動作する。入力とｆｏが一致した状−
態では、差動アンプ２１の出力は苓となり、アップダウ
ンカウンタ２２の計数値は増減せずにｆｏ＝ ｆｓｃ
−ｆｓ にするための制御データを保持することになる
。
例えば低レベルになっていて、インバータ２５で反転さ
れた高レベルの信号がアップダウンカウンタ２２のチッ
プセレクト人力Ｃ８に与えられ、このカウンタ２２のみ
が動作状態となシ、出力をＤ／Ａ変換器２４に送シ込ん
でいる。またインバータ２５の出力によってＳＯＢ回路
のスイッチ１６が例えば減算器１１の出方側に接続され
ていて、差成分子ｓｃ−ｆｓがアクティブフィルタ１４
に入力として供給されている。そして上述のようにＤ／
Ａ変換器２４の出力でもってｆｏが入力同波数と合致す
るようにループが動作する。入力とｆｏが一致した状−
態では、差動アンプ２１の出力は苓となり、アップダウ
ンカウンタ２２の計数値は増減せずにｆｏ＝ ｆｓｃ
−ｆｓ にするための制御データを保持することになる
。
再生りｐマ信号の位相シフトが生じてトラックジャンプ
信号ＪＵＭＰが高レベルに反転すると、インバータ２５
の出力が低レベルとなって、ｓｓ８回路のスイッチ１３
が加算器１２の出力側に切換えられ、和成分子’ｓｃ
＋ｆｓがアクティブフィルタ１４の入力に与えられる。
信号ＪＵＭＰが高レベルに反転すると、インバータ２５
の出力が低レベルとなって、ｓｓ８回路のスイッチ１３
が加算器１２の出力側に切換えられ、和成分子’ｓｃ
＋ｆｓがアクティブフィルタ１４の入力に与えられる。
これと共にアップダウンカウンタ２２から２３へとカウ
ント動作の切換えが行われ、既述と同様にしてｆｏ ＝
ｆｓｃ 十ｆｓ にするための制御データがアップダ
ウンカウンタ２３に蓄積される。
ント動作の切換えが行われ、既述と同様にしてｆｏ ＝
ｆｓｃ 十ｆｓ にするための制御データがアップダ
ウンカウンタ２３に蓄積される。
なおアップダウンカウンタ２２．２６の禁止入力ＩＮＨ
には、垂直同期信号の反転信号ＶＤが与えられていて、
ＶＤ以外の区間、即ち表示画面内では計数動作（ｆｏ制
御データの更新）が禁止されている。そしてこの禁止区
間ではトラックジャンプ信号に基ぐチップセレクト信号
によって、・アップダウンカウンタ２２．２３内に固定
された何れかの制御データのみが選択的にＤ／Ａ変換器
２４に導出されている。垂直同期信号区間内では、禁止
が解除され、ｆｏ制御ループが形成される。なお再生開
始直後には、トラックが順序性無く走査されるから、ト
ラックジャンプ信号は頻繁に反転し、従って現実には再
生開始直後の数Ｖ（Ｖ：垂直走査周期）の間にアクティ
ブフィルタ１４のｆｏを２つの変換キャリア周波数に合
致させるためのデータがアップダウンカウンタ２２．２
５に取込まれることになる。
には、垂直同期信号の反転信号ＶＤが与えられていて、
ＶＤ以外の区間、即ち表示画面内では計数動作（ｆｏ制
御データの更新）が禁止されている。そしてこの禁止区
間ではトラックジャンプ信号に基ぐチップセレクト信号
によって、・アップダウンカウンタ２２．２３内に固定
された何れかの制御データのみが選択的にＤ／Ａ変換器
２４に導出されている。垂直同期信号区間内では、禁止
が解除され、ｆｏ制御ループが形成される。なお再生開
始直後には、トラックが順序性無く走査されるから、ト
ラックジャンプ信号は頻繁に反転し、従って現実には再
生開始直後の数Ｖ（Ｖ：垂直走査周期）の間にアクティ
ブフィルタ１４のｆｏを２つの変換キャリア周波数に合
致させるためのデータがアップダウンカウンタ２２．２
５に取込まれることになる。
変速再生時に回転ヘッドがトラックを横切ってクロマ位
相のライン順次が崩れると、トラックジャンプ信号が反
転し、８８Ｂ回路＼嘴のスイッチ１３が他方側に切換え
られ、これと共にカウンタ２２．２３の出力が切換えら
れ、アクティブフィルタ１４のｆｏも入力に合致するよ
うに切換えられる。これによってトランジェントの無い
ｌｌ１１時の変換キャリアの切換えを行うことができ、
高品質の再生画像が得られる。
相のライン順次が崩れると、トラックジャンプ信号が反
転し、８８Ｂ回路＼嘴のスイッチ１３が他方側に切換え
られ、これと共にカウンタ２２．２３の出力が切換えら
れ、アクティブフィルタ１４のｆｏも入力に合致するよ
うに切換えられる。これによってトランジェントの無い
ｌｌ１１時の変換キャリアの切換えを行うことができ、
高品質の再生画像が得られる。
なお、第２図において、スイ“ツチ１５を例えばＢＰ側
に固定し、スイッチ１６ｂを１Ｈ交互に切換え且つ１フ
イールド交互に固定することによシ、ＮＴＳＯのクロマ
信号を処理するための変換キャリアを得ることができる
。すなわち、第２図の回路を集積化してこれｆｘＮｌ”
８０とＰＡＬとで共用することが可能である。この場合
には、メモリー回路２６はバイパスされ、アクティブフ
ィルタ１４のｆ’ｏはＮ’ｌ’ＳＯシステムの変換キャ
リア周波数４．２７ ＭＨｚ、 （１５８Ｍ ＋６８８
Ｋ ）に自動的に変更されることになる。
に固定し、スイッチ１６ｂを１Ｈ交互に切換え且つ１フ
イールド交互に固定することによシ、ＮＴＳＯのクロマ
信号を処理するための変換キャリアを得ることができる
。すなわち、第２図の回路を集積化してこれｆｘＮｌ”
８０とＰＡＬとで共用することが可能である。この場合
には、メモリー回路２６はバイパスされ、アクティブフ
ィルタ１４のｆ’ｏはＮ’ｌ’ＳＯシステムの変換キャ
リア周波数４．２７ ＭＨｚ、 （１５８Ｍ ＋６８８
Ｋ ）に自動的に変更されることになる。
第６図は第２図の２次アクティブフィルタ１４の基本構
成を示している。図において、３１．３２この差動アン
プ３Ｌ ３２が６２→３１の順で継続に接続され、アン
プ６１の出力がバッファ６６を介して出力端子６４に取
り出される。さらにバッファ６４の出力がアンプ３１．
５２の負入力端子に供給される。
成を示している。図において、３１．３２この差動アン
プ３Ｌ ３２が６２→３１の順で継続に接続され、アン
プ６１の出力がバッファ６６を介して出力端子６４に取
り出される。さらにバッファ６４の出力がアンプ３１．
５２の負入力端子に供給される。
またアンプ６１の出力が容量値０１のコンデンサ６５を
介してバイパスフィルタ動作の入力端子６６に接続され
、この端子６６が接地される。またアンプ６１の正入力
端子とアンプ６２の出力との接続点が容量値０２のコン
デンサ６７を介してバンドパスフィルタ動作の入力端子
６８に接続され、この端子３８に入力信号源６９が接続
されると共に、アンプ３１．３２の接続点が容量値０３
のコンデンサ４０を介して出力端子３４に接続される。
介してバイパスフィルタ動作の入力端子６６に接続され
、この端子６６が接地される。またアンプ６１の正入力
端子とアンプ６２の出力との接続点が容量値０２のコン
デンサ６７を介してバンドパスフィルタ動作の入力端子
６８に接続され、この端子３８に入力信号源６９が接続
されると共に、アンプ３１．３２の接続点が容量値０３
のコンデンサ４０を介して出力端子３４に接続される。
サラニアンプ６２の正入力端子がローパスフィルタ動作
の入力端子４１に接続され、この端子４１が接地される
。
の入力端子４１に接続され、この端子４１が接地される
。
さらにアンプ６１から、正入力信号Ｙと出力信号Ｘの差
信号Ｙ−Ｘが端子４２に取シ出される。
信号Ｙ−Ｘが端子４２に取シ出される。
この回路において、入力端子２６．２８，４１の入力信
号Ｈ，Ｂ、Ｌに対する出力信号Ｘをめると から ここでバンドパスフィルタとして使用するときは、図示
のようにＬ＝ｌ（＝Ｑ、Ｂ＝１とすればよいのでとなる
。Ｙ−Ｘをめると となシ、２次のノ・イパス特性を示す。
号Ｈ，Ｂ、Ｌに対する出力信号Ｘをめると から ここでバンドパスフィルタとして使用するときは、図示
のようにＬ＝ｌ（＝Ｑ、Ｂ＝１とすればよいのでとなる
。Ｙ−Ｘをめると となシ、２次のノ・イパス特性を示す。
ここで
但し、Ｃ０は中心角周波数
とすれば
（分母） ＝ １ ＋ｊ Ｑ−＋ （ｊ′）２ω０ Ｃ
０ となシ、 ｆ（）−、；、、−４，４５ＭＨｚ Ｑ＝１０ で素子値０１、Ｃ２、Ｃ５、ｒｌ、Ｉ２、Ｉ３を夫々定
メルことができる。
０ となシ、 ｆ（）−、；、、−４，４５ＭＨｚ Ｑ＝１０ で素子値０１、Ｃ２、Ｃ５、ｒｌ、Ｉ２、Ｉ３を夫々定
メルことができる。
さらにこの場合にシュミレーションによる結果を第４図
に示す。このシュミレーションによると、曲線Ｂで示す
ようにＸのレベルはバンドパスフィルタの特性を示し、
従って第６図の端子３４からはバンドパス出力ＢＰが得
られる。さらに曲線０で示ｆＹ−Ｘのレベルはバイパス
フィルタの特性を示し、従って第３図の端子４２からは
バイパス出力ＨＰが得られる。
に示す。このシュミレーションによると、曲線Ｂで示す
ようにＸのレベルはバンドパスフィルタの特性を示し、
従って第６図の端子３４からはバンドパス出力ＢＰが得
られる。さらに曲線０で示ｆＹ−Ｘのレベルはバイパス
フィルタの特性を示し、従って第３図の端子４２からは
バイパス出力ＨＰが得られる。
また曲線Ａで示すＹ−Ｘの位相はｆｏよシ低いとき＋１
８００で、高いとき０°になｊ）、ｆｏでは丁度＋９０
°になっている。一方、曲線りで示すＸの位相はｆＯよ
り低いとき＋９０°で高いとき一９０°になりｓｆｏで
は丁度０°となっている。従ってＹ−ＸとＸとの位相差
は常に９０°となっている。なお曲線ＥはＹの位相であ
る。
８００で、高いとき０°になｊ）、ｆｏでは丁度＋９０
°になっている。一方、曲線りで示すＸの位相はｆＯよ
り低いとき＋９０°で高いとき一９０°になりｓｆｏで
は丁度０°となっている。従ってＹ−ＸとＸとの位相差
は常に９０°となっている。なお曲線ＥはＹの位相であ
る。
また第５図Ａ及びＢにおいて第４図のＸ−Ｙ出力（バイ
パス）位相及びＸ出力（バンドパス）のレベルを詳細に
示すように、ｙ−ｘの位相が４５゜ずれた点でＸレベル
は一３ｄＢとなっているから、バイパス出力Ｙ−Ｘの位
相を９０°±４５’程度にラフに制御しても希望信号の
レベルは３ｄＢＬか減らない。またＱが高いのでＹ−Ｘ
の高域レベルが２０ｄＢ程度減衰している上、８８Ｂ回
路によってフィルタ入力の不要帯域成分が２０ｄＢ程度
抑圧されているから、希望以外の周波数にアクティブフ
ィルタ１４のｆＯが誤ってロックすることは無い。
パス）位相及びＸ出力（バンドパス）のレベルを詳細に
示すように、ｙ−ｘの位相が４５゜ずれた点でＸレベル
は一３ｄＢとなっているから、バイパス出力Ｙ−Ｘの位
相を９０°±４５’程度にラフに制御しても希望信号の
レベルは３ｄＢＬか減らない。またＱが高いのでＹ−Ｘ
の高域レベルが２０ｄＢ程度減衰している上、８８Ｂ回
路によってフィルタ入力の不要帯域成分が２０ｄＢ程度
抑圧されているから、希望以外の周波数にアクティブフ
ィルタ１４のｆＯが誤ってロックすることは無い。
第６図は第２図、第３図のアクティブフィルタ１４及び
ｆＯ制御ループの具体回路を示している。
ｆＯ制御ループの具体回路を示している。
なお第６図と対応する部分には同一の符号が付され、第
２図のメモリー回路２６は省略されている。
２図のメモリー回路２６は省略されている。
第６図において、中央下の端子３８から信号が入り、右
へ行って端子３４がバンドパスフィルタ出力である。こ
のフィルタのｆＯは、差動アンプ３１．６２の電流■１
、Ｉ２を大きくすると、ｒｌ、Ｉ２が小さくなるため高
くなる。
へ行って端子３４がバンドパスフィルタ出力である。こ
のフィルタのｆＯは、差動アンプ３１．６２の電流■１
、Ｉ２を大きくすると、ｒｌ、Ｉ２が小さくなるため高
くなる。
また入力に対して共振時に９０°進んだ出力Ｙ−Ｘは反
転した形で端子４２に得られている。この信号と入力信
号とを掛算器１７に供給し、この出力をコンデンサ１８
と抵抗１９．２０とで高調波成分を落すと、位相差に関
係した電圧が；ンデンサ１８の両端Ｐ、Ｑに生ずる。
転した形で端子４２に得られている。この信号と入力信
号とを掛算器１７に供給し、この出力をコンデンサ１８
と抵抗１９．２０とで高調波成分を落すと、位相差に関
係した電圧が；ンデンサ１８の両端Ｐ、Ｑに生ずる。
この電圧をハイゲインのアンプ２１に通せば、入力とバ
イパス出力との位相差が９０’よシ少しでも大きければ
減少し、少しでも小さければ増大する出力が得られる。
イパス出力との位相差が９０’よシ少しでも大きければ
減少し、少しでも小さければ増大する出力が得られる。
そしてこの信号をコンデンサ４６でローパスし、カレン
トミラー４４を介して電流１１ｓ Ｉ２ を制御すれば
、常に入力周波数が中心周波数となる、ハイＱのバンド
パルスフィルタが実現できる。
トミラー４４を介して電流１１ｓ Ｉ２ を制御すれば
、常に入力周波数が中心周波数となる、ハイＱのバンド
パルスフィルタが実現できる。
例えば位相差電圧がある値で、バンドパスフィルタの中
心周波数がｆｏのとき、それよシ低い入力周波数ｆｌＮ
が入った場合を考える。このときＹ−Ｘの位相は９０°
よシ大であるから、掛算器１７の出力はＰが上が’Ｉｓ
Ｑが下がる方向に動く。この結果アンプ２１の出力は下
が’）、工ｉ、Ｉ２が減少、ｒｌ、 Ｉ２が大きくな’
＞ｓ ｆｏは低い方へ移動する。
心周波数がｆｏのとき、それよシ低い入力周波数ｆｌＮ
が入った場合を考える。このときＹ−Ｘの位相は９０°
よシ大であるから、掛算器１７の出力はＰが上が’Ｉｓ
Ｑが下がる方向に動く。この結果アンプ２１の出力は下
が’）、工ｉ、Ｉ２が減少、ｒｌ、 Ｉ２が大きくな’
＞ｓ ｆｏは低い方へ移動する。
そして入力とバイパス出力との位相差が９０°、すなわ
ちｆｏ ： ｆＸＮになると、Ｐ、Ｑの電位は等しくな
って位相差電圧は安定する。
ちｆｏ ： ｆＸＮになると、Ｐ、Ｑの電位は等しくな
って位相差電圧は安定する。
発明の効果
本発明は上述の如く、入力周波数に同調して中心周波数
が制御されるようにアクティブフィルタを構成すると共
に、制御ループに制御データを記憶する記憶回路を複数
設けて、これらの記憶回路を切換えて複数の入力周波数
に対応させて瞬時にフィルタの中心周波数を変更し得る
ようにしたので、複数の入力周波数に対応した複数のフ
ィルタを設ける必要がなく、従って回路構成が極めて簡
単になる上、記憶回路が挿入されているので、中心周波
数の切換時にトランジェントが発生するおそれが全くな
く、高品質のフィルタ処理を行うことができる。
が制御されるようにアクティブフィルタを構成すると共
に、制御ループに制御データを記憶する記憶回路を複数
設けて、これらの記憶回路を切換えて複数の入力周波数
に対応させて瞬時にフィルタの中心周波数を変更し得る
ようにしたので、複数の入力周波数に対応した複数のフ
ィルタを設ける必要がなく、従って回路構成が極めて簡
単になる上、記憶回路が挿入されているので、中心周波
数の切換時にトランジェントが発生するおそれが全くな
く、高品質のフィルタ処理を行うことができる。
第１図は従来のＰ Ａ Ｌ用Ｖ Ｔ Ｒのクロマ周波数
変換のための変換キャリア発生器のブロック回路図、第
２図は本発明のフィルタ回路を適用したＰＡＬ用ＶＴＲ
のクロマ変換キャリア発生器のブロック回路図、第６図
は第２図のアクティブフィルタの基本構成を示す回路図
、第４図は第６図の回路のゲイン及び位相特性図、第５
図は第４図の部分詳細図、第６図は第２図のアクティブ
フィルタ及びｆｏ制御ループの具体回路図である。 なお図面に用いられた符号において、 １４・・・・・・・・・・・・ ２次アクティブフィル
タ１７・・・・・・・・・・・・掛算器 ２２．２３・・ アップダウンカウンタ２４・・・・・
・・・・・・・Ｄ／Ａ変換器２６・・・・・・・・・・
・・メモリー回路でるる。 代理人 上屋 勝 〃 常包芳男
変換のための変換キャリア発生器のブロック回路図、第
２図は本発明のフィルタ回路を適用したＰＡＬ用ＶＴＲ
のクロマ変換キャリア発生器のブロック回路図、第６図
は第２図のアクティブフィルタの基本構成を示す回路図
、第４図は第６図の回路のゲイン及び位相特性図、第５
図は第４図の部分詳細図、第６図は第２図のアクティブ
フィルタ及びｆｏ制御ループの具体回路図である。 なお図面に用いられた符号において、 １４・・・・・・・・・・・・ ２次アクティブフィル
タ１７・・・・・・・・・・・・掛算器 ２２．２３・・ アップダウンカウンタ２４・・・・・
・・・・・・・Ｄ／Ａ変換器２６・・・・・・・・・・
・・メモリー回路でるる。 代理人 上屋 勝 〃 常包芳男
Claims (1)
- 人力と出力との位相差を検出して検出出力に基いて中心
周波数が制御されるアクティブフィルタと、上記検出出
力を記憶する複数個の記憶回路と、上記複数個１の記憶
回路を切換えて上記アクティブフィルタの中心周波数を
切換える切換手段とを具備するフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1274684A JPS60157316A (ja) | 1984-01-26 | 1984-01-26 | フイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1274684A JPS60157316A (ja) | 1984-01-26 | 1984-01-26 | フイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157316A true JPS60157316A (ja) | 1985-08-17 |
Family
ID=11813984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1274684A Pending JPS60157316A (ja) | 1984-01-26 | 1984-01-26 | フイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60157316A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167510A (ja) * | 1986-12-27 | 1988-07-11 | Sony Corp | フイルタ調整装置 |
| JPS63167509A (ja) * | 1986-12-29 | 1988-07-11 | Sony Corp | フィルタ回路 |
-
1984
- 1984-01-26 JP JP1274684A patent/JPS60157316A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63167510A (ja) * | 1986-12-27 | 1988-07-11 | Sony Corp | フイルタ調整装置 |
| JPS63167509A (ja) * | 1986-12-29 | 1988-07-11 | Sony Corp | フィルタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60157316A (ja) | フイルタ回路 | |
| US5083213A (en) | Chrominance signal processing circuit and video tape recorder having function of processing chrominance signal | |
| US5684914A (en) | Digital carrier generator for frequency band conversion of color signals | |
| EP0546440B1 (en) | Automatic phase controlling circuit for processing reproduced chroma signal | |
| EP0476922B1 (en) | Circuit for processing the frequency of a signal for a video cassette recorder | |
| JP3282441B2 (ja) | 映像信号処理装置 | |
| JP2532488B2 (ja) | 色信号処理装置 | |
| US5097347A (en) | Method and apparatus for generating a playback clock from a 2.5 MHz chroma PLL | |
| JPS6220486A (ja) | 信号分離回路 | |
| JPS58156283A (ja) | Ｎｔｓｃ方式クロマ信号の記録装置 | |
| US4568892A (en) | FM Modulator using an oscillating feedback circuit | |
| JPS59160392A (ja) | ビデオデイスク再生装置のカラ−ジツタ補正回路 | |
| GB2232035A (en) | Colour signal format conversion | |
| JPS61265995A (ja) | 映像信号再生装置 | |
| JPS5819194B2 (ja) | 記録再生装置 | |
| JPH0998446A (ja) | フィルタ回路 | |
| JPH08130751A (ja) | 信号発生回路 | |
| JPS63227190A (ja) | 自動周波数制御装置 | |
| JPH0662429A (ja) | 低域変換色信号処理回路 | |
| JPH1083508A (ja) | 信号処理装置 | |
| JPH04356890A (ja) | 色信号処理装置 | |
| JPH0435390A (ja) | カラー信号処理装置 | |
| JPH01164191A (ja) | タイムベースコレクタ | |
| JPH0630441A (ja) | 色信号処理装置 | |
| JPH01103083A (ja) | 情報信号処理装置 |