JPS60157248A - 電界効果トランジスタ集積回路の基板のバイアス電圧調整回路 - Google Patents

電界効果トランジスタ集積回路の基板のバイアス電圧調整回路

Info

Publication number
JPS60157248A
JPS60157248A JP59253930A JP25393084A JPS60157248A JP S60157248 A JPS60157248 A JP S60157248A JP 59253930 A JP59253930 A JP 59253930A JP 25393084 A JP25393084 A JP 25393084A JP S60157248 A JPS60157248 A JP S60157248A
Authority
JP
Japan
Prior art keywords
voltage
substrate
transistor
circuit
level detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59253930A
Other languages
English (en)
Inventor
パオロ・ロシニ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA, SGS ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of JPS60157248A publication Critical patent/JPS60157248A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発胡は電界効果トランジスタ集積回路の基板をバイア
スするだめの電圧発生器、特にかかる電圧発生器の電圧
調整器に関するものである。
既知のように、成る種の電界効果トランジスタ集積回路
ではその基板を回路の給電端子の電位とは異なる電位に
保持する必要がある。nチャンネルMO3(金属酸化物
半導体)トランジスタ集積回路ではこの電位を給電負端
子の電位よりも低くする必要がある。
基板をバイアスすることによって、回路の応答時間、ト
ランジスタ即ちデプレション及びエンハンスメント型の
トランジスタのスレ/ホルト電圧のような種々の動作パ
ラメータに影響を及ぼす。
従ってこのバイアスは、設計時に回路の所望の特性を基
にして決めるようにしている。
通常、基板のバイアス電圧は集積回路の好適な回路によ
り発生且つ調整するようにしている。この調整回路は例
えばエンハンスメント型のトランジスタのスレンホルト
電圧が予め設定した基準電圧から偏位する際に作動し、
この基準電圧は供給電圧の1部分とし得ると共にこれに
より基板に接続された電荷発生器を制御する。
集積回路は、製造処理の避けられない変化に基因する動
作特性のむらを考慮に入れて設計する必要がある。実際
には同一の処理により製造した集積回路の全部が同一特
性で作動するように注意を払う必要がある。MOS )
ランジスタ集積回路のチャンネルを同一導電型とした特
定の場合にはエンハンスメント型トランジスタに対しス
レンホルト電圧を固定し得ると共に回路のパラメータを
適宜計算してトランジスタの特性のむらに基因する変化
の範囲内で基板のあらゆる電圧で回路が好適に作動し得
るようにする。しかし通常この規準によりデプレション
型のトランジスタのスレンホルト電圧を最適値とするこ
とはできない。従ってその折衷策をとる必要があるがこ
の場合には設計が困難となると共に回路の作動を完全に
害うようになる場合もある。
本発明の目的は上述した欠点を除去し、基板の電圧を、
トランジスタの双方の導電型の特性に対し最適値に調整
すると共に製造パラメータ及び供給電圧の変動にほぼ無
関係となるようにした電界効果トランジスタ集積回路の
基板のバイアス電圧発生器の調整装置を提供せんとする
にある。
本発明は一導電型のみのチャンネルを有する電界効果ト
ランジスタ集積回路の基板バイアス電圧を調整する回路
であって、電圧供給源に接続され □た2個の端子と、
出力端子及び制御端子を有する発振器と、この発振器の
出力端子及び基板間に介挿され、発振器の作動時に基板
に電荷を供給する電荷発生器と、基板の電圧に感知し、
発振器の制御端子に接続された出力端子を有し、基板電
圧が予め設定したレベル以上となる際に発振器の作動を
禁止するレベル検出器とを具えるものにおいて、前記レ
ベル検出器は一ゲート電極が前記基板に直接接続された
デプレション型のトランジスタを具えることを特徴とす
る。
図面につき本発明の実施例を詳細に説明する。
第1図において、ブロック1は例えばnチャンネルMO
3)ランジスタ回路のような集積回路を形成する半導体
材料層から成る基板を示す。ブロック2は被制御発振器
を示し、ブロック3は負電荷発生器を示し、ブロック4
はレベル検出器を示す。電圧供給源(図示せず)によっ
て集積回路、被制御発振器2及びレベル検出器4に電圧
を供給する。負電荷発生器3に発生した電荷によって基
板1を電圧供給源の給電負端子の電圧よりさらに負の電
圧にする。レベル検出器はその入力端子5で電圧を検出
し、検出した電圧に応じて接続導線6を経て被制御発振
器2を発振又は非発振状態に駆動して、負電荷発生器3
から電荷を供給させるかまたは供給しないようにし、基
板lを所望の負電圧に維持し得るようにする。既知の例
においては、例えば、米国特許第414.2144号明
細書に記載されているようにこの電圧は、供給電圧の一
部分とし得る基準電圧を定めることにより決めるように
している。
前記特許明細書に記載されている調整器(第2図参照)
は2個の電界効果トランジスタT1及びT2を具え、そ
の一方をエンハンスメント型、他方をデプレション型と
し、これら電界効果トランジスタを相互に接続してイン
バータ回路を形成する。さらに負荷抵抗として作動する
トランジスタT2のゲート電極をトランジスタT1のソ
ース電極及びドレイン電極に接続し、またこのトランジ
タスT1のドレイン電極は給電正端子VCCに接続する
。能動素子として作用するトランジスタ゛I” 1は、
そのソース電極を電圧供給源の給電負端子(アースの記
号で示されている)に接続し、ゲ−ト電極を電圧供給源
の供給端子間に介挿された2個の抵抗よりなる分圧器の
中間タップに接続する。
基板1への接続を行う接続導体5はこの半導体構体の主
要部分であり、そのため、第2図に一点鎖線により示し
て他の電気接続導体とは区別する。
トランジスタ1の導通状態は、ゲート電極及びソース電
極間の分圧器により印加された基準電圧V、に依存する
と共に基板電圧VBBに依存するスレンホルト電圧V□
にも依存する。これら電圧V。
及びVBHの間には当業者に良く知られているように次
式で示す関係が成立する。
VT =Vo + KBE (’ IV BBI +’
9+i+v−5L7)ここにKBEは本体効果係数であ
り、νToはVBB=0のときのトランジスタのスレン
ホルト電圧であり、φINV は表面反転電位である。
上式を基板電圧VBBについて解く場合には、次式で示
すように所定のスレンホルト電圧V、を満足するに必要
な基板電圧VBBを得ることができる。
抵抗R1及びR2の値を適宜選定してエンハンスメント
型トランジスタのスレンホルト電圧シフに必要とされる
最適値に等しい基準電圧VRを供給し得るようにする。
基板が式(1)により計算され得る負電圧となりV、 
= VRとなる際にトランジスタT1は非導通状態とな
る。レベル検出器4の出力端子6はトランジスタT1の
導通状態に応じて高電圧又は低電圧となる。レベル検出
器4の出力の状態を用いて被制御発振器2の動作時間を
調整し、基準電圧V、に依存する予め設定した負電圧値
に基板電圧VBBが安定化し得るようにする。
第3a図のグラフは基板1に形成された」二連した種類
のエンハンスメント型トンジスタのスレンホルト電圧V
tの、基板のバイアス電圧VBBに対する変化を示す。
製造パラメータの変化によって、実際のトランジスタの
曲線は図中7及び8で示される2個の曲線に囲まれる範
囲内の値を取るようになる。基準電圧VR即ちスレンホ
ルト電圧V。1を固定した場合には、第1図の回路によ
り調整された基板のバイアス電圧VB11は、第3a図
に示されるように曲線7及び8と電圧vrtに相当する
横座標との交点によって画成される2つの極限値 vl
及びv2 の間の値をとる。間隔りI−ν2の範囲は、
製造条件により変動する製造パラメータの極限値が既知
である場合にVBRとり、に関する式(1)から解析学
的に計算することができる。実際には、理想的な基板電
圧V B B i d−3ボルトに対応し、スレンホル
ト電圧V□、・1ボルトとした場合、電圧VBBは−2
〜−4Vの間で変動する。
第3h図のグラフは、同じ集積回路の上述した種類のデ
プレション型のトランジスタのスレンホルト電圧V□の
、基板のバイアス電圧−VBHに対する変化を示す。こ
の場合にも実際の曲線は両回線9及び10により画成さ
れる範囲内の値をとる。
従って、実際のデプレション回路のスレンホルト電圧は
、下側曲線10及び電圧V1 に相当する縦座標の間の
交点によって限定される値V、と、上側曲線9及び電圧
v2 に相当する縦座標の間の交点によって限定される
値v4 との間の値である。
図に示されるように、基板電圧VBBをデプレション型
トランジスタのスレンホルト電圧が正の値きなるに十分
な大きさとするとトランジスタが適切に作動しく尋なく
なる。これがため、実際のスレンホルト電圧と、第2図
の既知回路に示すように制御した基板をバイアスする電
圧発生器を具える回路の設計時に使用された理想的な値
との間に大きな隔たりがある。さらに、スレンホルト電
圧に直接影響を与える供給電圧の変化及び変動を考慮す
る必要がある。その理由は基準電圧ν2が供給電圧V。
Cと共に変化するからである。この基準電圧vRの依存
性はある場合には有利であるが多くの場合には不所望で
ある。
次に第4図の回路について検削する。この図には、本発
明により構成され、且つ双方ともデプレション型の2個
のトランジスタT3及びT4がら構成されたインパーク
を具えるレベル検出器4が示されている。特にトランジ
スタT4は、そのゲート電極を能動素子として作動する
トランジスタT3のソース電極に接続してその負荷を形
成するようにする。トランジスタT4のドレイン電極及
びトランジスタT3のソース電極を供給電圧源の給電正
端子+VCC及び給電負端子(アース)に夫々接続する
。両トランジスタ間の接合によってレベル検出器の出力
端子6を形成し、トランジスタT3のゲート電極を入力
端子5とし、この場合入力端子5は直接基板に電気的に
接続する。
次に作動に当たり、トランジスタT3の利得がトランジ
スタT4の利得よりも充分大きい場合には、基板のバイ
アス電圧VBBをトランジスタT3のスレンホルト電圧
と同一の値に調整する。また、双方共負の値であるがバ
イアス電圧VBBがトランジスタT3のスレンホルト電
圧より小さい場合には、トランジスタT3は導通状態と
なり、従って出力端子6は「低レベル」となり被制御発
振器2を発振させて、電荷発生器に電圧を供給し、更に
電荷発生器によって基板電圧を増大させ、従ってトラン
ジスタT3のゲート電極の電圧を増大させる。双方共負
の値であるがバイアス電圧VBBがトランジスタT3の
スレンホルト電圧より大きくなる場合には、トランジス
タT3は非導通状態となり、出力端子6を「高レベル」
とし、被制御発振器2を抑圧する。
上述した所から明らかなように本発明によればバイアス
電圧VBBは、製造パラメータにより主として決まるデ
プレション型のトランジスタT3のスレンホルト電圧を
基準電圧として直接用いるこ吉によって調整する。本発
明のこの特徴は第21スに示す従来のレベル検出器(g
I]整器)4及び第4図に示す本発明によるレベル調整
器4の伝送曲線を考察した所から明らかである。
説明を簡単化するために、レベル検出器を形成するイン
バータの利得が実際上無限であり、従ってトランジスタ
T1及びT3の非導通状態から導通状態、又はその逆の
切換え、即ち変化が実際」二瞬時的である場合について
以下考察する。しかし実際にはこの説明は任意の値の利
得に対して適用し得るものとする。
レベル検出器4の入力端子及び出力電圧をV、及びv6
とする。第2図に示す既知の回路の場合には基板電圧V
BBを、トランジスタT1のスレンホルト電圧VTIが
基準電圧VRに等しくなるような値とする際にトランジ
スタT1の状態が切換わる。式(1)%式% とすると、次式で示す電圧で状態切換が発生する。
一ν5=−Vsc = (VRVT。f丁+1)2KB
E’ 上式から明らかなように状態切換が生ずる入力電圧V、
。は基準電圧V、の二乗及びvア。(Tl)で示される
Vn++=Oの場合のスレンホルト電圧の二乗に左右さ
れる。
第5a図のグラフは、電圧VTO(Tllが製造パラメ
ータのむらに起因すると思われる2つの極限値に相当す
る既知のレベル検出器の2つの伝達曲線V6”f(Vs
)の変化を示す。既知の回路の種々の例ではスイッチン
ク′電圧VSc従って基板電圧VIIBは上述したよう
に、例えば−2v〜−4v間を変化する。
供給電圧の変化(代表的には±10%〉を考崩する場合
には基板電圧Vll11の変化が大きくなることもあり
得る。
第4図に示す本発明によるレベル調整器では基板電圧V
BBがトランジスタT3のスレンホルト電圧VT3に等
しい場合にこのトランジスタT3の状態が切換わる。こ
の回路の入力端子がVs=Vauでありしかも式(1)
においてV’r =VT3− VsC,且つVTQ =
VT(l tTs)とする場合には次式の関係を得るこ
とができる。
−VSc = (Vsc −VTO+t3+ >2KB
E” この式は電圧Vscの二次式である。この式を解き、虚
数解部分を無視する場合には次式を得ることができる。
従ってスイッチング電圧VScは平方根内のスレシホル
ド電圧を含む項を除くスレシホルド電圧vTo f73
1及び定数に等しいとみなすことができる。
現在の製造処理により製造された集積回路の係数に86
は比較的小さく、代表的にはほぼ0.4V” であるた
め、電圧V5cはスレシホルド電圧vto fT3]か
ら僅かに偏位しているだけである。
実際上第5b図に示すように本発明による回路の種々の
例においてスイッチング電圧VSc従って基板電圧VI
IBは代表的には、はぼ−2,7シ〜−3,3vの範囲
内で変化する。
又、本発明による回路では基板電圧は供給電圧に左右さ
れない。
本発明は上述した例にのみ限定されるものではなく、種
々の変更が可能である。例えば基板電圧に対するレベル
検出器はインバータとする必要はなく、ゲート電極が基
板に直接接続されたデプレション型のトランジスタによ
って上述したインノ\−タの場合と同様に制御される他
の型のスイッチング回路とすることもできる。
【図面の簡単な説明】
第1図は本発明による電圧調整器を組込んだ基板バイア
ス電圧発生器を示すブロック図、第2図は既知の型の調
整器に使用する回路を示すブロック図、 第3a及び3b図は従来の回路の極限値を示す特性図、 第4図は本発明電圧調整器に使用する回路を示すブロッ
ク図、 第5a及び5b図は第2及び4図に示す回路の伝達曲線
を示す特性図である。 ■・・・集積回路の基板 2・・被制御発振器3・・・
負電荷発生器 4・・・レベル検出器(調整器) 5・・・入力端子 6・・・出力端子 Tl、 T2・・・電界効果トランジスタT3. T4
・・・電界効果トランジスタνBB・・・基板電圧 V
CC・・・供給電圧vT・・・スレシホルド電圧 V、・・・基準電圧 特許出願人 ニス・ジー・エスーアテス・コンボネンチ
φエレットロニシ・ ソシエタ・ベル中アチオニ 手続補正書 昭和60年2月28日 特許庁長官 志 賀 学 殿 1、事件の表示 昭和59年特許願第253930号 バイアス電圧調整回路 3、補正をする者 事件との関係 特許出願人 4、代理人 5、補正の対象 明細書の「発明の詳細な説明」 1図面の簡単な説明」
の欄及び図面 1、明細書第7頁第4行の1の主要」を「固有の」に訂
正し、 同第6行の「トランジスタ1」を[トランジスタT+J
に訂正する。 2、同第8頁第13行の「種類の」を「種類の一般的な
」に訂正する。 3、同第9頁第11行の「デプレション型」を「一般的
なデプレション型」に訂正する。 4、同第10頁第3行〜第7行を 「に作動し得なくなる。これがため、第2図の既知回路
に示すように制御すべき基板をバイアスする電圧発生器
を具える回路を設計するに際して、理想設計値に対する
実際のスレンホルト電圧の大きな隔たりに加え、さらに
スレンホルト電圧に直」に訂正する。 5、同第14頁第4行のルベル調整器」を「レベル検出
器」に訂正する。 6、同第16頁第14頁の「電圧調整器」を「レベル検
出器」に訂正する。

Claims (1)

  1. 【特許請求の範囲】 1−導電型のみのチャンネルを有する電界効果トランジ
    スタ集積回路の基板バイアス電圧を調整する回路であっ
    て、電圧供給源に接続された2個の端子と、出力端子及
    び制御端子を有する発振器と、この発振器の出力端子及
    び基板間に介挿され、発振器の作動時に基板に電荷を供
    給する電荷発生器と、基板の電圧に感知し、発振器の制
    御端子に接続された出力端子を有し、基板電圧が予め設
    定したレベル以上となる際に発振器の作動を禁止するレ
    ベル検出器とを具えるものにおいて、前記レベル検出器
    (4)はゲート電極が前記基板(1)に直接接続された
    デプレション型のトランジスタ(T3)を具えることを
    特徴とする電界効果トランジスタ集積回路の基板のバイ
    アス電圧調整回路。 2、 レベル検出器(4)は2個の給電端子間に介挿さ
    れたインパークを具え、このインバータの能動素子をデ
    プレション型のトランジスタ(T3)とし、このトラン
    ジスタの負荷を第2デプレシヨン型のトランジスタ(T
     4 )とし、両トランジスタ(T3.T4)間の接合
    をレベル検出器(4)の出力端子(6)としたことを特
    徴とする特許請求の範囲第1項記載の電界効果トランジ
    スタ集積回路の基板の/<イアスミ圧調整回路。
JP59253930A 1983-11-30 1984-11-30 電界効果トランジスタ集積回路の基板のバイアス電圧調整回路 Pending JPS60157248A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT23930/83A IT1220982B (it) 1983-11-30 1983-11-30 Circuito regolatore della tensione di polarizzazione del substrato di un circuito integrato a transistori a effetto di campo
IT23930A/83 1983-11-30

Publications (1)

Publication Number Publication Date
JPS60157248A true JPS60157248A (ja) 1985-08-17

Family

ID=11210957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59253930A Pending JPS60157248A (ja) 1983-11-30 1984-11-30 電界効果トランジスタ集積回路の基板のバイアス電圧調整回路

Country Status (6)

Country Link
JP (1) JPS60157248A (ja)
KR (1) KR850004357A (ja)
DE (1) DE3443868A1 (ja)
FR (1) FR2555774B1 (ja)
GB (1) GB2151823A (ja)
IT (1) IT1220982B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4794278A (en) * 1987-12-30 1988-12-27 Intel Corporation Stable substrate bias generator for MOS circuits
FR2677771A1 (fr) * 1991-06-17 1992-12-18 Samsung Electronics Co Ltd Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs.

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2966592D1 (en) * 1979-03-05 1984-03-01 Motorola Inc Substrate bias regulator
JPS6033314B2 (ja) * 1979-11-22 1985-08-02 富士通株式会社 基板バイアス電圧発生回路
JPS5694654A (en) * 1979-12-27 1981-07-31 Toshiba Corp Generating circuit for substrate bias voltage
US4322675A (en) * 1980-11-03 1982-03-30 Fairchild Camera & Instrument Corp. Regulated MOS substrate bias voltage generator for a static random access memory

Also Published As

Publication number Publication date
IT1220982B (it) 1990-06-21
GB8430148D0 (en) 1985-01-09
FR2555774B1 (fr) 1989-01-13
DE3443868A1 (de) 1985-06-13
GB2151823A (en) 1985-07-24
IT8323930A0 (it) 1983-11-30
FR2555774A1 (fr) 1985-05-31
KR850004357A (ko) 1985-07-11

Similar Documents

Publication Publication Date Title
US5838188A (en) Reference voltage generation circuit
KR940003406B1 (ko) 내부 전원전압 발생회로
KR940007298B1 (ko) Cmos트랜지스터를 사용한 기준전압 발생회로
US5604467A (en) Temperature compensated current source operable to drive a current controlled oscillator
US6700363B2 (en) Reference voltage generator
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
KR100422918B1 (ko) 차동 증폭기 회로
US7737674B2 (en) Voltage regulator
JP2788843B2 (ja) 基準電圧発生器
US4868483A (en) Power voltage regulator circuit
US6380799B1 (en) Internal voltage generation circuit having stable operating characteristics at low external supply voltages
US5903141A (en) Current reference device in integrated circuit form
KR100301629B1 (ko) 레벨시프터에의해최적화된전류미러증폭기를가지는정전압발생기
JPH0419639B2 (ja)
US7068024B1 (en) Voltage regulator having positive temperature coefficient for self-compensation and related method of regulating voltage
US4547749A (en) Voltage and temperature compensated FET ring oscillator
US4135125A (en) Constant voltage circuit comprising an IGFET and a transistorized inverter circuit
US8183914B2 (en) Constant Gm circuit and methods
US7348833B2 (en) Bias circuit having transistors that selectively provide current that controls generation of bias voltage
US6359814B1 (en) Negative output voltage charge pump and method therefor
JP4469657B2 (ja) 半導体記憶装置
US6060871A (en) Stable voltage regulator having first-order and second-order output voltage compensation
KR100401392B1 (ko) 전압조절회로및그방법,조절된전압조절회로및메모리회로
JP3356223B2 (ja) 降圧回路及びこれを内蔵した半導体集積回路
US5025230A (en) Oscillator circuit incorporated in a semiconductor circuit