JPS60152147A - 優先制御装置 - Google Patents
優先制御装置Info
- Publication number
- JPS60152147A JPS60152147A JP749384A JP749384A JPS60152147A JP S60152147 A JPS60152147 A JP S60152147A JP 749384 A JP749384 A JP 749384A JP 749384 A JP749384 A JP 749384A JP S60152147 A JPS60152147 A JP S60152147A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- priority level
- signal block
- priority
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、送信要求に関して優先レベルを持つ信号ブロ
ックを通信網の与える優先レベルに対応した順に送信す
る優先制御装置に関する。
ックを通信網の与える優先レベルに対応した順に送信す
る優先制御装置に関する。
（従来技術とその問題点）
異なるトラヒック特性を持つ、各種通信を統合すること
を目的としたローカルエリアネットワークにおいては、
各送信局の信号ブロックに送信優先レベルを設け、通信
網が優先レベルを与え送信を起動する方法が提案されて
いる。このような手法の１つに、特許出願番号昭５８−
０５４１１７号明細書「ループ式ネットワークにおける
優先制御方式」記載のものがある０ この通信方式は、第１図に示すようなループネットワー
クを構成する０同図におけるｌは、最優先レベルを与え
る同期信号８ＹＮ、および送信するパケットに対し優先
レベルを与えるポーリング信号ＰＯＬを供給するトリガ
ーステーションを示し、同図の参照数字２〜６は、各種
通信を担う端末７−１〜７−ｍｅ収容し、パケットの送
受信を行うノードステーションを示しておシ、各ステー
ションは、伝送路８でｉ゛絖されている０同期信号８Ｙ
Ｎは、第２図に示すように周期Ｔ毎にループに送出され
、各ノードステーションに対し時間原点を与えると共に
、最優先レベルの通信のためのノ（ケラ）（ＰＫ、Ｔ）
の送信を起動し、トリガーステーシランは、−巡した同
期信号８ＹＮをループより除去すると共に各ノードステ
テンロンからの最優先レベルのバケツ）（ＰＫＴ）が全
て通過した後、次の優先レベルの通信を起動するポーリ
ング信号ＰＯＬＺを送出する。以下同様にしてポーリン
グ信号をそれが与える優先レベルが低くなる順に供給す
るＯこのポーリング信号は、周期Ｔの間繰り返し送出さ
れるが、次の周期になると同期信号８ＹＮ が供給され
、再び最優先レベルの通信が起動されるロ各ノードステ
ージｌンは、同期信号ＳＹＮ、およヒホーリング信号Ｐ
ＯＬの与える優先レベルに対応した送信要求があれば、
これらの信号を含むループ上のバケツ） （ＰＫＴ）の
通過を常に監視し、アイドル状態を検出した時、直ちに
送信を行なう０このような通信方式を実現するため、送
信順位をソフトウェアによシ決定する優先制御方式が考
えられるが、伝送路における伝送速度が高速な場合には
、リアルタイム処理が困離になる口また、伝送路のアイ
ドル状態を検出し、送信権を獲得するまでに送信順位を
決定しファーストインファーストアウトのバランスに挿
入し高速化を計ることも考えられるが、この場合、バッ
ファ挿入後に生起する高優先レベルの送信要求に対して
の対応処理が不可能である０ （発明の目的） 本発明の目的は、通信網により、送信時の優先レベルが
与えられる通信方式において、与えられた優先レベルに
応じて、高速に送信すべき信号ブロックを、送信バッフ
ァから取、り出し通信網に送出することかできる優先制
御装置を提供することにある。
を目的としたローカルエリアネットワークにおいては、
各送信局の信号ブロックに送信優先レベルを設け、通信
網が優先レベルを与え送信を起動する方法が提案されて
いる。このような手法の１つに、特許出願番号昭５８−
０５４１１７号明細書「ループ式ネットワークにおける
優先制御方式」記載のものがある０ この通信方式は、第１図に示すようなループネットワー
クを構成する０同図におけるｌは、最優先レベルを与え
る同期信号８ＹＮ、および送信するパケットに対し優先
レベルを与えるポーリング信号ＰＯＬを供給するトリガ
ーステーションを示し、同図の参照数字２〜６は、各種
通信を担う端末７−１〜７−ｍｅ収容し、パケットの送
受信を行うノードステーションを示しておシ、各ステー
ションは、伝送路８でｉ゛絖されている０同期信号８Ｙ
Ｎは、第２図に示すように周期Ｔ毎にループに送出され
、各ノードステーションに対し時間原点を与えると共に
、最優先レベルの通信のためのノ（ケラ）（ＰＫ、Ｔ）
の送信を起動し、トリガーステーシランは、−巡した同
期信号８ＹＮをループより除去すると共に各ノードステ
テンロンからの最優先レベルのバケツ）（ＰＫＴ）が全
て通過した後、次の優先レベルの通信を起動するポーリ
ング信号ＰＯＬＺを送出する。以下同様にしてポーリン
グ信号をそれが与える優先レベルが低くなる順に供給す
るＯこのポーリング信号は、周期Ｔの間繰り返し送出さ
れるが、次の周期になると同期信号８ＹＮ が供給され
、再び最優先レベルの通信が起動されるロ各ノードステ
ージｌンは、同期信号ＳＹＮ、およヒホーリング信号Ｐ
ＯＬの与える優先レベルに対応した送信要求があれば、
これらの信号を含むループ上のバケツ） （ＰＫＴ）の
通過を常に監視し、アイドル状態を検出した時、直ちに
送信を行なう０このような通信方式を実現するため、送
信順位をソフトウェアによシ決定する優先制御方式が考
えられるが、伝送路における伝送速度が高速な場合には
、リアルタイム処理が困離になる口また、伝送路のアイ
ドル状態を検出し、送信権を獲得するまでに送信順位を
決定しファーストインファーストアウトのバランスに挿
入し高速化を計ることも考えられるが、この場合、バッ
ファ挿入後に生起する高優先レベルの送信要求に対して
の対応処理が不可能である０ （発明の目的） 本発明の目的は、通信網により、送信時の優先レベルが
与えられる通信方式において、与えられた優先レベルに
応じて、高速に送信すべき信号ブロックを、送信バッフ
ァから取、り出し通信網に送出することかできる優先制
御装置を提供することにある。
（発明の第１・１成）
本発明によれば、送信する信号ブロックに対して通信網
により優先レベルが与えられる通信方式において、信号
ブロックを蓄積する送信バッファと送信要求の優先レベ
ルと通信網により与えられた優先レベルと比較して、送
信すべき信号ブロックの優先レベルを決定する優先レベ
ル制御部、また前記の決定された優先レベルにもとづき
、送信すべき信号ブロックを前記送信バッファから取り
出すための制御信号を発生する送信制御部、さらに前記
の単シ出された信号ブロックの送信を行う、伝送路アク
セス制御部から成る優先制御装置であって、さらに前記
送信制御部は、前記送信ノ′１．ファ内の信号ブロック
に関する送信制御情報を蓄積する送信制御メモリと、優
先レベル毎に設けられ前記優先レベル制御部から与えら
れる優先レベルの４８号ブロックに関する送信制御情報
を前記制御メモリから取り出す複数個のアドレスカウン
タと前記優先レベル制御部により与えられた優先レベル
に対応するアドレスカウンタの出力を選択する手段と、
該選択する手段の出力によシ前記送信制御メモリ内の送
信制御情報を取シ出す手段とから構成されることを特徴
とする優先制御装置が得られる。
により優先レベルが与えられる通信方式において、信号
ブロックを蓄積する送信バッファと送信要求の優先レベ
ルと通信網により与えられた優先レベルと比較して、送
信すべき信号ブロックの優先レベルを決定する優先レベ
ル制御部、また前記の決定された優先レベルにもとづき
、送信すべき信号ブロックを前記送信バッファから取り
出すための制御信号を発生する送信制御部、さらに前記
の単シ出された信号ブロックの送信を行う、伝送路アク
セス制御部から成る優先制御装置であって、さらに前記
送信制御部は、前記送信ノ′１．ファ内の信号ブロック
に関する送信制御情報を蓄積する送信制御メモリと、優
先レベル毎に設けられ前記優先レベル制御部から与えら
れる優先レベルの４８号ブロックに関する送信制御情報
を前記制御メモリから取り出す複数個のアドレスカウン
タと前記優先レベル制御部により与えられた優先レベル
に対応するアドレスカウンタの出力を選択する手段と、
該選択する手段の出力によシ前記送信制御メモリ内の送
信制御情報を取シ出す手段とから構成されることを特徴
とする優先制御装置が得られる。
（実施例）。
次に、本発明による優先制御装置について図面を参照し
て説明する。第３図は、本発明による実施例の構成を示
すブロック図である。この優先制御装置は、スイッチ１
１とアクセス制御部１２、送信レジスタ１３．受４ｍレ
ジスタ１４とからなる伝送路アクセス制御項すと、送信
優先レバル決定回路１５、伝送路優先レベルレジスタ１
６、送信優先レベル設定回路１７、終了検出回路１８か
らなる優先レベル制御部と、制御回路１９と送信制御メ
モリ２０１１からｎ’Ｊでの各優先レベル別に信号ブロ
ックの送信制御情報を送信制御メモリ２０から読み出す
ためのアドレスカウンタ２１−１〜２１−ｎ、アドレス
カウンタ制御部２２、セレクタ２３、アドレスカウンタ
２４、ブロック長カウンタ２５からなる送信制御部と、
さらに送信バッファ２６の各部から構成される０また、
伝送路アクセス制御部は伝送路８に接続されている。
て説明する。第３図は、本発明による実施例の構成を示
すブロック図である。この優先制御装置は、スイッチ１
１とアクセス制御部１２、送信レジスタ１３．受４ｍレ
ジスタ１４とからなる伝送路アクセス制御項すと、送信
優先レバル決定回路１５、伝送路優先レベルレジスタ１
６、送信優先レベル設定回路１７、終了検出回路１８か
らなる優先レベル制御部と、制御回路１９と送信制御メ
モリ２０１１からｎ’Ｊでの各優先レベル別に信号ブロ
ックの送信制御情報を送信制御メモリ２０から読み出す
ためのアドレスカウンタ２１−１〜２１−ｎ、アドレス
カウンタ制御部２２、セレクタ２３、アドレスカウンタ
２４、ブロック長カウンタ２５からなる送信制御部と、
さらに送信バッファ２６の各部から構成される０また、
伝送路アクセス制御部は伝送路８に接続されている。
第４図（ａｌ、（ｂｌ、 ！ｖｒはそれぞれ第３図にお
ける送信バッファ２６内の信号ブロックと送信制御メモ
リ２０、さらにある優先レベルにのバッファエリア内の
送信制御情報、即ち開始アドレスとブロック長を示して
いる。本装置に接続される通信端末より入来する各信号
ブロックは、第４図（ａｔに斜線で示されるように送信
バッファ２６内にランダムに蓄積されており、送信制御
メモリ２０は１からｎまでの優先レベル別にｎ個のバッ
ファエリアに分割され、各バッファエリアには、制御回
路１９により送信バッファ２６内の信号ブロックの開始
アドレスとブロック長が、第４図（１））のように書き
込まれる。また、送信制御メモリ２０の各優先レベルの
バッファエリア内には、各々の優先レベルの最終信号ブ
ロックの送信制御情報の次のエリアに、送信の終了を示
す終了コード°ＥＮＤ″が付加される口制御回路１９は
、送信すべき信号ブロックの制御情報を送信制御メモリ
２０に書き込み、送信優先レベル設定回路１７に対して
各優先レベル別に、送信要求を示す出力信号である１７
−１〜＋７−ｎの内で、送信要求のある出力信号をアク
ティブ状態にする０即ち、優先レベルｋ（ｋ＝１〜ｎ）
の送信要求が生じると出力１７−に’ｅア “クチイブ
にする。送信優先レベル決定回路１５では、通信網の与
える優先レベルがアクセス制御部１２を介して伝送路優
先レベルレジスタ１６に設定されると、前記の送信要求
出力１７−１〜１７、−ｎと比較し、送信すべき信号ブ
ロックの優先レベルヲ決定しセレクタ２３、アドレスカ
ウンタ制御部２２にこれを通知する０例えば、優先レベ
ルｌの信号ブロックＳｌと優先レベル２の信号ブロック
８２、さらに優先レベル３の信号ブロックＳ３およびＳ
４の送信要求が生じたとすると、制御部に送信制御メモ
リ２０内に書き込むと共に、優先部ｊ御回路１７の出力
１７−１．１７−２．１７−３をアクティブ状態にする
０伝送路８を通過する信号ブロックにもとづき伝送路優
先レベルレジスタ１６に優先レベル３が設定されると、
送信優先レベル決定回路１５はまず優先レベル１の信号
ブロックを送信するよう送信制御部に指令し、優先レベ
ル１の信号ブロックＳ１の送信完了後、順次低い優先レ
ベルの信号ブロック８２． ８３． ８４の送信全指令
する。また、伝送路優先レベルレジスタ１６に優先レベ
ル２が設定されているときには、まず優先レベルｌの信
号ブロック８１の送信を指令し、続いて優先レベル２の
信号ブロックＳ２の送信が行なわれ送信完了後送信権を
解放するＯこの場合、伝送路優先レベルレジスタ１６の
設定レベル２より低い優先レベルの信号ブロック８３゜
Ｓ４は未送出のまま待機させておく。
ける送信バッファ２６内の信号ブロックと送信制御メモ
リ２０、さらにある優先レベルにのバッファエリア内の
送信制御情報、即ち開始アドレスとブロック長を示して
いる。本装置に接続される通信端末より入来する各信号
ブロックは、第４図（ａｔに斜線で示されるように送信
バッファ２６内にランダムに蓄積されており、送信制御
メモリ２０は１からｎまでの優先レベル別にｎ個のバッ
ファエリアに分割され、各バッファエリアには、制御回
路１９により送信バッファ２６内の信号ブロックの開始
アドレスとブロック長が、第４図（１））のように書き
込まれる。また、送信制御メモリ２０の各優先レベルの
バッファエリア内には、各々の優先レベルの最終信号ブ
ロックの送信制御情報の次のエリアに、送信の終了を示
す終了コード°ＥＮＤ″が付加される口制御回路１９は
、送信すべき信号ブロックの制御情報を送信制御メモリ
２０に書き込み、送信優先レベル設定回路１７に対して
各優先レベル別に、送信要求を示す出力信号である１７
−１〜＋７−ｎの内で、送信要求のある出力信号をアク
ティブ状態にする０即ち、優先レベルｋ（ｋ＝１〜ｎ）
の送信要求が生じると出力１７−に’ｅア “クチイブ
にする。送信優先レベル決定回路１５では、通信網の与
える優先レベルがアクセス制御部１２を介して伝送路優
先レベルレジスタ１６に設定されると、前記の送信要求
出力１７−１〜１７、−ｎと比較し、送信すべき信号ブ
ロックの優先レベルヲ決定しセレクタ２３、アドレスカ
ウンタ制御部２２にこれを通知する０例えば、優先レベ
ルｌの信号ブロックＳｌと優先レベル２の信号ブロック
８２、さらに優先レベル３の信号ブロックＳ３およびＳ
４の送信要求が生じたとすると、制御部に送信制御メモ
リ２０内に書き込むと共に、優先部ｊ御回路１７の出力
１７−１．１７−２．１７−３をアクティブ状態にする
０伝送路８を通過する信号ブロックにもとづき伝送路優
先レベルレジスタ１６に優先レベル３が設定されると、
送信優先レベル決定回路１５はまず優先レベル１の信号
ブロックを送信するよう送信制御部に指令し、優先レベ
ル１の信号ブロックＳ１の送信完了後、順次低い優先レ
ベルの信号ブロック８２． ８３． ８４の送信全指令
する。また、伝送路優先レベルレジスタ１６に優先レベ
ル２が設定されているときには、まず優先レベルｌの信
号ブロック８１の送信を指令し、続いて優先レベル２の
信号ブロックＳ２の送信が行なわれ送信完了後送信権を
解放するＯこの場合、伝送路優先レベルレジスタ１６の
設定レベル２より低い優先レベルの信号ブロック８３゜
Ｓ４は未送出のまま待機させておく。
された優先レベルが３て、優先レベ゛ル１，２．３の送
信要求が生じている場合を考える０即ち、第５図に示す
送信制御情報にもとづき、優先レベルｌの信号ブロック
８１から順に、低い優先レベルの信号ブロック８２，８
３．８４の送信を行なう場合を例に説明する。アクセス
制御部１２が伝送路８のアイドル状態を検出し、送信権
を獲得すると、送信優先レベル決定回路１５は、優先レ
ベル１の送信を行なうととをセレクタ２３、およびアド
レスカウンタ制御部２２に指令する。送信制御部では、
セレクタ２３、およびアドレスカウンタ制御部２２で指
定された、優先レベル１に対応するアドレスカウンタ２
】−１が示すアドレスをもとに送信制御メモリ２０から
、信号ブロックＳ１の開始アドレスａ、を取り出し、こ
れをアドレスカウンタ２４に設定する。次にアドレスカ
ウンタ２１−１を１加算しブロック長もを取り出し、こ
れをプロック長カウンタ２５に設定する。送信バッファ
２６内の送信すべき信号ブロック８１は、アドレスカウ
ンタ２４の示すアドレスにもとづき、送信バッファ２６
よ−り順に読み出され、送信レジスタ１３を介して伝送
路８に送出される。送信バッファ２６よ勺読み出される
毎にアドレスカウンタ２４はｌ加算され、ブロック長カ
ウンタ２５は１減算されブロック長カウンタ２５が零に
なるまで信号ブロックｌの読み出し、送出を繰勺返し送
信を完了する０ブロツク長カウンタ２５の値が零になる
と送信制御メモリ２０を制御するアドレスカウンタ２１
−１に１加算され、次の送信制御情報を得て送信を続け
る。第５図の例では、終了検出回路１８が終了コード＠
’Ｅ Ｎ Ｄ＋ ”を検出し、優先レベル１の送信全終
了したことを知り、送信要求出力１７−１ｉＪｉり消す
０送信優先レベル決定回路】５は、送信優先レベル設定
回路１７の出力に変更が生じたのを知るとともに、新た
に送信すべき優先レベルの再決定を行なう。第５図の例
では次の優先レベル２の信号ブロックｓ２の送信要求が
あるので、優先レベル２の送信をセレクタ２３とアドレ
スカラｙり制御部２２に指令する。先の手順と同禄にし
て信号ブロックｓ２を送信し、続いて優先レベル３の信
号ブロック８３．８４の送信を行ない、終了検出回路１
８が終了コード”ＥＮＤｓ”を検出して、送信を完了す
る。
信要求が生じている場合を考える０即ち、第５図に示す
送信制御情報にもとづき、優先レベルｌの信号ブロック
８１から順に、低い優先レベルの信号ブロック８２，８
３．８４の送信を行なう場合を例に説明する。アクセス
制御部１２が伝送路８のアイドル状態を検出し、送信権
を獲得すると、送信優先レベル決定回路１５は、優先レ
ベル１の送信を行なうととをセレクタ２３、およびアド
レスカウンタ制御部２２に指令する。送信制御部では、
セレクタ２３、およびアドレスカウンタ制御部２２で指
定された、優先レベル１に対応するアドレスカウンタ２
】−１が示すアドレスをもとに送信制御メモリ２０から
、信号ブロックＳ１の開始アドレスａ、を取り出し、こ
れをアドレスカウンタ２４に設定する。次にアドレスカ
ウンタ２１−１を１加算しブロック長もを取り出し、こ
れをプロック長カウンタ２５に設定する。送信バッファ
２６内の送信すべき信号ブロック８１は、アドレスカウ
ンタ２４の示すアドレスにもとづき、送信バッファ２６
よ−り順に読み出され、送信レジスタ１３を介して伝送
路８に送出される。送信バッファ２６よ勺読み出される
毎にアドレスカウンタ２４はｌ加算され、ブロック長カ
ウンタ２５は１減算されブロック長カウンタ２５が零に
なるまで信号ブロックｌの読み出し、送出を繰勺返し送
信を完了する０ブロツク長カウンタ２５の値が零になる
と送信制御メモリ２０を制御するアドレスカウンタ２１
−１に１加算され、次の送信制御情報を得て送信を続け
る。第５図の例では、終了検出回路１８が終了コード＠
’Ｅ Ｎ Ｄ＋ ”を検出し、優先レベル１の送信全終
了したことを知り、送信要求出力１７−１ｉＪｉり消す
０送信優先レベル決定回路】５は、送信優先レベル設定
回路１７の出力に変更が生じたのを知るとともに、新た
に送信すべき優先レベルの再決定を行なう。第５図の例
では次の優先レベル２の信号ブロックｓ２の送信要求が
あるので、優先レベル２の送信をセレクタ２３とアドレ
スカラｙり制御部２２に指令する。先の手順と同禄にし
て信号ブロックｓ２を送信し、続いて優先レベル３の信
号ブロック８３．８４の送信を行ない、終了検出回路１
８が終了コード”ＥＮＤｓ”を検出して、送信を完了す
る。
次に、低優先レベルの信号ブロック送信中に、その信号
ブロックよシ高い優先レベルの送信要求が生じた場合の
優先制御について説明を加える。
ブロックよシ高い優先レベルの送信要求が生じた場合の
優先制御について説明を加える。
先の例で優先レベル３の信号ブロックｓ３の送信中に、
優先レベル２の信号ブロックｓ５の送信要求が生じたと
する０制御回路１９はこの送信要求にもとづき、第６図
に示すように送信制御メモリ２０の内容を変更する。即
ち、第５図の＠ＥＮＤ、’の番地に信号ブロックｓ５の
開始アドレスカウンタき込み、次のエリアにブロック長
ｌＩｌを書き込み、。
優先レベル２の信号ブロックｓ５の送信要求が生じたと
する０制御回路１９はこの送信要求にもとづき、第６図
に示すように送信制御メモリ２０の内容を変更する。即
ち、第５図の＠ＥＮＤ、’の番地に信号ブロックｓ５の
開始アドレスカウンタき込み、次のエリアにブロック長
ｌＩｌを書き込み、。
続いて終了コート”ＥＮＤ、”を付加する０さらに送信
優先レベル設定回路１７の出力１７−２を再びアクオイ
ブ状態にする０従って、送信使先レベル決定回路１５１
′ｉ、優先レベル２の送信をセレクタ２３、アドレスカ
ウンタ制御部２２に指令する〇送信制御部では、アドレ
スカウンタ２１−２の示すアドレスから信号ブロックｓ
５の送信制御情報を取シ出し、信号ブロック８４の送信
に先立ち信号ブロックＳ５の送信を優先的に行ない、＠
ＥＮＤ、”の検出後優先レベル４の送信に戻シ、信号ブ
ロックＳ４を送出する〇 （発明の効果） 以上の説明によシ明らかなように、本発明によれば通信
網の与える優先レベルに応じて送信すべき信号ブロック
を、送信バッファから高速に取シ出し送信することがで
きるとともに、送信全行なっている場合に、新たに高い
優先レベルの送信要求が生じた場合にも送信すべき優先
レベルを変更することができ、伝送速度の高速化に対応
した処理速度の高速性を向上すべく得られる効果は大き
いＯ
優先レベル設定回路１７の出力１７−２を再びアクオイ
ブ状態にする０従って、送信使先レベル決定回路１５１
′ｉ、優先レベル２の送信をセレクタ２３、アドレスカ
ウンタ制御部２２に指令する〇送信制御部では、アドレ
スカウンタ２１−２の示すアドレスから信号ブロックｓ
５の送信制御情報を取シ出し、信号ブロック８４の送信
に先立ち信号ブロックＳ５の送信を優先的に行ない、＠
ＥＮＤ、”の検出後優先レベル４の送信に戻シ、信号ブ
ロックＳ４を送出する〇 （発明の効果） 以上の説明によシ明らかなように、本発明によれば通信
網の与える優先レベルに応じて送信すべき信号ブロック
を、送信バッファから高速に取シ出し送信することがで
きるとともに、送信全行なっている場合に、新たに高い
優先レベルの送信要求が生じた場合にも送信すべき優先
レベルを変更することができ、伝送速度の高速化に対応
した処理速度の高速性を向上すべく得られる効果は大き
いＯ
第１図は、ループネットワークの構成を示すブロック図
である。第１図において１はトリガーステージ百ン、２
ｔ ３９４．５．６はノードステーション、７−１〜７
−ｍは、各種端末、８は伝送路を示す。第２図は、第１
図の伝送路上の信号の流れを表わす図である◇ 第３図は本発明の優先制御装置の実施例を表わすブ目ツ
ク図である。第３図において、８は伝送路、１１はスイ
ッチ、１２はアクセス制御部、１３は送信レジスタ、１
４は受信レジスタ、１５は送信優先レベル決定回路、１
６は伝送路優先レベルレジスタ、１７は送信優先レベル
設定回路、１７−１ ” Ｉ ７− ｎは、送信優先レ
ベル設定回路１７の出力、１８は終了検出回路、１９は
制御回路、２０は送信制御メモリ、２】−１〜２１−ｎ
はアドレスカウンタ、２２はアドレスカウンタ制御部、
２３はセレクタ、２４はアドレスカウンタ、２５はブロ
ック長カウンタ、２６は送信バッファを表わす。 第４図（ａ）は送信バッファ２６内のメモリーレイアウ
トを示す図、 第５図、第６図は送信制御メモリ２０内に格納された送
信制御情報を示す図である。 囁 １ 口 亭 ２ 目 １＝−Ｍ５’Ｃ−Ａ−幀先４−１ｅｈｙｉ：＊ −１す
である。第１図において１はトリガーステージ百ン、２
ｔ ３９４．５．６はノードステーション、７−１〜７
−ｍは、各種端末、８は伝送路を示す。第２図は、第１
図の伝送路上の信号の流れを表わす図である◇ 第３図は本発明の優先制御装置の実施例を表わすブ目ツ
ク図である。第３図において、８は伝送路、１１はスイ
ッチ、１２はアクセス制御部、１３は送信レジスタ、１
４は受信レジスタ、１５は送信優先レベル決定回路、１
６は伝送路優先レベルレジスタ、１７は送信優先レベル
設定回路、１７−１ ” Ｉ ７− ｎは、送信優先レ
ベル設定回路１７の出力、１８は終了検出回路、１９は
制御回路、２０は送信制御メモリ、２】−１〜２１−ｎ
はアドレスカウンタ、２２はアドレスカウンタ制御部、
２３はセレクタ、２４はアドレスカウンタ、２５はブロ
ック長カウンタ、２６は送信バッファを表わす。 第４図（ａ）は送信バッファ２６内のメモリーレイアウ
トを示す図、 第５図、第６図は送信制御メモリ２０内に格納された送
信制御情報を示す図である。 囁 １ 口 亭 ２ 目 １＝−Ｍ５’Ｃ−Ａ−幀先４−１ｅｈｙｉ：＊ −１す
Claims (1)
- 送信する信号ブロックに対して通信網によシ優先レベル
が与えられる通信方式において、信号ブロックを蓄積す
る送信バッファと、送信要求の優先レベルと通信網によ
り与えられた優先レベルと比較して送信すべき信号ブロ
ックの優先レベルを決定する優先レベル制御部、また前
記の決定された優先レベルにもとづき、送信すべき信号
ブロックを前記送信バッファから取シ出すための送信制
御信号を前記送信バッファへ送り出す送信制御部、さら
に前記送信バッファよル取り出された信号ブロックの送
信を行う、伝送路アクセス制御部からなる優先制御装置
であって、前記送信制御部は、前記送信バッンア内の信
号ブロックに関する送信制御情報を蓄積する送信制御メ
モリと、優先レベル毎に設けられ前記優先レベル制御部
から与えられる優先レベルの信号ブロックに関する送信
制御情報を前記制御メモリから＊ｂ出す複数個のアドレ
スカウンタと、前記優先レベル制御部によシ与えられた
優先レベルに対応するアドレスカウンタの出力を選択す
る手段と、該選択する手段の出力によシ前記送信制御メ
モリ内の送信制御情報を取シ出す手段とから構成される
ことを特徴とする優先制御装置。 ′
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP749384A JPS60152147A (ja) | 1984-01-19 | 1984-01-19 | 優先制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP749384A JPS60152147A (ja) | 1984-01-19 | 1984-01-19 | 優先制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60152147A true JPS60152147A (ja) | 1985-08-10 |
Family
ID=11667293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP749384A Pending JPS60152147A (ja) | 1984-01-19 | 1984-01-19 | 優先制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152147A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209246A (ja) * | 1982-05-18 | 1983-12-06 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 分散通信ネツトワ−クのステ−シヨンに送信権を配分する方法 |
-
1984
- 1984-01-19 JP JP749384A patent/JPS60152147A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58209246A (ja) * | 1982-05-18 | 1983-12-06 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 分散通信ネツトワ−クのステ−シヨンに送信権を配分する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7451243B2 (en) | System and method for implementing RMII Ethernet reset | |
| US8913618B2 (en) | Reordering packets | |
| US6421352B1 (en) | Data processing apparatus capable of independently interrupting transmission data | |
| JP2004530343A5 (ja) | ||
| JP3545437B2 (ja) | パケット交換試験方法及びその装置 | |
| WO2012000317A1 (zh) | 一种流量监管方法和装置 | |
| EP0555926B1 (en) | Method and means for detecting a routing loop in a telecommunication network | |
| US20040085963A1 (en) | Method of organizing data packets | |
| US5550827A (en) | Control of the interchange of data packets in a network | |
| JPS60152147A (ja) | 優先制御装置 | |
| US6674770B1 (en) | Bit stuffing for synchronous HDLC | |
| KR20060012263A (ko) | 패킷 통신 단말 | |
| JPH08251168A (ja) | 装置内情報伝送システム | |
| JP3019622B2 (ja) | 多地点電文収集方式 | |
| JP2793480B2 (ja) | Ｌａｎデータ送出方式 | |
| JPH0338943A (ja) | 多重ｈｄｌｃ通信チヤネル受信装置を有する端末アダプタ | |
| JP3125325B2 (ja) | 蓄積型星型通信網における送信制御方式 | |
| JPH1084384A (ja) | パケットデータ通信における負荷試験装置 | |
| JP2812295B2 (ja) | セル転送装置 | |
| JP2001285300A (ja) | 通信方法及び通信システム | |
| JP2003298601A (ja) | パケット並替装置、オーバーフロー処理方法、プログラム、及び記憶媒体 | |
| JP3430689B2 (ja) | 双方向リピータ装置 | |
| JP3424604B2 (ja) | データ伝送システムおよびデータ伝送方法 | |
| JP3199431B2 (ja) | 通信制御装置および通信制御方法 | |
| US7336609B2 (en) | Optimized method and optimized protocol engine for message transmission |