JPS60152021A - ニツケルシリサイド表面の汚染防止法 - Google Patents

ニツケルシリサイド表面の汚染防止法

Info

Publication number
JPS60152021A
JPS60152021A JP733684A JP733684A JPS60152021A JP S60152021 A JPS60152021 A JP S60152021A JP 733684 A JP733684 A JP 733684A JP 733684 A JP733684 A JP 733684A JP S60152021 A JPS60152021 A JP S60152021A
Authority
JP
Japan
Prior art keywords
film
oxide film
substrate
vacuum
nisi2
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP733684A
Other languages
English (en)
Other versions
JPH0138363B2 (ja
Inventor
Akitoshi Ishizaka
彰利 石坂
Yasuhiro Shiraki
靖寛 白木
Eiichi Maruyama
瑛一 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP733684A priority Critical patent/JPS60152021A/ja
Publication of JPS60152021A publication Critical patent/JPS60152021A/ja
Publication of JPH0138363B2 publication Critical patent/JPH0138363B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、金属電極であるニツケルダイシリサのである
。特にＳｉ薄膜を分子線エピタキシー法によりＮｉ１９
ｉ２単結晶薄膜上に成長させる際に好適な、エピタキシ
ー成長直前の基板表面処理法に関するものである。
〔発明の背景〕
超高真空中で、Ｓｉ基板上にＮｉＳｉ、をエピタキシャ
ル成長させ、さらに真空を破ることなく直ちにＮｉ！９
４．上にＳｉをエピタキシャル成長させ、Ｓ　Ｉ　／　
Ｎ　ｊ　Ｓ　１２　／　Ｓ　ｌ　単結晶三層膜を形成さ
せることが知られている（　Ｒ６Ｔ−Ｔｕｎｇ−ＪｌＭ
−Ｑｉｌ）３０ｎ　Ｉａｎｄ　Ｊ、　Ｍ、　ｐｏａｔｅ
　、　Ａｐｐｌ　、Ｐｈｙｓ、Ｌｅｔｔ　、　４２（１
９８３）、８８８〜）。
一方、ＮｉＳｉ２を成長後、大気中に取り出すと、Ｎｉ
Ｓｉ、表面に酸化物や、炭化物などの汚染層が生成し、
Ｎ１５ｉｚ上に再び良質の結晶性を有するＳｉ薄膜に成
長させることはできない。Ｓｉ／Ｎ１５ｊ、／Ｓｉ三層
構造をパーミアブルベーストランジスタの如き半導体デ
バイスに応用するためには、Ｎ’ｓ’ｇ金属を電極形状
にパターンニングすることが必要不可欠である。そのた
めには、ＮｉＳｉ、をＳｉ上に形成後、大気中に取り出
すことが必要であり、結果として、Ｎｉ１９ｉ、上に汚
染層が生成するという欠点があった。
〔発明の目的〕
本発明の目的は、上記の欠点をなく　Ｌ、ＮｉＳｉ。
上へ３ｉの分子線エピタキシャル成長の際、不純物汚染
や結晶欠陥の発生の少ない清浄なＮｉＳｉ２表面を提供
することにある。
〔発明の概要〕
上記目的を達成するため、本発明においては、Ｓｉ上に
Ｎ　Ｉ　Ｓ　１２をエピタキシャル成長させ、更に真空
を破ることなく、直ちに３ｉをエビタキャル成長させた
後、大気に取り出し、Ｎｉ５１ｇ上に形成した３ｉこみ
で、所望の電極形状に加工後、Ｓｉ表面の清浄化を行い
、その清浄なＳｉ表面上にＳｉをエピタキシャル成長さ
せることを骨子とする。ここで、Ｓｉの清浄な表面を州
るためには、化学処理による３ｊ表面の酸化膜の形成除
去と、それに続く化学処理による表面酸化膜の形成およ
びその表面へのハロゲン元素の吸着と、真空中における
酸化膜の蒸発除去を組合わせて用いる。
本発明の根本的な概念は、汚染しゃすいＮ　Ｉ　Ｓ　ｊ
　２の保護膜として、Ｓｉ薄膜を用い、Ｓｉ表面の清浄
化後に３ｉのエピタキシャル成長を行うことである。こ
こで、Ｓｉ表面の清浄化に関しては、表面を清浄にする
ことは当然であるが、■処理中に結晶欠陥を導入しない
こと、■ＮｉＳｉ２は９６６Ｃ以上では相変化を生じる
ので、この温度以下で表面清浄化処理を行うことが必要
である。
本発明者等の知見によれば、真空中におけるｆ３ｉ酸化
膜の蒸発除去は、通常８００〜９００Ｃにおいても可能
であるが、その際、炭化物の汚染物質が最も蒸気圧が低
く、酸化物が除去された後も基板表面に残留することが
わかった。したがって炭化物までも完全に除去するため
には、従来法のように１２００ｔｌ：’あるいはそれ以
上の基板加熱が必要であった。そこで仮に炭化物の汚染
物質を全く含有しない酸化膜がＳｉ基板表面に形成可能
であれば、この酸化膜を真空中で蒸発除去する際には９
００Ｃ以下の加熱で十分清浄な表面が得られる可能性が
ある。
本発明においては、Ｓｉ基板上にＳｉエピタキシャル膜
を形成後（この工程はなくてもよい）、Ｎｉ８ｒ＊　を
エピタキシャル成長させる。その後、真空を破ることな
く、直ちに所望の厚さだけＳｌをエピタキシャル成長さ
せ、Ｎｉ１９ｉ、膜を保護する。その後大気中にとり出
し、通常のフォトエツチングと、化学的エツチングある
いは物理的エツチングを用いて、所望の電極形状に５ｔ
をＮ１５ｉｚ上に設けたまま、ＳｉとＮ　ｉ　Ｓｉ　、
を加工する。次に、化学処理によってＳｉ基板表面の汚
染物質を含む酸化膜を形成・除去（一旦、酸化膜を形成
し、次いでこれを除去することをこの様に表現する。）
する。その後、更に化学処理によってＳｉ基板表面に新
たな酸化膜を形成する。その際、空気中からＣＯｚやＣ
Ｏなど、炭素を含有するガスが酸化膜に吸着するのを防
ぐため、表面の吸着サイドにハロゲン元素など、容易に
蒸発除去が可能な物質をあらかじめ吸着させるようＫす
る。新たに形成された酸化膜はＳｉ基板を汚染物質から
保護する役割を果しているので、最終的にはこの酸化物
を蒸気圧の高い汚染物質と共に蒸発除去することにより
清浄表面が得られることになる。
次に真空中で６００〜９６０Ｃに加熱して酸化膜を蒸発
除去し、Ｓｉの清浄表面を得た後、その上に、Ｓｉをエ
ピタキシャル成長させると、Ｎ　ｆ　８　ｊ　を金属電
極を、半導体Ｓｉ中にうめ込んだ構造を得ることかで−
きる。
〔発明の実施例〕
第１図から第４図は本発明の実施例を、表１は、表面清
浄化方法を具体的に示したものである。
第１図では、Ｓｉ基板１上にＳｉ２＋　Ｎｌ５１．３＋
Ｓｉ４をエピタキシャル成長させ、それを大気中にと９
だし、第２図に示す如く電極形状にｓｔ４゜Ｎｔｓｔｔ
　３を加工する。その時加工はＳｉ２あるいはＳｉ基板
１に及んでもよい。またＮｉＳｉ、表面の汚染防止のだ
めの保護膜Ｓｉ＋の厚さの最低は１００人であり、これ
は、その後の表１に示す表面清浄化処理のための化学処
理中に生じる食刻に耐ええる最低の厚さである。次に第
３図に示すように酸化膜５を表１に示した方法にて形成
する。
次に、真空中に第３図に示す試料を挿入し、６００〜９
００Ｃに加熱することによシ酸化膜５を除去し、清浄な
表面を得た後、第４図に示すように８　ｔ　６をエピタ
キシャル成長させる。これによシ、Ｎ１ｊ９ｉ１電極３
をＳｉ半導体層中にうめ込むこと第　１　表 が達成できる。
表１は、第３図における酸化膜５を形成するための化学
処理法を具体的に示したものである。
ここにおける脱脂洗浄は１つの例であって、メチルアル
コール、トリクロルエチレン、アセトン。
純水などを用いた洗浄法であれば、特別の条件は必要で
ない。次のＨＮ　Ｏｓ煮沸処理は、Ｓｉ上に酸化膜を形
成させ、それをＨＦで除去するプロセスであり、Ｓｉ表
面にあらかじめ付着している汚染物質を酸化物と共に除
去する重要な意味をもっている。Ｓｉ表面から汚染物質
を除去するためＫは、このプロセスを数回くり返すこと
が望ましい。
このあと更ＫＮＨ４０ＨとＲ２ｃｈを含む液で更に酸化
膜を形成させ、それも）（Ｆで除去する。ＨＮＯｓ煮沸
とＮＨ４ＯＨ煮沸とは本発明の基本構成の１つであって
、Ｓｉ表面を汚染する物質、特に炭化物を含有しない酸
化液で８１表面を酸化しては）ＩＰで除去することを目
的としている。したがって同様の効果を有する処理であ
れば、薬品の種類や処理の順序は必らずしも第１表に記
された通りでなくともよい。化学処理の最後のＨＣｌと
Ｈｔｏｓを含む溶液中での煮沸処理は清浄な３ｉ表面に
保護用の酸化膜を形成し、吸着サイトにハロゲン元素（
この場合はＣ１）を吸着させるためのプロセスである。
酸化膜表面はＳｉ結晶表面にくらべて炭化物が吸着しに
くく、また吸着サイトにあらかじめハロゲンを吸着させ
ることによってもそれを防止している。また、この処理
によって形成される酸化膜の厚みは２〜２０人と薄く、
真空熱処理によって分解蒸発し易いという特長をもって
いる。
したがって同様の効果を有する酸化膜の形成とノ・ロゲ
ンの吸着が可能であれば第１表に記載されている通りの
プロセスと異ったものであってもかまわない。
以上の化学処理を終了した基板を真空槽内に設置し、排
気した後加熱して酸化膜を分解蒸発させる。この分解は
６００Ｃあたりから開始されるがわずかに吸着している
汚染物質をも除去するためには最高１２００Ｇまで加熱
することが必要である。
しかし、化学処理が理想的に行われている場合には６５
０Ｃ〜９６０Ｃの間の加熱で十分である。
加熱時の真空度は、雰囲気中の汚染物質であるＣ　Ｏｔ
やＣＯの吸着がおこらないため、あるいは酸化がおこら
ないために十分な高真空であることが望ましく、少なく
ともＩ　Ｘ　１０”　Ｔｏｒｒ以上の高真空でなくては
ならない。この場合、残留ガスの成分が重要であって、
例えばＮ２の分圧であればＩ　Ｘ　１０−’　Ｔｏｒｒ
程度あっても全く問題はないが、Ｃｏ、ＣＯ２，０２の
分圧はＩ　Ｘ　１０−’　Ｔｏｒｒよりも小さいことが
必要である。
このＳｉ表面の清浄化法は、Ｓｉ基板１の表面清浄化や
、あるいはＳｉ２を形成した後で、大気中にとり出し、
再び・真空中に入れＮｉＳｉ２３を形成する場合のＳｉ
２表面の清浄化にも有効であることは椙をまたない。
以下、具体例により説明する。
実施例１ （１１１）面の鏡面研摩を施したＳｉウェハー基板上に
、真空度Ｉ　Ｘ　１０−’Ｔｏｒｒの超高真空中にて、
基板温度６００Ｃにて、Ｓｉエピタキシャル層、Ｎｉ５
１＊エピタキシヤル層を各々５０００人と１０００人の
厚さに形成した後、Ｓｌのエビタ♀レヤル層を５００人
分子線成長法により形成した。
Ｓｔエピタキシャル層の成長速度は２Ａ／ｇ、。
Ｎ１５ｔ、エピタキシャル層の成長速度は１Ａ４１であ
った。次に大気中にてきたＳｉ／ＮｉＳｉ、７７９１　
／　Ｓｊ　の４層構造の試料をとり出し、フォトエツチ
ング、およびイオンミリング法を用いて、第２図に示す
ように１〜１０μｍの腫々のピッチのくし型状パターン
を形成した。用いたイオンは１ｋＶに加速したＡｔであ
った。イオンエツチングの終点の判定は困難であるので
、少なくとも、エツチングすべき溝部にＮ　ｉ　Ｓｉ　
２が完全になくなるように、Ｎｉ５１２の下地のＳｉエ
ピタキシャル層２が若干エツチングされるまで、エツチ
ングを行った。次に、加工過程で汚染した層をとシ除く
ため、脱脂洗浄を行った。エタノールで５分間の超音波
洗浄を２回くり返し、トリクロルエチレンで９０Ｃ１５
分間の煮沸洗浄を行い、エタノールで５分間の超音波洗
浄を２回くり返した後、１０分間の純水水洗を行なって
脱脂する。
この基板を１２０ＣＯＨＮ　Ｏｓ中で１０分間煮沸し、
５分間の純水水洗を行った後、２．５％のＨＦ水溶液に
１分間浸漬して酸化膜を除去し、１０分間の純水水洗を
行なう。拘びＨＮ　Ｏｓ煮沸にもどりこの処理を４回く
り返す。
更にこの基板ＮＨ４０Ｈ２０チ＊　Ｈ２Ｏ２２０チ。
Ｈ＊０６０　ｑｂから成る溶液中で９０Ｃ１分間煮沸し
た後、２．５％のＨＦ水溶液に１分間浸漬して酸化膜を
除去し、１０分間の純水水洗を行なう。
この基板をＨＣｌ６０％、Ｈ２Ｏ２２０％、Ｈ２Ｏ６０
チから成る溶液中で９０Ｃにおいて１０分間煮沸して酸
化膜を形成し、１５分間の純水水洗を行なう。
し小る後、この基板を真空槽に入れ２　Ｘ　１０−’Ｔ
ＯｒｒＯ高真空に排気し、基板裏面に近接して設置した
タンタルヒータで８５０ｔＴ、３０分間の加熱処理を行
なって表面酸化膜を蒸発除去する。このようにして形成
されたＳｉ基板表面はオージェ電子分光法で測定しても
異種物質が検出されず、また反射電子線回折によっても
７Ｘ７の超構造が観察され、清浄表面が実現されている
ことが確認された。
次に、Ｓｉエピタキシャル層を基板温度７００Ｃにて、
成長速度３人／〆、膜厚６０００人だり成長させた。反
射電子線回折で結晶性を観察したところ、（１１１）−
７Ｘ７構造が観察され、単結晶が成長していること、オ
ージェ電子分析では、Ｓｉのみしか観察されず、成長層
は、エピタキシャル成長したＳｉの単結晶であることが
確認された。
実施例２ （１００）面の鏡面研摩を施したＳｉ基板を、実施例１
と同様の表面清浄化法を用いて清浄化した後、真空度２
　Ｘ　１０−”　Ｔｏｒｒにて、基板温度５５０ｔｌｌ
’＝にて、Ｓｉ基板上に直接ＮｉＳｉ、膜を、厚さ３０
００人になるように形成した。次にその上にＳｉ保護膜
を厚さ２０００人になるように基板温度６５０Ｃにてエ
ピタキシャル成長させた。し力？る後大気中にとシ出し
、実施例１と同様の方法にて、第２図に示すように断面
形状がくし型になるように加工を行った。しかる後、表
１に示す脱脂洗浄からＮＨ４ＯＨ煮沸処理まで、実施例
１と同様の条件にて化学処理を行った。しかる後、基板
を０．０１％臭素のメタノール溶液に１分間浸漬して酸
化膜表面に臭素を吸着させる。１５分間の純水洗浄を行
った後、この基板を真空槽に入れ、８Ｘ１０”　Ｔｏｒ
ｒにまで排気し、基板裏面に電子線を照射することによ
り踏板を８００Ｕ、１５分間加熱して表面酸化膜を蒸発
除去する。この基板表面をオージェ電子分光で測定した
ところ異種元素は検出されず１だ反射電子線回折でも２
×１の超構造が検出され、清浄表面が実現していること
が確認された。
しかる後、５　Ｘ　１０−’　Ｔｏｒｒ　Ｋて、５ｉ膜
を基板温度７５０Ｃ，膜厚１μｍになるように成長速度
ＩＡ／ｌ！’にて成長させた。その表面を反射電子線回
折にて観察したところｓｒ　（１００）−２Ｘ１超構造
パターンが観察され、良好なＳｔ単結晶が、第２図に示
す構造の上に成長していることが確認された。
〔発明の効果〕
以上の実施例によって明らかなように、本発明により、
所望の形状の単結晶のＮｉＳｉ２金属電極を、Ｓｉ半導
体単結晶中にうめ込むことが可能になった。
本発明はＳｉ分子線エピタキシー法を用いたパーミアブ
ルベーストランジスタの如き縦構造デバイスの作製に有
効である。したがって、本発明を実施することによる工
業上の利点は極めて大である。
【図面の簡単な説明】
第１図はＳｉ基板上にＳｉ層、　１ＩＪｉＳｉ、層。 Ｓｔ保護膜層を順次エピタキシャル成長させた縦断面図
、第２図はくし型にＳｉ保護膜とＮＢ５１２膜を加工し
た縦断面図、第３図は第２図の表面に化学処理により酸
化皮膜を形成した縦断面図、第４図は第３図において酸
化皮膜を除去した後Ｓｉ層をエピタキシャル成長させた
縦断面図である。 ｌ・・・ｆ３ｉ単結晶基板、２・・・Ｓｒ単結晶エピタ
キシャル層、３・・・Ｎ１ｆ３ｉ、単結晶エピタキシャ
ル層、４・・・３ｉ単結晶エピタキシヤル膜製保護膜、
５・・・Ｓｉ酸化皮膜、６・・・Ｓｉ単結晶エピタキシ
ャル膜。 特許出願人　工業技術院長　用田裕部 不　′　１　石、□

Claims (1)

  1. 【特許請求の範囲】 １、ｓｉ単結晶上にエピタキシャル成長させたニッケル
    ダイシリサイド単結晶の表面に、さらにシリコンを厚さ
    １００人〜１μｍエピタキシャル成長させ、そのシリコ
    ン表面に酸化膜を化学処理により形成、除去する工程と
    、その後の化学処理によりシリコン表面に新たな酸化膜
    を形成して、そこにハロゲン元素を吸着せしめる工程と
    、基板を真空中で加熱して最上層のシリコン上の酸化膜
    を除去する工程とを有することを特徴とするニッケルシ
    リサイド表面の汚染防止法。 ２、前記酸化膜を形成する工程として硝酸を含有する溶
    液で煮沸すること、前記酸化膜を除去する工程として弗
    化水素を含有する溶液に浸漬すること、前記ハロゲン元
    素を吸着せしめる工程は酸化膜を形成する工程中あるい
    はその形成直後にハロゲン元素を含有する溶液中に浸漬
    すること、および前記基板の真空中での加熱処理工程は
    加熱時の真空度としてＩ　Ｘ　１０−７Ｔｏｒｒ以上の
    高真空中であり、加熱温度が６００Ｃ〜９００Ｃなるこ
    とを特徴とする特許請求の範囲第１項記載のニッケルシ
    リサイド表面の汚染防止法。
JP733684A 1984-01-20 1984-01-20 ニツケルシリサイド表面の汚染防止法 Granted JPS60152021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP733684A JPS60152021A (ja) 1984-01-20 1984-01-20 ニツケルシリサイド表面の汚染防止法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP733684A JPS60152021A (ja) 1984-01-20 1984-01-20 ニツケルシリサイド表面の汚染防止法

Publications (2)

Publication Number Publication Date
JPS60152021A true JPS60152021A (ja) 1985-08-10
JPH0138363B2 JPH0138363B2 (ja) 1989-08-14

Family

ID=11663101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP733684A Granted JPS60152021A (ja) 1984-01-20 1984-01-20 ニツケルシリサイド表面の汚染防止法

Country Status (1)

Country Link
JP (1) JPS60152021A (ja)

Also Published As

Publication number Publication date
JPH0138363B2 (ja) 1989-08-14

Similar Documents

Publication Publication Date Title
CA2779426A1 (en) Method and apparatus of fabricating silicon carbide semiconductor device
JPS61270830A (ja) 表面清浄化方法
JP3285723B2 (ja) 半導体熱処理用治具及びその表面処理方法
JP4325095B2 (ja) ＳｉＣ素子の製造方法
JPH02260531A (ja) シリコン表面の処理方法
JPS60152021A (ja) ニツケルシリサイド表面の汚染防止法
JPS59162200A (ja) シリコン基板表面の清浄化法
JP2595935B2 (ja) 表面清浄化方法
US6806202B2 (en) Method of removing silicon oxide from a surface of a substrate
JPS60147123A (ja) 半導体装置の製造方法
JP4734557B2 (ja) ３Ｃ−ＳｉＣエピタキシャル薄膜の作製方法及び同方法で作製したＳｉＣエピタキシャル薄膜
JPH0481857B2 (ja)
JP2637950B2 (ja) 表面清浄化方法
JPH0684865A (ja) 半導体装置の乾式清浄化方法
JPS6345822A (ja) クリ−ニング方法および装置
JPH06151304A (ja) 化合物半導体ウェーハ
JPS63228620A (ja) 表面クリ−ニング方法
JPH03265137A (ja) 半導体基板のドライ洗浄方法
JPS63237419A (ja) 表面保護方法
JPS63160324A (ja) 分子線エピタキシヤル結晶成長方法
JPH1197406A (ja) 半導体基板の洗浄方法及びそれを用いた半導体装置の製造方法
JPH0497517A (ja) 半導体装置の製造方法
JPH03127829A (ja) 半導体基板の表面清浄化方法
JPH0644562B2 (ja) 表面清浄化方法
JPH0669087A (ja) シリコン基板の形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term