JP4734557B2 - 3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜 - Google Patents

3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜 Download PDF

Info

Publication number
JP4734557B2
JP4734557B2 JP2003396025A JP2003396025A JP4734557B2 JP 4734557 B2 JP4734557 B2 JP 4734557B2 JP 2003396025 A JP2003396025 A JP 2003396025A JP 2003396025 A JP2003396025 A JP 2003396025A JP 4734557 B2 JP4734557 B2 JP 4734557B2
Authority
JP
Japan
Prior art keywords
sic
substrate
thin film
dpb
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003396025A
Other languages
English (en)
Other versions
JP2005159031A (ja
Inventor
毅 楠森
八三 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2003396025A priority Critical patent/JP4734557B2/ja
Publication of JP2005159031A publication Critical patent/JP2005159031A/ja
Application granted granted Critical
Publication of JP4734557B2 publication Critical patent/JP4734557B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、3C−SiC薄膜の結晶格子欠陥の生成を抑制したエピタキシャル薄膜の作製方法とそれにより得られるSiC薄膜に関するものであり、更に詳しくは、炭化珪素(SiC)ヘテロエピタキシャル薄膜の結晶格子欠陥の1つである、ダブル
ポジショニング バウンダリー(DPB)の生成を抑制したSiCエピタキシャル薄膜を、Si基板の上に作製することを可能とする、DPBのないSiCエピタキシャル薄膜の作製方法及びその製品に関するものである。
本発明は、従来のシリコン半導体と比べて、広いバンドギャップを持つ等の様々な優れた性質を有し、高温や放射線等の極限環境下でも作動させることが可能な、次世代半導体素子としてその実用化が世界的に注目されている炭化珪素(SiC)系の半導体素子及び基板の技術分野において、SiCを素子や基板として実用化するためには、結晶格子欠陥のない高品質なエピタキシャル薄膜を作製する技術が重要であり、従来、数多くの研究が行われてきたが、従来の技術では、格子欠陥の一つであるDPBのない3C−SiC薄膜を作製することは困難であり、特に、SiC基板上ではその発生を抑制することができていないことを踏まえ、Si基板上にDPBのない良質な3C−SiC薄膜を作製することを可能とする、新規SiCエピタキシャル薄膜の作製技術を提供し、その実用化を可能とするものとして有用である。
SiCは、従来のシリコン半導体と比べて、広いバンドギャップを持つ等の様々な優れた性質を有し、高温や放射線等の極限環境下でも動作させることが可能な次世代半導体素子の素材である。また、このSiCは、青色発光素子用の半導体材料として最近注目を集めている窒化ガリウム(GaN)と、格子定数・熱膨張率の差が小さいことから、GaNエピタキシャル薄膜を作製するための基板としても脚光を浴びている。また、SiCの多形の中で、3C−SiCは、移動度が高く異方性も少ない等の利点を持ち、Si基板上に容易に成膜することができるが、これを素子や基板として利用するためには、SiCヘテロエピタキシャル薄膜の結晶格子欠陥の1つであるDPB(非特許文献1)のない高品質なエピタキシャル薄膜を作製する技術が重要である。
3C−SiC薄膜は、Si基板上に、例えば、CVD法、MBE法、スパッタ法等を用いて作られる。薄膜を作る際には、まず、様々な方法で基板表面のクリーニングが行われる。例えば、Si基板の場合、はじめに、有機溶媒や沸騰した硫酸等で表面の有機物を除去する。次に、アンモニア+過酸化水素水+超純水や、塩酸+過酸化水素水+超純水、フッ酸等の薬液を用いて、酸化、エッチングを数回繰り返して金属や炭化水素等の不純物を取り除く。最後に、塩酸+過酸化水素水+超純水で表面に酸化膜を形成する。これを超高真空の容器内で加熱し、酸化膜を蒸発させて清浄な基板表面を得る(非特許文献2)。しかし、この方法で処理した基板を3C−SiCの成膜温度である1100℃付近まで昇温させると、表面に3C−SiCの析出物が現れる。この析出物は、DPBを含んでおり、その上に作製したSiC薄膜も同様にDPBを含んだものになってしまう。
そこで、Si基板上に良質な3C−SiC薄膜を作製するために、これまでに数多くの研究が行われてきた。Siと3C−SiCとの間には大きな格子定数の差がある。この格子不整合を緩和させるために、通常、Si基板表面をメタンなどの炭化水素で炭化してSiC層を形成してから3C−SiC薄膜を成長させる方法がとられる(非特許文献3)。しかし、この方法により膜の結晶性は大きく向上するが、いまだ、DPBの生成を押さえることはできていない(非特許文献4)。
また、Si以外の基板を用いて、DPBの生成を押さえる研究も行われている。15R−SiCの単結晶を使えばDPBを減らすことができる(非特許文献5)。しかし、大面積の15R−SiC単結晶基板を得ることは非常に困難である。また、6H−SiC基板では、1mm×1mmの小さなメサ構造の上にDPBのない3C−SiC膜を作製できたとの報告がなされている(非特許文献6)。しかし、いずれの方法でも、作製が困難で、しかも高価なSiC単結晶の上に、小さな領域でしか、DPBのない3C−SiC膜を作ることはできていない。このように、従来の技術ではDPBのない3C−SiC薄膜を作製することは困難であり、特に、Si基板上ではその生成を押さえることはできていない。
H. S. Kong, B. L. Jiang, J.T. Glass, G. A. Rozgonyi, and K. L. More: J. Appl. Phys. 63 (1988) 2645. R. C. Henderson: J.Electrochem. Soc. 119 (1972) 772. S. Nishino, Y. Hazuki, H.Matsunami, and T. Tanaka: J. Electrochem. Soc. 127 (1980) 2674. M. J. Hernandez, G. Ferro, T.Chassagne, J. Dazord, and Y. Monteil: J. Crystal Growth 253 (2003) 95. F. R. Chien, S. R. Nutt, W.S. Too, T. Kimoto, and H. Matsunami: J. Mater. Res. 9 (1994) 940. J. A. Powell, D. J. Larkin, J.B. Petit, and J. H. Edgar: Amorphous and Crystalline Silicon Carbide IV (Springer-Verlag,New York, 1992) Spring Proceeding in Physics, Vol. 71, p. 23.
このような状況の中で、本発明者らは、前記従来技術に鑑みて、DPBのない3C−SiCエピタキシャル薄膜を安価なSi基板上に作る方法を開発することを目標として鋭意研究を積み重ねた結果、クリーニングを行った基板の表面を、大気に触れさせないように酸化膜で覆って保護し、その後、真空中で加熱を行い、酸化膜を蒸発させて得られる清浄な基板上に成膜することで、DPBの生成が、反射高速電子線回折(RHEED)及びX線回折(XRD)の測定限界以下である、3C−SiC薄膜を作製することに成功し、本発明を完成するに至った。
本発明は、Si基板上にDPBのない3C−SiCエピタキシャル薄膜を作製する方法、及び該方法により得られるDPBの生成が反射高速電子線回折(RHEED)及びX線回折(XRD)の測定限界以下である3C−SiC薄膜を提供することを目的とするものである。
また、本発明は、ワイドバンドギャップ半導体エレクトロニクスの基盤となる、結晶性SiC薄膜基板及びSiCエピタキシャル薄膜積層構造を作製可能とする方法及びその製品を提供することを目的とするものである。
上記課題を解決するための本発明は、以下の技術的手段から構成される。
(1)炭化珪素(SiC)ヘテロエピタキシャル薄膜の結晶格子欠陥の1つである、ダブル ポジショニング バウンダリー(DPB)の生成を抑制して、結晶内部にもDPBのないSiCエピタキシャル薄膜を作製する方法であって、Si単結晶基板又は結晶性Si膜基板の上にSiC薄膜を作製する過程で、基板の表面をクリーニングした後にその表面を大気に曝さないように酸化させて保護して酸化膜で被い、その後、真空中で基板加熱を行い、被った酸化膜を蒸発させて得られる表面析出物のない清浄な基板表面に、成膜を行うことでDPBの生成を抑制することを特徴とする、DPBのないSiCエピタキシャル薄膜の作製方法。
(2)SiCヘテロエピタキシャル薄膜が、立方晶系の3C−SiCであることを特徴とする前記(1)に記載の方法。
(3)Si基板の表面が(111)面であることを特徴とする前記(1)に記載の方法。
(4)基板加熱時の基板温度が、1100℃から1400℃の範囲、真空度が10−4Pa以下であることを特徴とする前記(1)に記載の方法。
(5)前記(1)から(4)のいずれかに記載の方法で製造してなる、炭化珪素(SiC)ヘテロエピタキシャル薄膜の結晶格子欠陥の1つである、DPBの生成を抑制した、結晶内部にもDPBのない3C−SiCエピタキシャル薄膜であって、
表面析出物のない清浄なSi基板表面に作製された、エピタキシャル成長させた立方晶系の3C−SiC薄膜であり、Si単結晶の(111)面上に作製されたSi基板/3C−SiC薄膜構造を有し、Si基板上に3C−SiC薄膜が同じ方位関係を持ってエピタキシャル成長していて、X線回折(XRD)測定で、3C−SiC膜の(220)のピークが120°周期で現れ、これ以外の方位関係を持つ3C−SiCのダブル ポジショニング グレイン(DPG)がないこと、を特徴とする3C−SiCヘテロエピタキシャル薄膜。
(6)前記(5)に記載のDPBのない3C−SiCへテロエピタキシャル薄膜からなることを特徴とする半導体デバイス。
(7)前記(5)に記載のDPBのない3C−SiCヘテロエピタキシャル薄膜からなる基板用部材。
(8)Si単結晶基板又は結晶性Si膜基板の上に炭化珪素(SiC)薄膜を作製する過程で、基板の表面をクリーニングした後にその表面を大気に曝さないように酸化させて保護して酸化膜で被い、その後、真空中で基板加熱を行い、被った酸化膜を蒸発させて得られる表面析出物のない清浄な基板表面に、成膜を行うことでDPBの生成を抑制することを特徴とするSiCエピタキシャル薄膜におけるDPB抑制方法。
(9)SiCヘテロエピタキシャル薄膜が、立方晶系の3C−SiCであることを特徴とする前記(8)に記載のDPB抑制方法。
(10)Si基板の表面が(111)面であることを特徴とする前記(8)に記載のDPB抑制方法。
次に、本発明について更に詳細に説明する。
本発明は、Si基板をクリーニングする際に、SiC析出物の生成の原因となる大気中の炭化水素等が表面に付着するのを避けるため、その最終工程で基板表面を酸化膜で被い、その後、真空容器中で高温度まで加熱して表面酸化物を蒸発させて清浄な表面を作り、その上にSiC薄膜を堆積させることにより、Si基板上に高品質な3C−SiC薄膜を作製することを特徴とするものである。
SiCエピタキシャル薄膜を作製するには、薄膜を作製する前に基板表面のクリーニングを行う必要がある。Si基板に対しては、通常、脱脂後、ウエットエッチング等により、表面不純物の除去が行われる。基板表面に付着した有機物の除去は、有機溶媒、例えば、アセトン等による表面洗浄処理が通常採用される。表面エッチングの方法は、特に限定されないが、好適には、例えば、フッ酸、フッ化アンモニウム、リン酸等を含むエッチング液を用いて表面の酸化物等を除去する方法が採用される。表面の不純物を完全に除去するには、表面洗浄及びエッチング処理を数回繰り返すことが好ましい。フッ酸等でエッチングしたSi基板の表面は活性化されており、大気中に存在する炭化水素等の不純物を容易に吸着する。この炭化水素類等を吸着した基板表面を、800〜1100℃の温度に加熱すると、吸着された炭化水素類等と、基板のSiが反応して、DPBを含んだSiCの析出が生じる。
そこで、クリーニングを行った後の基板表面が、SiC析出物の原因となる、炭化水素等で汚染されないように、その表面を大気に触れさせずに酸化させて保護する。Si基板の表面を酸化膜で被うには、例えば、クリーニングした後、酸化剤、例えば、塩酸+過酸化水素水、硝酸、オゾン水により酸化処理することで実行できる。基板表面の酸化膜は、例えば、約1nmの厚さである。表面酸化を行った後の酸化膜の表面に吸着された炭化水素類等は、真空中で基板の加熱を行うと、酸化物と共に蒸発してしまうので、基板のSi原子と反応してSiC析出物を作ることはない。本発明では、残留ガス中の炭化水素と反応してSi基板表面にSi析出物が生成するのを防ぐために、10-4Pa以下、例えば、10-5Paの真空下で基板加熱を行うことが好ましい。また、Si基板を高真空中で1100℃以上に加熱すると、表面原子は再配列を起こし、原子レベルで平坦な表面が得られる。この上に3C−SiCの成膜を行い、DPBのないエピタキシャル薄膜を得ることができる。1000℃以上にSi基板を加熱処理するのが好ましい。
本発明では、ウエットエッチングによる基板表面クリーニングを行うが、保護酸化膜をつける前の表面クリーニング方法は、ウエットエッチングである必要はない。ドライエッチング等であっても何ら差し支えはない。また、本発明では、パルスレーザ蒸着法で3C−SiC薄膜を作製するが、他の成膜法、例えば、CVD法やMBE法、スパッタ法等を用いることができる。
本発明により、(1)DPBの生成が反射高速電子線回折(RHEED)及びX線回折(XRD)の測定限界以下である3C−SiCヘテロエピタキシャル薄膜を作製することができる、(2)SiCには、様々な種類の結晶格子欠陥が入りやすく、デバイス化のためにはこれらの欠陥が大きな問題となっているが、本発明では、Si(111)基板上に、格子欠陥がない3C−SiCエピタキシャル薄膜を作製することができる、(3)SiCの多形の中でも移動度が高く、また結晶異方性が少ない等の利点を持ち、次世代半導体の素子材料として有望視されている3C−SiCの高品質なエピタキシャル薄膜を作製し、提供できる、(4)ワイドバンドギャップ半導体エレクトロニクスの基盤となる、結晶性SiC薄膜基板及びSiCエピタキシャル薄膜積層構造を作製することができる、(5)本発明のSiC薄膜は、青色発光素子として注目を集めているGaNのエピタキシャル薄膜を作製するための基板材料として有用である、(6)DPBのない3C−SiC薄膜の作製を可能とするものであり、次世代半導体素子を作製するための基盤技術として、半導体産業の発展に大きく寄与できる、という効果が奏される。
次に、本発明の、SiCエピタキシャル薄膜の作製方法について、実施例により具体的に説明するが、本発明は、以下の実施例により何ら限定されるものではない。
本実施例では、DPBがほとんどない3C−SiCエピタキシャル薄膜をSi基板上に作製する方法、及び該方法を用いて得られるSiCエピタキシャル薄膜の一実施形態を、図面により詳細に説明する。
(1)Si基板のクリーニング
基板クリーニングは、基本的には、次の3つのプロセスからなる。
プロセス1:Si基板をアセトンで2回超音波洗浄し、表面に付着した有機物等による汚れを取り除く。
プロセス2:ビーカーに、アンモニア(28%):水を、1:4の割合で混合した溶液を入れ、80℃に加熱する。アンモニアと同量の過酸化水素水(30%)を加え、その後、ビーカーの中に基板を入れて10分間ビーカーを揺すりながら洗浄する。基板を流水で洗浄した後、フッ酸(4.8%)に2分間浸して酸化膜の除去を行う。フッ酸から基板を取り出し、更に、流水で10分間洗浄する。
プロセス3:塩酸(35%):水を、1:4の割合で混合した溶液を80℃に加熱し、塩酸と同量の過酸化水素水(30%)を加える。その溶液の中に基板を入れ、10分間表面酸化を行う。その後、基板を取り出し、流水で洗浄し、フッ酸(4.8%)に2分間浸して酸化膜の除去を行ってから、更に、流水で10分間洗浄する。
ここで、水は、比抵抗18.2MΩ・cmの超純水を、また、アセトン、アンモニア、塩酸、フッ酸は、ELグレードのものを使用した。
基板のクリーニングには、プロセス1を1回、続いてプロセス2を1回行い、最後にプロセス3を2回行った。プロセス3が終わり、フッ酸で表面酸化膜を除去した後、基板が大気に触れない様に溶液中に漬けたままビーカー内の溶液を超純水で数回置換し、更に、流水で10分間洗浄した。次に、ビーカー内の超純水4に対して1の割合の塩酸(35%)を加え、80℃に加熱し、加えた塩酸と同量の過酸化水素水(30%)を入れ、10分間、基板表面の酸化処理を行った。最後に10分間の流水で洗浄した。Siの表面は、酸化膜で保護されているので、ビーカーから基板を取り出し、乾燥窒素ガスで水分を吹き飛ばしてから、成膜装置内の基板ホルダーにセットした。Si表面に形成された酸化膜は、約1nmの厚みであった。
(2)クリーニング後の基板表面の状態
本発明による処理を行った基板(c)の他に、比較のため、表面をフッ酸でエッチングして表面の自然酸化物を取り除いただけの基板(a)、表面クリーニングを行った後、いったん基板表面を大気に曝してから酸化膜で覆った基板(b)を用意し、それぞれ、真空中で1100℃に加熱した後の表面のRHEED回折パターンを図1に示す。基板表面をフッ酸でエッチングしただけでは炭化水素等の表面不純物を除去しきれず、その結果、表面は完全にSiCの析出物で被われてしまうことが分かる(図1(a))。表面クリーニングを行った基板からはSiの回折パターンが観察された。しかし、同時にSiCの回折スポットも見られることから、依然SiCが表面に析出していることが分かる(図1(b))。また、回折パターンから、(a)、(b)いずれのSiCもDPBを含んでいることが分かる。他方、本発明による処理を行い、加熱処理した基板の表面のRHEEDパターンからはSiCによる回折スポットは見られない。更に、Si基板の表面が平坦であることを示す7×7構造が現れているのが分かる(図1(c))。これらのことから、本発明による処理をした基板を使えば、表面析出物のない非常に平坦な基板表面が得られることが分かる。
(3)SiCエピタキシャル薄膜の作製
本発明の一実施態様として、本発明の上記処理を行った基板上にレーザ蒸着法で3C−SiCエピタキシャル薄膜を作製した。パルスレーザ光にはNd:YAGレーザの第4高調波(紫外線:波長266nm)を用い、6H−SiCのターゲットを、エネルギー密度1.0J/cm2/pulseに集光したレーザ光で蒸発させ、Si基板上に堆積させた。基板温度は1100℃、10-5Pa、レーザ周波数2Hzで30分間蒸着した。
(4)結果
作製した3C−SiCエピタキシャル薄膜のRHEED回折パターンを図2に示す。DPBによる回折スポットが見られないことから、膜表面にはダブル ポジショニング グレイン(DPG)がないことが分かる。次に、この試料のXRD測定を行った。図3に、Si基板及び3C−SiC膜の(220)極の極点図形を示す。Si基板上に3C−SiC薄膜が同じ方位関係を持ってエピタキシャル成長していることが分かる。また、3C−SiC膜の(220)のピークが120°周期で現れることから、結晶内部にもDPGの存在は確認されなかった。
以上の結果から、本発明による方法を用いることにより、DPBの生成がRHEED及びXRDの測定限界以下である3C−SiCヘテロエピタキシャル薄膜を作製できることが分かった。
以上詳述したように、本発明は、3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル膜に係るものであり、本発明により、DPBの生成が反射高速電子線回折(RHEED)及びX線回折(XRD)の測定限界以下である3C−SiC薄膜を作製することができる。また、本発明により、ワイドバンドギャップ半導体エレクトロニクスの基盤となる、結晶性SiC薄膜基板及びSiCエピタキシャル薄膜積層構造を作製することができる。高温や放射線等の環境下での作動が可能な利点を有し、次世代半導体の素子材料として有望視されている3C−SiCの高品質なエピタキシャル薄膜を製造し、提供できる。また、本発明のSiC薄膜は、青色発光素子として注目を集めているGaNのエピタキシャル薄膜を作製するための基板材料として有用である。また、SiCには様々な種類の結晶格子欠陥が入りやすく、デバイス化のためにはこれらの欠陥が大きな問題となっているが、本発明は、DPBのない3C−SiC薄膜の作製を可能とするものであり、次世代半導体素子を作製するための基盤技術として、半導体産業の分野における新技術・新産業の創出を可能とするものである。
Si(111)基板を高温加熱した後の表面のRHEED回折パターンを示す((a):表面をフッ酸でエッチングして表面酸化物を取り除いた基板、(b):表面クリーニングを行った後、一旦基板表面を大気に曝してから酸化膜で覆った基板、(c):本発明の処理を行った基板)。 本発明により、Si単結晶の(111)面上に作製した、SiCエピタキシャル薄膜のRHEED回折パターンを示す。 本発明により、Si単結晶の(111)面上に作製したSiCエピタキシャル薄膜のXRD測定の結果を示す((a):Si基板(220)の極点図、(b):3C−SiC薄膜(220)の極点図)。

Claims (10)

  1. 炭化珪素(SiC)ヘテロエピタキシャル薄膜の結晶格子欠陥の1つである、ダブル ポジショニング バウンダリー(DPB)の生成を抑制して、結晶内部にもDPBのないSiCエピタキシャル薄膜を作製する方法であって、Si単結晶基板又は結晶性Si膜基板の上にSiC薄膜を作製する過程で、基板の表面をクリーニングした後にその表面を大気に曝さないように酸化させて保護して酸化膜で被い、その後、真空中で基板加熱を行い、被った酸化膜を蒸発させて得られる表面析出物のない清浄な基板表面に、成膜を行うことでDPBの生成を抑制することを特徴とする、DPBのないSiCエピタキシャル薄膜の作製方法。
  2. SiCヘテロエピタキシャル薄膜が、立方晶系の3C−SiCであることを特徴とする請求項1に記載の方法。
  3. Si基板の表面が(111)面であることを特徴とする請求項1に記載の方法。
  4. 基板加熱時の基板温度が、1100℃から1400℃の範囲、真空度が10−4Pa以下であることを特徴とする請求項1に記載の方法。
  5. 請求項1から4のいずれかに記載の方法で製造してなる、炭化珪素(SiC)ヘテロエピタキシャル薄膜の結晶格子欠陥の1つである、DPBの生成を抑制した、結晶内部にもDPBのない3C−SiCエピタキシャル薄膜であって、
    表面析出物のない清浄なSi基板表面に作製された、エピタキシャル成長させた立方晶系の3C−SiC薄膜であり、Si単結晶の(111)面上に作製されたSi基板/3C−SiC薄膜構造を有し、Si基板上に3C−SiC薄膜が同じ方位関係を持ってエピタキシャル成長していて、X線回折(XRD)測定で、3C−SiC膜の(220)のピークが120°周期で現れ、これ以外の方位関係を持つ3C−SiCのダブル ポジショニング グレイン(DPG)がないこと、を特徴とする3C−SiCヘテロエピタキシャル薄膜。
  6. 請求項5に記載のDPBのない3C−SiCへテロエピタキシャル薄膜からなることを特徴とする半導体デバイス。
  7. 請求項5に記載のDPBのない3C−SiCヘテロエピタキシャル薄膜からなる基板用部材。
  8. Si単結晶基板又は結晶性Si膜基板の上に炭化珪素(SiC)薄膜を作製する過程で、基板の表面をクリーニングした後にその表面を大気に曝さないように酸化させて保護して酸化膜で被い、その後、真空中で基板加熱を行い、被った酸化膜を蒸発させて得られる表面析出物のない清浄な基板表面に、成膜を行うことでDPBの生成を抑制することを特徴とするSiCエピタキシャル薄膜におけるDPB抑制方法。
  9. SiCヘテロエピタキシャル薄膜が、立方晶系の3C−SiCであることを特徴とする請求項8に記載のDPB抑制方法。
  10. Si基板の表面が(111)面であることを特徴とする請求項8に記載のDPB抑制方法。
JP2003396025A 2003-11-26 2003-11-26 3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜 Expired - Lifetime JP4734557B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003396025A JP4734557B2 (ja) 2003-11-26 2003-11-26 3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003396025A JP4734557B2 (ja) 2003-11-26 2003-11-26 3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜

Publications (2)

Publication Number Publication Date
JP2005159031A JP2005159031A (ja) 2005-06-16
JP4734557B2 true JP4734557B2 (ja) 2011-07-27

Family

ID=34721638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396025A Expired - Lifetime JP4734557B2 (ja) 2003-11-26 2003-11-26 3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜

Country Status (1)

Country Link
JP (1) JP4734557B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5029539B2 (ja) * 2007-09-04 2012-09-19 三菱マテリアル株式会社 多結晶シリコンの洗浄方法及び多結晶シリコンの製造方法
JP4388582B2 (ja) * 2008-06-09 2009-12-24 株式会社神戸製鋼所 硬質皮膜層及びその形成方法
WO2014034080A1 (ja) * 2012-08-26 2014-03-06 国立大学法人名古屋大学 3C-SiC単結晶およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11256325A (ja) * 1998-03-10 1999-09-21 Okuma Engineering:Kk 結晶性SiC薄膜の製造方法
JP3550665B2 (ja) * 2001-07-12 2004-08-04 独立行政法人産業技術総合研究所 炭化珪素薄膜の製造方法

Also Published As

Publication number Publication date
JP2005159031A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
JP5360789B2 (ja) p型酸化亜鉛薄膜及びその作製方法
KR101302845B1 (ko) 탄화규소 기판의 표면 재구성 방법
Murata et al. Structural and chemical characteristics of atomically smooth GaN surfaces prepared by abrasive-free polishing with Pt catalyst
CN105441902B (zh) 一种外延碳化硅‑石墨烯复合薄膜的制备方法
US9966439B2 (en) Semiconductor device and manufacturing method for same, crystal, and manufacturing method for same
TW201203391A (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
TW201006974A (en) Method of manufacturing group III nitride semiconductor layer bonded substrate
TW200933705A (en) Group III nitride semiconductor and a manufacturing method thereof
US20190139762A1 (en) Epitaxial growth of defect-free, wafer-scale single-layer graphene on thin films of cobalt
JP3776374B2 (ja) SiC単結晶の製造方法,並びにエピタキシャル膜付きSiCウエハの製造方法
JP2002234799A (ja) SiC膜の製造方法、及びSiC多層膜構造の製造方法
JP4734557B2 (ja) 3C−SiCエピタキシャル薄膜の作製方法及び同方法で作製したSiCエピタキシャル薄膜
Sannodo et al. Vapour–liquid–solid-like growth of high-quality and uniform 3C–SiC heteroepitaxial films on α-Al 2 O 3 (0001) substrates
JP2008513327A (ja) 窒化インジウム層の実現方法
Sannakashappanavar et al. Study of annealing effect on the growth of ZnO nanorods on ZnO seed layers
JP4300264B2 (ja) 単結晶ZnO基板の製造方法
WO2017164036A1 (ja) Iii族窒化物積層体の製造方法
JP3847682B2 (ja) 酸化物基板上への集積回路装置の製造方法及び装置
JP6569605B2 (ja) 積層基板の製造方法および積層基板
JP3823801B2 (ja) 炭化珪素半導体基板の製造方法
RU2622092C1 (ru) Применение вакуумного осаждения германия из газовой среды германа в качестве способа удаления диоксида кремния с рабочей поверхности кремниевой подложки и способ изготовления монокристаллической плёнки германия на кремниевой подложке, включающий указанное применение
JP5216677B2 (ja) 酸化亜鉛基板の表面処理方法及び酸化亜鉛結晶の製造方法
JP3929964B2 (ja) 薄膜積層構造体の製造方法
JP2008254941A (ja) サファイア単結晶基板及びその製造方法
US20110117376A1 (en) Method of Gallium Nitride growth over metallic substrate using Vapor Phase Epitaxy

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090219

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4734557

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term