JPS60150349A - デ−タ制御装置 - Google Patents
デ−タ制御装置Info
- Publication number
- JPS60150349A JPS60150349A JP661884A JP661884A JPS60150349A JP S60150349 A JPS60150349 A JP S60150349A JP 661884 A JP661884 A JP 661884A JP 661884 A JP661884 A JP 661884A JP S60150349 A JPS60150349 A JP S60150349A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- content
- counter
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4269—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a handshaking protocol, e.g. Centronics connection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技杯Ｅ分野）
本発明はデータ制ｒ＋ＨＩ装「１に係り、φ°←にデー
タ・ファーストイン・ファーストアウト（ト１ｉｒｓｔ
−ＩｎＦ’１ｒｓｔ−Ｏｕｔ ） （Ｌｄ下データＩり
’ Ｉ ＰＣ）とｉｆ已す）とデータ物、込要求信号と
金１賄え、ホスト・システムとの間とデータの受け良し
全行なウデータ転１）（／８面に関する。
タ・ファーストイン・ファーストアウト（ト１ｉｒｓｔ
−ＩｎＦ’１ｒｓｔ−Ｏｕｔ ） （Ｌｄ下データＩり
’ Ｉ ＰＣ）とｉｆ已す）とデータ物、込要求信号と
金１賄え、ホスト・システムとの間とデータの受け良し
全行なウデータ転１）（／８面に関する。
（従来技術）
従来のこの神のデータ転送′／、：的は、ポスト・／ス
テムからデータト”Ｉｌ”Ｏヘデータを転送する」ノ“
１合にデータ＋ｘｉト’ｏが満杯となって、データ転込
要求信号全インアクティブとし、データドＩ ｉ”（Ｊ
カ１バイト分でも空になると、データｌＩ焦送要求イ１
８弓・企アクティブとしていた。また、ホスト・システ
ムへデータト’ Ｉ ＦＯからデータを転送するＩｉ＋
’ｉ （’；にはデータドＩＦ’Ｏに１バイト分でもデ
ータがあると、要求信号をアクティブとし、データＦＴ
Ｉパ０がすべて空となって要求１６号ケインアクティブ
としていた。
テムからデータト”Ｉｌ”Ｏヘデータを転送する」ノ“
１合にデータ＋ｘｉト’ｏが満杯となって、データ転込
要求信号全インアクティブとし、データドＩ ｉ”（Ｊ
カ１バイト分でも空になると、データｌＩ焦送要求イ１
８弓・企アクティブとしていた。また、ホスト・システ
ムへデータト’ Ｉ ＦＯからデータを転送するＩｉ＋
’ｉ （’；にはデータドＩＦ’Ｏに１バイト分でもデ
ータがあると、要求信号をアクティブとし、データＦＴ
Ｉパ０がすべて空となって要求１６号ケインアクティブ
としていた。
とのような転〕ム装置の場合、ホスト・システムとデー
タＰ Ｉ Ｆ” Ｏｆ’ｕｌのデータ中１、送床１ｕと
、データ山りｌｌ１ｌ装に１内でデータト’Ｉｌ’Ｏへ
書き込んだり読み出したりする速ＩＷとが同程度で、１
バイト１１［の転送間隔が密につまっている状態では１
１８′！題は生じないが、データ転送法１炬に差がある
場合や転送１ｔｉｌ Ｋ“、）が長い場合ＶＣにデータ
転送要求信号が、１バイト１月にアクディプとなった後
にインアクティブとなる状態をくり返す。この結果、こ
のような状態でのデータ転送要求信号は、ホスト・７ス
テムに余ｄｔなオーバ・−＼ノド全負担させることとな
る。
タＰ Ｉ Ｆ” Ｏｆ’ｕｌのデータ中１、送床１ｕと
、データ山りｌｌ１ｌ装に１内でデータト’Ｉｌ’Ｏへ
書き込んだり読み出したりする速ＩＷとが同程度で、１
バイト１１［の転送間隔が密につまっている状態では１
１８′！題は生じないが、データ転送法１炬に差がある
場合や転送１ｔｉｌ Ｋ“、）が長い場合ＶＣにデータ
転送要求信号が、１バイト１月にアクディプとなった後
にインアクティブとなる状態をくり返す。この結果、こ
のような状態でのデータ転送要求信号は、ホスト・７ス
テムに余ｄｔなオーバ・−＼ノド全負担させることとな
る。
（発１ｙ１の目的）
不発１す１の目的は、このような従来の負担τＩＭす１
イクき、効率のよいデータ転送を行うようにしたデータ
制御装置を提伊・することにある。
イクき、効率のよいデータ転送を行うようにしたデータ
制御装置を提伊・することにある。
（発明の構成ン
本発明は、データＩｉ’ｌＦＯとＬｉ”ＩＩＩ”Ｏカウ
ンタならびにデータ転送’ＬＭ 号’ｌ：用いて、ホス
ト・システムとの間で、データ転送τ行なうデータ副側
１装置コ１に分いて、バイト姿父レジスタと、１川記Ｆ
１ ［ｉ’Ｏカウンタの内容と前記バイト数レジスタ
の内容とを比較する比中父手段と、Ｙｉｔ記比較手段に
よる比較結果に応じて前記データ転送信号ケアクチイブ
とするか否か全決りる手段とを設は之こと全９．゛［像
とするデータ制御装置にある。
ンタならびにデータ転送’ＬＭ 号’ｌ：用いて、ホス
ト・システムとの間で、データ転送τ行なうデータ副側
１装置コ１に分いて、バイト姿父レジスタと、１川記Ｆ
１ ［ｉ’Ｏカウンタの内容と前記バイト数レジスタ
の内容とを比較する比中父手段と、Ｙｉｔ記比較手段に
よる比較結果に応じて前記データ転送信号ケアクチイブ
とするか否か全決りる手段とを設は之こと全９．゛［像
とするデータ制御装置にある。
（実力１ヒ例）
以下に本発明について図１ｆｆｌケ参照し詳翔（に膀明
する。
する。
第１図は本発明の一実施例のデータ制御装置をボアブロ
ック図である。第２図は第１図のデータ制御装置の動作
を示すタイミング図である。まず第１図に２いて、８ビ
ツト・テ→りｆ１６レベル土で格納するデータｌＩ’Ｈ
＋’０（Ｆｉｒｓｔ Ｔｎ ＦｉｒｓｔＯｕｔ ）バッ
ファ１１と、このデータｆ’ｌｌ”０バツフア１１を制
御するＦＩＦＯ制佃１部１２と、データドＩ ｌ；’
（Ｊバッファ１１に格納されているバイト数を示−ｉ
Ｆ” Ｉ Ｉ’ｏカウンタ１３と、バイト数レジスタ１
４と、Ｆ’ＩＩ＋”０カウンタ１３とバイト数レジスタ
１４とのでれそれの内容を比較する比較器１５と、ラッ
チ回路１６として動作する２つの２人力Ｎ。
ック図である。第２図は第１図のデータ制御装置の動作
を示すタイミング図である。まず第１図に２いて、８ビ
ツト・テ→りｆ１６レベル土で格納するデータｌＩ’Ｈ
＋’０（Ｆｉｒｓｔ Ｔｎ ＦｉｒｓｔＯｕｔ ）バッ
ファ１１と、このデータｆ’ｌｌ”０バツフア１１を制
御するＦＩＦＯ制佃１部１２と、データドＩ ｌ；’
（Ｊバッファ１１に格納されているバイト数を示−ｉ
Ｆ” Ｉ Ｉ’ｏカウンタ１３と、バイト数レジスタ１
４と、Ｆ’ＩＩ＋”０カウンタ１３とバイト数レジスタ
１４とのでれそれの内容を比較する比較器１５と、ラッ
チ回路１６として動作する２つの２人力Ｎ。
１も回路２］、２２とが示されている。また、データ制
御公的′におけるデータ金データ＋Ｉ’ ｒ ｔ−ｏバ
ッファ１１とやりとりするためのデータバス３１と、デ
ータドＩト’０バッファ１１とホスト・システムとの間
でデータのやりとり全行なうだめのデータバス３２と、
データト’ＩＩパ０バッファ１１の１８７ｒ、み出し／
書き込みポインタが出力されるバス３３と、ｌ＋”ｌＦ
’０カウンタ１３の内容を出力するバス３４と、バイト
数レジスタ１４の内容を出力するバス３５とが不されて
いる。４８号３６はト’ Ｉ ＦＯカウンタ１３の内容
が「０」のときにアクティブとなり２人力ＮＯ１も回路
２１と２２とで構成されるラッチ回路１６のリセット信
号となる。信号３７は比較器１５で、■−’ｌト’ｏカ
ウンタ１３とバイト数レジスタ１４のそれぞれの内容を
比較した結果、一致するとアクティブとなり、ラッチ回
路１６の上２１号となる。信号３８は２人力へＯＲ回路
２２の出力で２人力Ｎ ＯＲ１路２１へ入力される。信
号３９ｉｌ″１．２人力Ｎ（ＪｌＮ回路２１（１）ｌｉ
ｔ力で２人力ＮＯＲ回路２２へ人力されると同時にデー
タ転送要求信号となる。信号３３１はデータ制御装置に
おけるデータをデータＦ Ｉ ｌ＝ Ｏバッファ１１へ
書き込みをする信号である。信号３３４は、ホスト・シ
ステムがデータｌ（”ＩＩｉ’Ｏバッファ１１に対して
データケ読み出す４６号である。
御公的′におけるデータ金データ＋Ｉ’ ｒ ｔ−ｏバ
ッファ１１とやりとりするためのデータバス３１と、デ
ータドＩト’０バッファ１１とホスト・システムとの間
でデータのやりとり全行なうだめのデータバス３２と、
データト’ＩＩパ０バッファ１１の１８７ｒ、み出し／
書き込みポインタが出力されるバス３３と、ｌ＋”ｌＦ
’０カウンタ１３の内容を出力するバス３４と、バイト
数レジスタ１４の内容を出力するバス３５とが不されて
いる。４８号３６はト’ Ｉ ＦＯカウンタ１３の内容
が「０」のときにアクティブとなり２人力ＮＯ１も回路
２１と２２とで構成されるラッチ回路１６のリセット信
号となる。信号３７は比較器１５で、■−’ｌト’ｏカ
ウンタ１３とバイト数レジスタ１４のそれぞれの内容を
比較した結果、一致するとアクティブとなり、ラッチ回
路１６の上２１号となる。信号３８は２人力へＯＲ回路
２２の出力で２人力Ｎ ＯＲ１路２１へ入力される。信
号３９ｉｌ″１．２人力Ｎ（ＪｌＮ回路２１（１）ｌｉ
ｔ力で２人力ＮＯＲ回路２２へ人力されると同時にデー
タ転送要求信号となる。信号３３１はデータ制御装置に
おけるデータをデータＦ Ｉ ｌ＝ Ｏバッファ１１へ
書き込みをする信号である。信号３３４は、ホスト・シ
ステムがデータｌ（”ＩＩｉ’Ｏバッファ１１に対して
データケ読み出す４６号である。
次に第２図を用いて製作について嘔明する。ここではデ
ータ制御装置において発生したデータをデータＦ■ド０
バッファ１１（／こ格納し、このデータＦＩＦＯバッフ
ァ１１を介して、ホスト・システムへデータ転送要求信
号３９を用いて転送する動作について説明する。
ータ制御装置において発生したデータをデータＦ■ド０
バッファ１１（／こ格納し、このデータＦＩＦＯバッフ
ァ１１を介して、ホスト・システムへデータ転送要求信
号３９を用いて転送する動作について説明する。
仲、バイト数レジスタ１４の内容？ｆ：ｒ８ｊに設定し
ている。初期状態では、データト’ Ｉ ＦＯバッファ
１１は空で、］・’Ｉｔイ′０カウンタ】３の内容はｒ
ＯＪである。データト’ＩＪ’Ｏバッファ１１にデータ
バス３１を介して、曹き込み信号３３１により、１バイ
トのデータがデータＦ１１（’Ｏバッファ１１に書き込
まれると、ＦＩＦＯカウンタ１３の内容は「１」となる
。台さ込み信号３３１が８回アクティブとなると、）’
ＩＦＯカウンタ】３の内容が「８」となってバイト数レ
ジスタ１４の内容と−ｊ又しＪ、−１； 転器１５より
セソトイ旨号３７が第２図にンＪ＜したようにアクティ
ブとなる。この結果、ラッチ回路１６がセットされ、デ
ータ転送要求信号３９がアクティプとなり、ホスト・シ
ステムにデータ転送を要求する。この要求信号３９によ
り、Ｈｅみ出し１８号３３４ ｋホスト・システムはア
クティブとして、データｌ” Ｉ ＦＯバッファ１１の
内容を引き１ｖＩる。この読み出し速度は、データ制佛
装盾に２けるデータ全データドＩＦＯバッファ１１へデ
ータケ書き込む速度より画法であるので、第２図に不す
ように、９バイトのデータをデータＦＩＦＯバッファ１
１より引キ取ったときにＦＩＦＯカウンタ１３の内容が
「０」となり、ラッチ回路１６のリセット信号３６がア
クティブとなって、要求１８号３９はインアクティブと
なり、データ転送は中断する。この状態より、再度８バ
イト分のデータがデータＦ’１−ＦＯバッファ１１に畳
き込まれると、前記の動作をくり返す。
ている。初期状態では、データト’ Ｉ ＦＯバッファ
１１は空で、］・’Ｉｔイ′０カウンタ】３の内容はｒ
ＯＪである。データト’ＩＪ’Ｏバッファ１１にデータ
バス３１を介して、曹き込み信号３３１により、１バイ
トのデータがデータＦ１１（’Ｏバッファ１１に書き込
まれると、ＦＩＦＯカウンタ１３の内容は「１」となる
。台さ込み信号３３１が８回アクティブとなると、）’
ＩＦＯカウンタ】３の内容が「８」となってバイト数レ
ジスタ１４の内容と−ｊ又しＪ、−１； 転器１５より
セソトイ旨号３７が第２図にンＪ＜したようにアクティ
ブとなる。この結果、ラッチ回路１６がセットされ、デ
ータ転送要求信号３９がアクティプとなり、ホスト・シ
ステムにデータ転送を要求する。この要求信号３９によ
り、Ｈｅみ出し１８号３３４ ｋホスト・システムはア
クティブとして、データｌ” Ｉ ＦＯバッファ１１の
内容を引き１ｖＩる。この読み出し速度は、データ制佛
装盾に２けるデータ全データドＩＦＯバッファ１１へデ
ータケ書き込む速度より画法であるので、第２図に不す
ように、９バイトのデータをデータＦＩＦＯバッファ１
１より引キ取ったときにＦＩＦＯカウンタ１３の内容が
「０」となり、ラッチ回路１６のリセット信号３６がア
クティブとなって、要求１８号３９はインアクティブと
なり、データ転送は中断する。この状態より、再度８バ
イト分のデータがデータＦ’１−ＦＯバッファ１１に畳
き込まれると、前記の動作をくり返す。
（発明の効果）
以−ヒのように、本発明によれば、槽数バイトを沖続し
て転送することができ、１バイト毎にデータ’ｈ：送要
求他号がアクティブとなって、転送処理のオーバ・＼ラ
ドが増大する欠点を防ぐことがでさる等の効果が得られ
る。
て転送することができ、１バイト毎にデータ’ｈ：送要
求他号がアクティブとなって、転送処理のオーバ・＼ラ
ドが増大する欠点を防ぐことがでさる等の効果が得られ
る。
第１図は本発明の一実施例のデータ制佃１装置を示すブ
ロック図、第２図は第１図のデータ制佛装置の動作を示
すタイミング図である。 面図に２いて、１１・・・・・・データｌ”Ｉｌｉ’Ｏ
バッファ、１２・・・・・・ｈ’ｌＦｏ制御部、１３・
・・・・・［ｉ’ＩＦ’０カウンタ、１４・・・・・・
バイト数レジスタ、１５・・・・・・比較器、１６・・
・・・・ラッチ回路、３１・・・・・・データ制御ｌｉ
ｌ装置側データバス、３２・・・・・・ホスト・システ
ム側データバス、３３・・・・・・読み川し／書き込み
ポインタ・バス、３４・・・・・・ＦＩｌｉ”０カウン
タの内容を出力するバス、３５・・・・・・バイト数レ
ジスタの内容を出力するバス、３６・・・・・・ラッチ
回路のり上２８４８号、３７・・・・・−ラッテ回路の
セット信号、２１，２２・・・・・・２人力Ｎ ＯＩＬ
回路、３８・・・・・・２人力ＮＯＲ回路の出力信号、
３９・・・・・・データ転送要求信号、３３１・・・・
・・データトｌＦ’ｏへの書き込信号、３３４・・・・
・・データ１ｉ” Ｉ ト” Ｏからのシしみ出し信号
。
ロック図、第２図は第１図のデータ制佛装置の動作を示
すタイミング図である。 面図に２いて、１１・・・・・・データｌ”Ｉｌｉ’Ｏ
バッファ、１２・・・・・・ｈ’ｌＦｏ制御部、１３・
・・・・・［ｉ’ＩＦ’０カウンタ、１４・・・・・・
バイト数レジスタ、１５・・・・・・比較器、１６・・
・・・・ラッチ回路、３１・・・・・・データ制御ｌｉ
ｌ装置側データバス、３２・・・・・・ホスト・システ
ム側データバス、３３・・・・・・読み川し／書き込み
ポインタ・バス、３４・・・・・・ＦＩｌｉ”０カウン
タの内容を出力するバス、３５・・・・・・バイト数レ
ジスタの内容を出力するバス、３６・・・・・・ラッチ
回路のり上２８４８号、３７・・・・・−ラッテ回路の
セット信号、２１，２２・・・・・・２人力Ｎ ＯＩＬ
回路、３８・・・・・・２人力ＮＯＲ回路の出力信号、
３９・・・・・・データ転送要求信号、３３１・・・・
・・データトｌＦ’ｏへの書き込信号、３３４・・・・
・・データ１ｉ” Ｉ ト” Ｏからのシしみ出し信号
。
Claims (1)
- データ・ファーストイン・ファーストアウトとファース
トイン・ファーストアウト・カウンタとデータ転送信号
と金相いて、ホスト・システムとの間でデータ軌送をｆ
テなうデータ制御体−「において、バイト数レジスタと
、Ｍ＋１記ファーストイン・ファーストアウト・カウン
タの内科とＲ■ｆ ’Ａ己ノくイト数レジスタの内科と
を比較する比較手段と、Ｍ−＋Ｉ記比較手段による比較
結果に１．らじて目１１記テータ転送イー号をアクティ
ブにするか台かを決める手段とを設けたことケ特？１夕
とするデータ制釧装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP661884A JPS60150349A (ja) | 1984-01-18 | 1984-01-18 | デ−タ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP661884A JPS60150349A (ja) | 1984-01-18 | 1984-01-18 | デ−タ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150349A true JPS60150349A (ja) | 1985-08-08 |
Family
ID=11643348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP661884A Pending JPS60150349A (ja) | 1984-01-18 | 1984-01-18 | デ−タ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979097A (en) * | 1987-09-04 | 1990-12-18 | Digital Equipment Corporation | Method and apparatus for interconnecting busses in a multibus computer system |
-
1984
- 1984-01-18 JP JP661884A patent/JPS60150349A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4979097A (en) * | 1987-09-04 | 1990-12-18 | Digital Equipment Corporation | Method and apparatus for interconnecting busses in a multibus computer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5594927A (en) | Apparatus and method for aligning data transferred via DMA using a barrel shifter and a buffer comprising of byte-wide, individually addressabe FIFO circuits | |
| JP2001521246A (ja) | 異なる周波数で動作するバス間でやりとりされるバッファリングデータ | |
| EP0440243A2 (en) | Memory controller for sub-memory unit such as disk drives | |
| TW498209B (en) | Data transfer control apparatus and electronic machine | |
| EP1253520B1 (en) | Apparatus for issuing command for high-speed serial interface | |
| JPS62120574A (ja) | ベクトル処理装置 | |
| JPH0221619B2 (ja) | ||
| JPS60150349A (ja) | デ−タ制御装置 | |
| US4855900A (en) | System for transferring data to a mainframe computer | |
| US6330629B1 (en) | Information processing system | |
| EP0073081B1 (en) | Data processing system having a control device for controlling an intermediate memory during a bulk data transport between a source device and a destination device | |
| JPH069036B2 (ja) | 入出力制御装置 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JP2552015B2 (ja) | データ転送装置 | |
| JPH03152651A (ja) | 情報伝送システム | |
| GB2260836A (en) | Bus Interface | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| EP0527709A2 (en) | A system for the management of the memorization and restitution of video signal sequences on digital mass memories | |
| JPS6057095B2 (ja) | 記憶装置 | |
| JP2826780B2 (ja) | データ転送方法 | |
| JPS59123973A (ja) | ベクトルデ−タ記憶制御方式 | |
| JPH0133848B2 (ja) | ||
| JPS6373458A (ja) | 共有メモリアクセス装置 | |
| JPS6129242A (ja) | 通信制御装置 | |
| JPH04165529A (ja) | Ｆｉｆｏメモリ制御回路 |