JPS60150140A - Ｉ／ｏ命令実行方法、ｉ／ｏ割込処理方法およびそれらを用いた計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は仮想計算機システム（ＶＭＳ）の高速化方式に
係シ、新エロアーキテクチャにおいて、特Ｋ、ＶＭＳの
エロシミュレーションオーバヘッドの削減の方式に関す
る。

〔発明の背景〕

第１図に実計算ｄ１４ｙステム１００００の主構成図を
示す。１０００は中央処理装＆ＣＰＵ、２０００は上記
（意装置、３０００は人出力プロセラ丈ＩＯＰ。

４０００は人出力制御装置ＩＯＣである。１００は、Ｃ
Ｐ　Ｕ　１０００と、主記憶装置２０００との間の信号
線、２００は、ＣＰＵ１００Ｏとｌ０Ｐ３０００との間
の信号線、３００は、ｌ０Ｆ３０００と主記憶装置ｔ２
０００との間の信号線、４００は、■□　ｐ３０００と
、ｌ０Ｃ４０００との間の信号線である。この実計算機
システム１００００　ｒｌ、、主起１意４４２０００上
のオペレーティングシステム（Ｏ８）のシステム全体の
リソース（ＣＰ　Ｕ、主起１意湊置、入出力装置）９浬
によシ、１制御卸され５ｗＪ作しているものでめる。

これに対して、反悪計Ｓ機システム（ＶＭＳ）での構成
図ｔ−第２図に示す。実計算機システム１ｏｏｏｏは第
１図と、ハードウェア構成（ＣＰＵ。

主記憶装置、入出力装ｊｉ）は変らないが、主記憶装置
１１ｔ２０００上Ｋ、Ｖ　Ｍ　Ｓ　（１）　ＩＩＪ　＃
プロゲラＡ　ＶＭＣＰこのＶＭＣＰのハードウェアシミ
ュレーション機能により、論理的な計Ｓ機（バーチャル
マシ／ＶＭというンが複数台論理的に実現される。各Ｖ
Ｍ、即ち、１００００−１　（ＶＭ１〕、１００００−
２　（ＶＭ２　）　、　１００００−３　（ＶＭ３　）
は、実計ｓ機／ステム（ホストシステムと呼ぶ）１００
００と同じハードウェア構成をもつものとして論理的に
実現される。各ＶＭの主記憶装置２０００−Ｎ（Ｎ＝１
，２，３）上には、各ＶＭｆｔ制岬し、動かす０８−Ｎ
が存在し、このａ数のＯ８が１台のホストシステムの下
で同時に走行していること金示すものでるる。第２図の
各ＶＭに２けるハードウェア構成（ＣＰ　Ｕ、上記Ｌｍ
装置、ＩＯＰ、ｌ０Ｃ）は、ＶＭＣＰにより倫理的に実
現されるものであるが、それらの実体の大部分は、ホス
トシステムの対応するハードフェア構成上に存在する。

例えば、ｖＭの主起１裟ｔｆｒｉ、ホストシステムの主
記憶装置２０００の一部分を専有することもめ９、又、
共有することもめり、又、ＶＭの入出力装置は、ホスト
／ステムの入出力装置ｔ−ＶＭ間テ共有することもるり
、又、いくつかの入出力装置１Ｉｉｔ−専有することも
める。るるいは、ホストシステム上に対応する入出力装
置がなく、全く仮想的にＶＭＣＰにより擬１以さｎて、
実現さ扛る。易合もある。いずれにせよ、各ＶＭＱ主記
主起置装０００−Ｎ（Ｎ＝１，２．３）上のｏｓからは
、ホストシステムと同謙のノ蔦−ドクエア構成（ＣＰ　
Ｕ、主起１意装置、ＩＯＰ、１００）が見えることにな
る。

ここで、注意すべきは、谷ｖＭのアーキテクチャ（Ｏ８
からみたハードウェア４造及び礪［走）は、ホストシス
テム１００００のアーキテクチャと多少違っても良いと
いうことである。同・鎌に、ＶＭ間でアーキテクチャが
異なってもかまわない。例えば、ホスト／ステムの機械
命令のセットと、各ＶＭの機械命令のセットは、完全に
同じでなくても良い。しかし、全く異なるものは、ＶＭ
ＣＰの負荷が大きくなり、又、ホストシステムのエミュ
レーション機構が大きくなるので、本発明に２けるＶＭ
Ｓの対象外とする。本発明で述べる仮想計算機ＶＭとは
、その大部分のｉｆｉ　ｄｉ命令が、ホストシステム上
で、ＶＭＣＰの介入によらず、ホストシステムの本来の
性能（実行速度）と等しい性能で直接実行されることを
必快条件とする。又第２図では、ＶＭは３台しか定義し
ていないが、一般には、何台あっても良く、その上限は
、ホストシステムのリソース＃量と、各ＶＭのａｄＢと
のかねめいで決定される。ホストシステムも、特権状態
と非特権状態とを有し、システムに重大な影響を与える
機械命令（例えばＩＯ語命令システムの割込マスク変更
命令）は、特権命令と呼ばれ、特権状態でしか吏用する
ことができない。これも周昶である。

第３図にＶＭＳの１台のＶＭ（この図ではＶＭｌ）のメ
モリ階ノＩＩを示す。２０６０ば、ＶＭＩ上の０８１が
生成する反意空間でめり、Ｏ８ｌは、ＶＭＩの主記憶装
ｊｌｉ２０００−１上に存在する。

ＶＭＩＯ主記憶主起Ｒ２ｏｏｏ−１は、ホストシステム
ノ主起ＩＪｉ衷ｔｉｔ２００２　（ホストシステムの主
記憶装置Ｊｌｉ２０００は、第６図に示すようにハード
ウェアシステムエリア２００１と、プログラム可能エリ
ア２００２とに分ｄすされている。）上に４謙される。

その写ｌＩ！は、アドレス変換テーブル２０１Ｏにより
与えられるっＪｇ４図−１に、このアドレス変換テーブ
ル２０１０（１）を示す。このアドレス変換表には、ｖ
Ｍｌの主起１意装、１２０００−１上のアドレスｖ２に
対応するエン）　ｌ）に、対応する主記憶装置２００２
上のアドレスｒが記述されている。このアドレス変換テ
ーブル２０１０（１）の先頭アドレスは、ＶＭＩ上のＯ
８１が、その主起１意装置２０００−１上で動作してい
る場きは、ＣＰＵ１００Ｏ内の基本制御レジスタ群１１
００（＠７図参照）内のひとつの制御卸しジスタ几ＡＴ
ＯＲ１１１０に格納されている。この４汗、アドレス＆
換テーブル２０１０（１）は、ホストシステムの主起１
意装置２００２上に存在し、その先頭アドレスも、ホス
トシステムの主記憶装置ｊｔ　２００２のアドレスで記
述されレジスタ１１１０に設定される。第３図に２ける
、２０６０は、ＶＭＩ上のＯ８ｌの生成する及、田空間
であシ、そこからＶＭＩの上記１意装置２０００−１へ
の写１球は、０８１の管理するアドレス＆遺テーブル２
０４０により与えられる。第４図−２は、このアドレス
変換テーブルの構成を表わしており、Ｖｉ、意中間２０
６０のアドレスｖ３の対応工／トリに、対応するＶＭＩ
Ｏ主記憶装置２０００−１のアドレスｖ２が記述されて
いる。このアドレス変換テーブル２０４０の先頭アドレ
スは、ｖＭｌの０８１が、その仮想空間２０６０上で動
作しているとき、ＣＰＵ１０００の基本制御レジスタ群
１１００（第７図参照）の中のひとつの制御レジスタＶ
ＡＴＯ几１１２０に格納されている。ただし、この場合
、アドレス変換テーブル２０４０は、０８ｌＯ主記憶装
置２０００−１上に存在するため、その先頭アドレスも
、Ｏ８１の主記憶装置２０００−１のアドレスで記述さ
れる。アドレス変換テーブル２０１０（１）（変換表Ａ
と工ぶ）は、ＶＭＣＰが各ＶＭ用にａ埋、更新するテー
ブルであり、アドレス変換テーブル２０４０　（変換表
Ｂとよ≦）・は、各ＶＭ上のＯ８が自分自身の仮想空間
のためにＵ理、更新するテーブルでるる。ここで、ホス
トシステムの主記憶装ｄ２００２ｔ−レベル１メモリ、
各ＶＭ（７）主起１意装ｄ２０００−Ｎ（Ｎ＝１．２゜
３、・・・）ｒレベル２メモ！ｊ、ＧＶＭ上のＯ８が生
成する仮想空間２０６０　（これは、一般に、Ｏ８は、
虚数空間生成する）會レベル３メモリと、４称すること
とする。仮想空間は一般に一定の大きさく例えば４ＫＢ
）のページに分刑され、このページ単位に上記１意装置
へｍａｐｐｉｎｇ　されること、及び、いくつかの連続
ページ（汐すえば２５６ページのＩＭＢ）ｔ−６つめて
、ｌセグメントと呼ぶことは、周知である。第３図に２
ける２０２０は、ＶＭＣＰが、自分自身の人出力（■０
）動作を起動するために作成したＩＯｎ作指令語（ＣＧ
Ｗと呼ぶ）群である。ＶＭＣＰ自身は、レベル１メモリ
上で動作するため、ＣＣＷ＃２０２０は、レベルｌメモ
リアドレスで作成されている。これをレベル１ＣＣＷと
呼ぶ。レベル１ｃｃＷａ、アドレス変換は不要で、ＩＯ
の起ｄＪｄ令がレベルＩＣＣＷに対してかかった場合は
、そのまま、ｌ０Ｐ３ｏｏｏによシ解釈され、ｌ０Ｃ４
０００へ送られる。ｌ０Ｃ４０００は、谷ＣＣＷを各入
出力装置に対して実行していくことになる。２０３０ｖ
′ｉ、ＶＭ上のＯ８の用意したＣＣＷでおり、レベル２
メモリアドレスで記述されているものである。このレベ
ル２ＣＣＷは、７Ｍ上のＯ８により、作られたものであ
る。このＣＣＷに対してＶＭ上のＯ８からＩＯ起動命令
がかかった場合は、ｖＭＣＰが介入して、これをＶＭＣ
Ｐが等画なレベルＩＣＣＷに変換して、ＶＭＣＰｉｆ由
により、その等画なレベルｉｃｃｗを用いて■０起・曲
を行なう方法も考えられる。しかし、これは、ｖＭＣＰ
のオーバヘッドを増すこととなる。そこで、ｖＭＣＰは
介入するが、レベル２メモリからレベル１メモリへのア
ドレス変換表（即ち、変換表Ａ）２０１０のアドレスを
、ｌ０Ｐ３ｏｏｏに２しえ、ｌ０Ｐａｏｏｏ　（第７図
参照）が、その変換表２０１０？みながら、レベル２Ｃ
ＣＷの中のデータアドレス（これはレベル２メモリアド
レス）をレベル１メモリアドレスに＆庚して実行してい
く方法が取られるようになった。この方法だと、ｖＭＣ
Ｐの介入が削減され、オーバヘッドがｒ４１Ｊ　ｔＪＫ
される。さて、７Ｍ上のＯ８は、大部分レベル３メモリ
上で動作することが多く、従って、７Ｍ上のＯ８の生成
するＣＣＷも、レベル３メモリ上に存在することが多い
。第３図の２０５０は、レベル３メモリアドレスで生成
されたＣＣＷすなわち、レベル３ＣＣＷｔ−表わす。こ
のレベル３ＣＣＷに対して７Ｍ上のＯ８が工０起励命令
を発行した場合は、レベル２ＣＣＷ２０３０の場合と同
様に、レベル３メモリからレベル２メモリへのアドレス
変換表（即、変換表Ｂ）のアドレスと、レベル２メモリ
からレベル１メモリへのアドレス変、１ｌｌ（即ち、変
換表Ａ）の１ドレスを、ｌ０Ｐ３０００（第７図）に２
しえ、ｌ０Ｐ３０００が、レベル３ＣＣＷｃ／）ｆ−タ
アドレス（レベル３メモリアドレス）を、変換表Ｂによ
りレベル２メモリアドレスに変換し、さらに、そのａ東
金、変換表Ａにより、レベル１アドレスに変換すること
によシ、当該ＣＣＷｔ−夷行して行く方法が取られる。

４４図−３は、上４６に述べたｌ０Ｐ３０００（第７図
）に２けるアドレス変換オーバヘッドを削減するために
、ｌ０Ｐ３０００内のローカルストレジに設けた、アド
レス変換バッファ３０３０でめる。アドレス変換バッフ
ァ３０３０のフィールド１には、ｖＭの番号ＶＭすが、
フィールド２には、変換表Ａの＆換表Ｂの先頭アドレス
が、フィールド３には、その両者の区別フラグが、フィ
ールド４には、変換前のＣＣＷデータアドレスが、フィ
ード５には、変換後のレベル１メモリアドレスが記述さ
れている。ｌ０Ｐ３０００（第７図）はまず、このアド
レス変換バッファをみて、アドレス変Ａｋし、次に、こ
こにない場合は、変換表Ｂ　Ｓ変換表Ａｔ−みてアドレ
ス変換を行ない、その結果を、この変換バッファ３０３
０に登録する。

このアドレス変換バッファは、ｌ０Ｐ３０００．内の高
速ローカルストレンジにあシ、上記Ｉ意装置２００２上
の変換表Ｂ、　Ａｔ−Ｉ＊索するよりも高速である。こ
こで注意すべきは、レベル２ＣＣＷ。

レベル３ＣＣＷ及び、そのデータバッファは、■０実行
時には、いずれも、レベル１メモリ上に固定されている
ことが必要ということである。さて、第５図は、ホスト
システムの主起′ｌＪｌ装置２００２の連ａ須域を分割
して、谷分刷された領域を、各ＶＭの・主記憶装置とし
て専有して吏用する方法を表わしている。このようなＶ
Ｍｔ−使用する場合は、ｖＭの主起１意装置のアドレス
に、一定のアドレス変位αを加えれば、ホストシステム
の上記ｄ装＋ｔ２ｏｏｚのアドレスとなることが分かる
。第５図の場合は、ＶＭＩのアドレス変位はα、　、Ｖ
Ｍ２のアドレス変位はα、である。このような場合は、
レベル２メモリアドレスから、レベルｌメモリアドレス
への変換表２０１０は、２０１０（２）に示すように、
各ＶＭの下限アドレス及び上限アドレスを・Ｕ埋する表
だけで充分である。

この場合は、レベル２ＣＣＷのアドレス変換は容易でめ
シ、レベル２ＣＣＷの友めのアドレス変換バッファ３０
３０のエントリ（すなわち、アドレス変換バッファ３０
３０のフィールド３が０のエントリ）は不要である。そ
のかわシ、第５図に示す、変換表２０１０（２）をｌ０
Ｐ３０００（第７図］内のローカルストレジに取込み、
ｖＭすによシ、アドレス変位αをもとめ、その力ロ算に
より、アドレス変換（レベル２メモリアドレス→レベル
メモリアドレス変換）を行なう方法も取られている。

第３図に示すＶＷの上記１意装置室体がホストシステム
の゛上記１意装、ｔ２００２に蕗、＆Ｅ１ヒされ、固定
されているか、又は、第５図に示すようなホストシステ
ムの上記憶装置のある連続領域き専有するようなＶＭに
対しては、高速ＶＭモードがサポートされている。高速
ＶＭモードでは、７Ｍ上のＯ８の発行する大部分の特＋
１命令が、直接実行（ＣＶＭＣＰｔｆ１４由せずホスト
システムと同程度のａ　能ｔ−’Ｈする実行方式される
。しかし、７Ｍ上の■０命令は、以下に示すように、Ｖ
ＭＣＰの介入金必要としている。

さて、実際に、７Ｍ上のＯ８の発行し７’ＣＩＯ起動命
令が、どのようにして、ＶＭＣＰにより実行されるかを
第６図に示す５ＶＭ上のＯ８は、入出力装置と一対一に
対応するサブチャネルの番号（？プチャネルナンを指足
して■０起Ｊ砧令ｒ発行するっこのサブチャネルナは、
該ＶＭ下のサブチャネルナでめるので、反、丙すブチャ
ネルナと呼ぶことにする：、ｖＭＣＰは、これと、対応
する実すブチャネルナに変換する。この対応は、■Ｍの
定疏時、決定されるものである。ＶＭＣＰは、ＩＯ１起
動命令を発行しｙｔＶＭ上のＯ８が、どのレベルのＣＣ
Ｗに対してＩＯｅ発行したか２Ａべろ。

通虐、それは、ＩＯ起動命令のオペランドにより示され
るっ今、レベル３ＣＣＷに対して、ＩＯ起動副令が発行
されたとす。第６図で、２８１０のＣＣＷｌ＃がレベル
３メモリ上のｃｃｗｎであり、そのデータアドレスｌま
、全てレベル３メモリアトＶスでめる。、ＶＭＣＰｒｉ
、このＯ８の生成したＣＣＷ詳２８１Ｏに、２８００の
オペランド全つけて■０起ａ　ｆｉＢ　舎に発行する。

２８００のオペランドには、ＣＣＷのレベルを示すフィ
ールドＬ、Ｌ＝３のときは、変換表Ｂの先頭アドレスＶ
ＡＴＯ几、及び、そのセグメントサイズＳＳ１ページサ
イズＰＳが記述されている。さらに、変換ＡＡの先頭ア
ドレス几ＡＴＯ几及び、そのセグメントサイズＳＳ１ペ
ージサイズＰｓが記述さｎ１ｃＣＷ詳２８１０へのアド
レスも記述されている。

これらは、’ＶＭＣＰのＩＯ起動ｄ令の発行により、線
２００　、Ｊ由でｌ０Ｐ３０００（第７図）に送られ、
該当するサブチャネルレジスタ３ｏ１１に基本清報が設
定される。又、第７図に示ｔ、サブチｆ　＄　ルｒｆｔ
Ｕ　＋ｍ　７’ロツク詳２０９０の中の該当サブチャネ
ル制御ブロックの中にも同庫の基本情報が記述される（
第１０図サフ゛チャネル市ＩＪ　＋ｌ１４Ｉ）゛ロック
２０９１参照）っさて、ｉ　０Ｐ　３０００　（Ｍ７＋
Ｊ）は、このザブチャネル内のアドレス変換・ｒｌｉ　
４．　ｆ　＋Ｚって、Ｏ８の生成したＣＣＷ詳２８１０
を、前述したごとく、アドレス変換しながら実行してい
くこととなる。

第７図は、従来のＶＭＳに５けるハードウェア構成図と
■０央行に関するブロック図金示したものでめる。、Ｃ
ＰＵ１００Ｏの中には、ハードウェアの割込清報をきむ
煩域プレマイクス（ＰＳＡ）のアドレスをよむグレマイ
クスレジスタｉ　ｏ　ｉ　ｏ。

ＣＰＵｆ／）制御レジスタ群１１００、ＣＰＵの基本状
、ぬ（刷込制−ビットヤ、次ｒこ実行さ扛る１幾Ｉ戎６
η令アドレス等）を含むプログラムステータスワードＰ
ＳＷ１０２０が存在する。さらｅこ、■Ｏｄ令実イテ回
路１ｏａｏや、１０割込回路１０４０．ＩＯ砧令実行用
マイクロプログラム１０５０．ＩＯ割込処理用マイクロ
グログラム１０６０等が浮室する。さらに、ＶＭＳ用の
フラグとしで、７Ｍモードを表わすｖビットが１０９０
内に存在する。

ＶＭ屯行中は、ＶＭＣＰにより、このビットｔ−１にセ
ットする。又、前述した高速Ｖ　ＭモードフラグＨも１
０９０内に存在する。ＶＭＳ制御制御ラフラグ１０９０
いては、池の方式も考えられる。例えば、ｖＭＣＰのモ
ード（ハイパバイザモード）とＶＭモード、そして、７
Ｍモードの中で、高速ＶＭモードと、一般ＶＭモードと
いうフラグを設けゐことも考えら扛ているついずれも大
同小異であるので、従来例としてｔｉ第７図に示すもの
をめげる。ｌ０Ｉ）３０００ｖｃついては、前述したと
おり、ツブチャネル制御ブロック群２ｏ９０及び、サブ
チャネルレジスタ＃３０１０によまれるアドレス変換ｒ
％ｒ７ｆｔ（第６図ににまり、マイクロプログラム３０
２０市０１ｆ［Ｉ］によって、アドレス変換バッファ３
０３０　（第４図−３参照）の情報金（１召しながら、
レベル３ＣＣＷ又はレベル２ＣＣＷ（第３図参照）を実
行して行くものである。第７図の主起Ｉ意装＋１２００
０は、ハードウェア／ステムエリアＨ８Ａ２００１と、
プロゲラＡ　ｏＪ′能−ｒ−リフ２０２００２に分利さ
れる。Ｈ８Ａ２００１は、ｃＰＵｌｏｏＯ及びｌ０Ｐ３
０００が使用するハードウェア清報がＲ筐れてあ・シ、
その頭載は、ｃＰＵ及びＩＯＰのマイクロプログラム１
０５０゜１０６０．３０２０でアクセス、更新すること
はできるが、ＣＰＵ１００Ｏの一般のユーザに開放され
た機械命令ではアクセスすることはで＠ｌｔ／′１．。

プログラムｏＴ能エリア２００２は、上記機械詰合でア
クセスすることができ、ここが、ｏｓ又は、ＶＭＣＰか
らみた主ｄｃ１意装置碩域とｌる。ＩＯ宿令の中で、Ｉ
Ｏの起動、停止等の人出カ装置のオペレーションｌ−伴
うものは、その要求キューという形で、請求キユー２０
７０にキューイングされる。その実体は、第８図１こ示
すように、■０要求のめる実すブチャネルナを含むｌｌ
＋ｌＩ呻ブロッタブロック２０フ１Ｌスボイ／りでつな
いだものでめる。■０要求キューへキューイングしたＩ
＆、ｌ０Ｐ３０００へＪ２００．、理由で起動信号が送
られる。

１０２３０００１則は、Ｈ８Ａ２００１内のＩＯ要求キ
ュー２０７０ヘアクセスし、順欠要求キューエレメ７ト
２０７１ｉ取出して■０要求処理を、続行していくもの
でるる。又、１０割込みは、１０割込要求キュー２０８
０に、実割込憂先顔立別にキューイングされる。その構
造金、第９図に示す。

割込優先順位は、０，１，２，３，４，５，６゜７の８
ｒｉ［ｆｉｉ、ＩＯ命令発行時、そのオペラ／ドでサフ
′チャネル市り１即ブロック＄２０９０（第７図）の中
の各サブチャネルｉ１ｔｌ１１ｇＩブロックは、実すブ
チャネルナの順爵にならべられて２す、その実すブチャ
ネルナにより、−意に存在立直をめることができる。こ
のサブチャネル制御ブロック群２０９　（１）先頭７ｔ
’レスは、ＣＰＵ１００Ｏ（第制御レジスタに設定され
ている。割込優先順位は、各丈プチャネルに対して指、
老することが可能である。さて、各ＶＭ上のＯ８が、サ
ブチャネルナ及び、割込優先順位（０〜７のいづれかひ
とつ）を指定してＩＯ語命令発行したとする。このとき
、ｄＸＩ図に２けるＶＭモードピット１０９０が１でめ
るから、ＩＯ命令実行用μｐ１０５０によシ、このビッ
トが１のとき、ＶＭＣＰへ制御を渡す。

これは、ＶＭＣＰのＰＳＡ２１００の中の新Ｐ８Ｗによ
り、一種の割込みとして、ｖＭＣＰ′へ制御が度される
。そのＶＭＣＰのＰＳＡのアドレスは、ＶＭの起動時、
■ＭＣＰ用グレフィクマイジスタ１０１０（第７図）に
設定されているので、それを参照する。

さて、ＶＭＣＰは、７Ｍ上のＯ８の指定したサブチャネ
ルナを仮想サブチャネルナと見て、それを実すブチャネ
ルナに変換して、実サブチャネルの状態を管癲し、もし
可能であれば、（第６図に示すア゛ドレス変換ｍ報２８
００を指定して）ＩＯ語命令ＶＭ上のＯ８にかわって発
行する。

このとき、７Ｍ上のＯ８の指定した割込優先順位は、仮
想別込浸先順位であるが、それ金そのまま実仮想割込優
先順位として、ＩＯ語命令発行する。したがって、各実
刷込慶先順位ｔ−ＶＭ上のＯ８間で共有することになる
。した□がって第９図におけるｌ０ｉＪ込要求キユー２
０８０の各実刷込優先順位のキューの中には、各ＶＭ上
のＯ８のサブチャンネルからのＩＯ，！ｌｔｌ込要求が
混在しそキューイングされることとなる。

ＶＭ上のＯ８からのＩＯ語命令実行をＶＭＣＰが介入す
る理由は、以下のとおりである。

（＋）ＶＭ上のＯ８上の指定した仮想サブチャンネルナ
を実サブチャ／ネルナにＲ換しなければならないこと。

（１１）実サブチャ／ネルを各ＶＭ上のＯ８間で共有す
る場合、及あ・るので、その間のサブチャンネネルスケ
ジュールが必要であること。

次に、第１１図に■０劃込の制御方法について示す。各
サブチャンネルからの１０割込要求は、ヤンネル制御ブ
ロックがＩＯ割込゛嶽求キュー２０８０にキューイング
さ九る（第７図参照）。

２９、実、！ｉｉｌ込憂先１１位別にキューイングされ
る。

この時、第１１図に示す対応する実利込保留レジスター
１０４２のビットが１にセットされる。割込保留レジス
タ１０４２０ビツトと対応する実刷込優先順位マスクレ
ジスタ１０４１０ピットが共き該当する実刷込優先順位
に対して工０刷込か起動され１０別込処理用マイクロプ
ログラム１０６０に制御が（度される。以上の１作は第
１ｉｄに示すハードウェア回路ンζよシ実戊される。

さて、ＶＭＳに２いては、前述したように、各実刷込優
先順位が、ＶＭ上のＯ８間で共有される）１０４１の各
ビットは各ＶＭ上００Ｓの割込憂ツトシて、常に刷込可
能として２〈３さらに、この場合ＰＳＷ１０２０の■０
マスクも１に設定して２く。こうすることにより、サブ
チャンネルからのＩＯ劇込要求によって、実４ｕ込保留
レジスタ１０４２のあるビットがｌになると、ＡＮＤゲ
ート詳１０４６６る出力が１となり、従ってＯ几ケート
１０４３の出力が１となり、ＡＮＤゲート１０４４の出
力が１となって第１１図に示す工０劇込回路によって、
ただちに■０刷込処理用マイクロプログラム１０６０が
起動される。その■０マイクロプログラム１０６０は、
該当する実１１込憂先順位上のＩＯ割込要求キュー（第
９図）にキューイングされているすブチヤンネルをキュ
ーよυ取りはずして刷込全ＶＭＣＰのプレフィックスに
反映する。このとき、当該実刷込優先順位の刷込要求キ
ューが空ｖｃなれば当該実刷込優先順位の実割込保留レ
ジスタ１０４２のビットを０とする。

これによりその刷込保留がクリアされる。ＵＭＣＰへ刷
込反映することによシ、ＶＭＣＰのｌ０ｉｌ！Ｉ込処理
プログラムへＩ！ｌ１ｌＩＸｌが渡される。その時、工
０刷込パ２メータとして当該ＩＯ，！１１１込２＠生じ
た実ナプチャ／ネルナ２よび該当ＶＭすもＶＭ、ＣＰに
渡される。ＶＭＣＰはこのＩＯ劇込を該当ＶＭに反映す
るために、以下の処理を行う。

（１）実すブチャンネルナヲ反、漏すプチャンネルナに
変換する。

（ＩＩ）該当ＶＭの劇込凝先順畝マスクレジスタとその
ＰＳＷの■０マスクを調べ、それがＩＯＮ込可能でるる
か否かを判断する。

（Ｉｉｉ）　該当ＶＭが割込可能でめるとき、そのＶＭ
のプレフィックスＰＳＡｖｃ削込を反映する。

Ｇφ　該当ＶＭが刷込不ｏＴ能でめるときは、ＶＭＣＰ
で当該刷込を保留する。

このように、実刷込憂先順位ｔＶＭ間で共有する友めに
、そのマスクを、各ＶＭの該当するマスク値のＯＲをと
った直に（通常ｌ）設定しなければならない。この之め
、当該ＶＭではｉｕ込不ｒＴｆ能な順位に対してもＶＭ
ＣＰＫ、１ｆｔｌ込が入る場合が有り、その時はＶＭＣ
Ｐで当該１０調込全保留することとなる。このため、以
鎌当該サブチャンネルに対するＩＯ語命令対しては、必
ずＶＭＣＰの介入によるシミュレ−７ヨ／が必要となる
。

以上によって示したとおシ、従来の仮想計、Ｓ機システ
ムに２けるＶＭ上のＯ８のＩＯ実行に２いては、ｆＯＰ
によるレベル３ＣＣＷｓｙよびレベル２ＣＣＷＬｆ）直
接実行の礪ｌＴ＠ｖ′ｉ伴圧するけｎども必−ｊＶＭｅ
Ｐが介入して、そのシミュレーションが必要である。こ
のため、■０発行頻度の高いＡ荷に対しては、ｖＭＣＰ
のシミュレーゾヨ７オーバーヘッドが大きくなる。

し発明の目的〕 本発明の目的・汀、従来技術で述べたようｊ’ＺＸＶＭ
上のＯＳのＩＯａ令、及び、ｌ０４１１込りのＶ　Ｍ　
ＣＰ　ｖＣ，１：るシミュレーショ／オーバヘットヲ削
減し、ＶＭ上のＩＯ語命令及び、ｌ０ＩＩＪ込みのハー
ドウェア及びマイクロプログラムによる直接実行をサポ
ートすることにめる。

〔発明の概要〕

本発明の概安は以下のと２りである。ＶＭ上の０８（１
）ＩＯ命令及■０別込に対して、ＶＭＣＰが介入する理
由は、従来技術でも述べたように以下のと２９である。

（＋）　ｌｉ；Ｖａサブチャンネルナと実すブチャネル
ナとの間の変換が必要なこと。

（ｉｌ）　実すブチャネルｋＶＭ上のｏｓｌ＃ＩＪで共
有する場合がるり、サブチャネルスフジュールが必要で
あること。

（ｍ）　実割込慶先、＠立をＶＭ間で共有することがめ
るので、その刷込制御マスク金、谷ＶＭ上のＯ８のｇす
込制御マスク値の０几を取った直にセットしなければな
らず、そのため、ＶＭＣＰにょるＶＭの■０刷込呆醒が
発生すること。これど防ぎ八−ドウエア側でＩＯ刷込を
深ｄするためには、各ＶＭ用の割込制御マスクレジスタ
を用意しなければならず、割込保留レジスタも又、各Ｖ
Ｍ対応に用意しなければｌよらなくなり、ハードウェア
量が大きｉ、０すぎて得策ではない。

以上を解決する之め以下の方式を取る。

（１）仮想サブチャネルナから実すブチャネルナへの変
換表ｆｒ：ＶＭｃＰが用意し、■０命命令性用マイクロ
プログラムにより、これ全使用して変換する。

（：１）　実サブチャネル制御ｌｌブロックの中に、■
Ｍ情擢碩域を設け、ここに、反意サブチャネルナと変換
表の実すブチャネルナとの対応を記述する。

（ｉ）　実サブチャネル制御ブロックのＶＭ清４項域の
中に、状態フィールドを設け、専有サブチャネルか否を
示すフラグを設ける。このフラグは、ＶＭＣＰによるサ
ブチャネル専有指定時、るるいは、ｖＭの定義Ｉｆ報で
サブチャネル専有指定がある場合は、ｖＭの定義時に、
設定されるものでるる。このフラグが１のときは、当該
ＶＭに専有されたサブチャネルでめるので、ＶＭＣＰに
よるサブチャネルスフジュールは不要である。

（１ｖ）実割込優先順位をＶＭに専有させることによシ
、その優先順位に２ける割込要求キューの中には、専有
元ＶＭの工０要求のめったサブチャネルのみがキューイ
ングされることになり、その実割込優先順位でのＶＭの
混在は、避けるこト とができる。さらに、その専有された、実割込優先順位
の割込制御マスクは、専有元ＶＭ上の０８（１）対応す
る割込１１＋ＩＪＩ４１マスクの直と一致させることに
する。これにより、７Ｍ上のＯ８の割込優先順位の割込
制御マスクが０のため割込不ｏＩ′能である場合は、対
応する実割込優先順位の割込制御マスクも０であるため
、ハードフェアの割込も発生せず、従って、ハードフェ
アによジ劇込が保留さｎ、ＶＭＣＰによるＶＭの工０刷
込保ｄという４！象を避けることができる。

以上の方式をサポートするため、実割込優先順位の種類
を増加し、ＶＭによる実割込優先順位の専有を可能とす
ることにする。

〔発明の夷ｊＩＡ列〕

以下に本発明の央ｍ列を示す。第１２図に、本発明の実
ｍ例の全体図を示す。

ＣＰ　Ｕ　１００Ｇ’の各構成要素は、従来例の！＠７
図と同じでるるか、やや機能が大きくなっているものが
ある。Ｈ８Ａ２００１の中には、従来列の第７図と同じ
ものも存在する。（工０４求キュー２０７０．１０割込
要求キュー２０８０、実すブチャ婦ル制御ブロック群２
０９０’　Ｊ。しかし、プレマイクスｄ装置２３００．
ｆｆｉ表アドレスｇｊＪ４２４００、ＶｒＡ−ｇｍ表２
７００　ｒｉｉＪＬ）ｉｆｄでるる。

プログラム０Ｌｆｅエリア２００２には、従来列の第７
図と同じもの（ＶＩＶＩＣＰｃ／）ＰＳＡ２１００゜Ｖ
ＭＩの）’５Ａ２１１０．ＶＡ４２のＰ　Ｓ　Ａ　２１
２０　。

曲のＶＭのＰＳＡも同様に存在しても良い。

ＶＭＣＰ２２００、レベル２メモリからレベル１メモリ
へのアドレス変換テーブル＄２０１０、レベル３メモリ
ρ為らレベル２メモリへのアドレス変換テーブル群２０
４０）も、存在する。しかし、割込凝先ｊ幀立す変換テ
ーブル２５００、サブチャネルナ羨洟テーブル詳２６０
０ｖｉ新規のＩＲ報でめる。

ＩＵＰ３０００’は、従来同第７図のｌ０Ｐ３０００と
同様の構成でるるか、やや愼ＩＩ目が大さくなっている
。以下に先ず、）ｉｓＡ２００１及びプログラム可能エ
リア２００２によまれる吹成情報について説明する。

第１３図にグレマイクスＵ装置２３００ｔ−示す。

こｎｄ、ＶＭＣＰｃＤＰ８Ａ７ドｌｚス、ＶＭ１ｃＤＰ
ＳＡ７ドレス、ＶＭ２ｃ／））’８Ａ７ドｌ／ス、ＶＭ
３のＰＳＡアドレス金富む。第１３図では、ＶＭ３よで
しか示していないが、もつとも多くのＶＭのＰＳＡが［
４されていても良い。このＰＳＡのアドレスは、ＣＰＵ
ｌ０ＬＩＯ’のμプログラムが参照するものでる９、プ
ログラム０Ｔ能エリア２００２のホストクステムにおけ
るアドレスが記述６れている。この各ＶＭのＰＥＡアド
レスは、ＶＭの起動時、起動専用命令のオベラ／ドのひ
とつとして与えられ、その命令の処４４、プレ７・ｆク
スぎ埋置２３００の該当工／トリに格納される。

このグレマイクス・ｇ埋置２３００の先頭アドレスは、
ＣＰＵＩ　０００’　（１）ｆｆ１１１ｍＬ’ジスタ４
１１００’の中のひとつＩｃ格納される（第１２図参照
ンこのプレマイク＝ｆ装置はオプションであり必須では
ない。どういり時に使用されるかは麦述する。次に第１
４図に変換表１ドレス・ｅ層表２４００金示す。このア
ドレス−ｆ理４２４００は、サブチャネルナ変換テーブ
ル２６００の先頭アドレスと、割込−先順泣す変洟テー
ブル２５０００先屓アドレスを、各ＶＭ対応に管理して
いるものである。変換表アドレス管理表２４００の先頭
アドレスも又、ＣＰＵ１００Ｏ’の制御レジスタ群１ｉ
ｏｏ’の中のひとつに格納されている。サブチャネル≠
変換表２６００、割込衣２６００、割込優先順位変換表
２５００の検索方法は、第１４図に示すとおシである。

すなわち、仮想サブチャネル４−（２）くイトからなる
）を、ＤＯ・２５６＋ＤＩに分解し、先ず、アドレス管
理表２４００の該当エントリの内容が指し示す前段のテ
ーブル２６０１を、ＤＯにより検索する。前段テーブル
２６０１のＤＯ０番目エントリには、後段テーブル２６
０２のアドレスが設定されており、その後段テーブル２
６０２のＤ１番目のエントリを検索する。そこに、対応
する実サブチャネル＋ＤＯ’　・２５６＋Ｄ１−がめら
れる。仮想割込優先順位Φの変換は、変換表２５００の
該当エントリを読み出すのみで対応する実割込順位≠に
変換される。サブチャネル≠変換表２６００、割込優先
順位変換表は、ＶＭＣＰのコマンドによる指定時、又、
７Ｍの定義情報の中から、ＶＭ定義時に、ＶＭＣＰによ
シ作られ、ＶＭの起動時、起動専用命令のオペランドに
よシ指定され、その起動専用命令の処理時、変換表アド
レス管理表２４００の該当エントリに格納される。この
変換表２６００．２５００．２４００もオプションで１
必須ではない。すなわち、■ＭＳにおいて、本発明の■
０実行方式を用いるＶＭは、仮想サブチャネル≠＝実す
ブチャネルナ、仮想割込優先順位弁−実割込優先順位≠
という制限を守ることにすれば、これらの変換表は不要
である。

第１５図は、■Ｍ管理表２７００の内容を示す。

この中には、該当ＶＭの主記憶装置のサイズ（ＺＯ，Ｚ
ｌ、・・・）と、そのレベル２メモリアドレスからレベ
ル１メモリアドレスへのアドレス変換テーブル２０１０
のアドレス（Ｒ，ＡＴＯＲＯ。

ＲＡＴＯＲＩ、・・・）が記述されている。これらの情
報は、７Ｍの定義情報から得られるもので９ｐ、ＶＭの
起動専用命令によ、！ｌ）、Ｈ８Ａ２００１内のＶＭ管
理表２７００の該当エントリに格納される。

ＶＭ管理表２７００の先頭アドレスも又、ＣＰＵ１００
０’内の制御レジスタ群１１００’　（第１２図参照）
のひとつに格納される。Ｈ８Ａ２００１内の制御ブロッ
クの先頭アドレスが、ＣＰＵ１０００’内の制御レジス
タ１１００’に格納されることは従来と同じである。も
し、本発明の■０実行方式をサポートするＶＭを第５図
に示す、主記憶装置２００２上の連続領域を、その主記
憶装置として専有するよりなＶＭだけに限定する場合は
、その上下限を定義した変換表２０１０（２）をもって
、このＶＭ管理表２７００の代わシとすることも可能で
ある。もし、第５図の変換表２０１０　（２）を使う場
合は、との上下限アドレスα１．αＩ＋Ｉ（ｉ＝１，２
，３・・・）が７Ｍ起動命令によって指定され、その命
令処理により、Ｈ８Ａ２００１に、この変換表２０１０
（２）の該当エントリが作られることになる。第１６図
は、実サブチャネル制御ブロック群２０９０’、その中
の、ひとつの実サブチャネル制御ブロック２０９１′及
び、その中のＶＭ情報領域２０９２’を示す。

ＶＭ情報領域２０９２’の中には、状態フィールド、■
Ｍ＋、仮想サブチャネル≠、対応する実サブチャネルナ
、仮想割込優先順位す、対応する実割込優先順位＋、Ｃ
ＣＷのアドレス変換情報２０９４が存在する。状態フィ
ールドには、このサブチャネルが占有されているか否か
、このサブチャネルがＩＯ直接実行抑止モードか否かを
示すフックが存在する。ＣＣＷのアドレス変換情報２０
９４は、従来のアドレス変換情報２０９２（第１０図参
照）と同じ内容である。ＶＭの定義時ＶＭ定義情報から
、又は、ＶＭＣＰのコマンドによる指定時、又は、■０
命令の処理時、これらのＶＭ情報領域２０９２’内の情
報が設定される。

実サブチャネルの専有又は、実割込優先順位の専有は、
ＶＭの定義時又は、ＶＭＣＰコマンドによシ指定される
。この指定のとき、７Ｍ情報領域２０９２’の中の以下
のフィールドが設定される。

・Ｌｄフィールド２０９３内のサブチャネル占有フラグ ・Ｉ１０直接直接上−ド抑止フラグは通常０にセットさ
れ、■１０直接直接上−ドはサボート状態にされる。

・専有元のＶＭす ・仮想サブチャネル÷と実すブチャネルナ・ＣＣＷのア
ドレス変換情報２０９４の中で、当該専有元ＶＭの主記
憶装置（レベル２メモｖ＞からレベル１メモリへのアド
レス変換テーブルの先頭アドレス（Ｂ、ＡＴＯＲ第４図
−１参照）これはもし、専有元ＶＭが、第５図に示す、
主記憶装置を専有する場合は、その上下限α１．αＩ＋
１　（１＝１＊　２＋　３・・・）を設定するようにし
ても良い。

共有サブチャネルの場合は、これらの情報は、もし必要
なら、ＩＯ命令処理時に設定される。この場合は、工０
発行元ＶＭのＶＭ情報領域の該当フィールドに設定され
る。

第１７図に、７Ｍ起動用の命令フォーマットを示す。２
９００がＶＭ起動命令であシ、２９１０は、そのオペラ
ンドである。オペランド２９１０の中には、当該ＶＭ＋
、■ＭＯＰ８Ｗ、ＶＭ（７）ＰＳＡアドレス、サブチャ
ネルナ変換テーブル２６００（第１４図）の先頭アドレ
ス、割込優先順位す変換テーブル２５００（第１４図）
の先頭アドレス、当該ＶＭＯ主記憶装置からホストシス
テムの主記憶装置へのアドレス変換テーブル２０１０　
（第１５図）の先頭アドレス（ＲＡＴＯ几）（第４図−
１参照））、当該ＶＭＯ主記憶装置サイズ（この２つに
ついては、起動するＶＭが、第５図に示す、主記憶装置
２００２の連続領域をＶＭＯ主記憶装置として使用する
場合はその上下限α１．αＩ４１　（１”＝１　ｓ　２
ｅ・・・）を指定しても良い。）等が記述されている。

これらのオペランド情報の中で、ＶＭの走行用ＰＡＷ、
ＶＭのｐｓＡアドレス及び実割込優先順位ステータス、
及び、ＶＭＳ制御フラグ群は、ＶＭ起動時に決定される
が、その他の多くの情報は、前述したとおυＶＭの定義
情報によｊ）、ＶＭの定義時に決定されるものである。

実割込優先順位ステータス、及び実割応援先順位専有ス
テ下タス、及びＶＭＳ制御フラグ群は、後程説明する。

これらのオペランドは、、ＶＭＣＰにより設定される。

ＶＭの起動用命令については、必らずしも、第１７図に
示す形式でなくても良い。ただ、オペランドとして、竺
１７図に示すような情報が必要である。第１８図はＶＭ
Ｓ制御レジしタ群１０８０を表わす。１／ジスタ１０８
１ｆ′ｉ、現走行ＶＭのＶＭ＋を含み、ＶＭ起動命令に
よ、シ設定される。このレジスタの内容は、ＶＭ起動命
令のオペランド２９１０（第１７図）のひとつのフィー
ルドの内容で与えられる。第１９図は、ＶＭＳ制御フラ
グ群１０９０’　（第１２図参照）を示す。これ？のフ
ラグは、７Ｍ起動命令のオペランド（第１７図）のひと
つのフィールドで初期値が与えられる。各７ラグの意味
は以下のとおりである。

Ｖ：ＶＭ走行時１とする。ＶＭＣＰＭＣ時、又は、実計
算機モード時０となる。ＶＭ起動命令、によシ１に設定
され、割出し等で、ＶＭＣＰに制御が渡されるとき、０
にセットされる。これは従来のとおシ（第７図でである
。

Ｈ：ＶＭの走行において、特権命令の直接突立が可能で
あるとき１をセットする。この７う（か１のとき、７Ｍ
の走行における大部分の特権命令は、ＣＰＵ１００Ｏ’
の命令実行回路により直接実行される。Ｈ＝１のとき高
速ＶＭモードという。これも従来どおシ（第７図参照）
。

Ｒ，：ＶＭ上のＯ８−制限を与え、常に仮想サブチャネ
ルナ＝、実すブチャネルナかつ常に、仮想割込優先順位
す＝実割込優先順位すのとき、１をセットする。これが
１のとき、μプログラムによるサブチャネル÷変換処理
、割込優先順位舎変換処理を全て除外する。（このとき
、第１４図に示す変換表類２４００．２６００，２５０
０は不要であ、　る。） Ｄ：本発明で可能となるＶＭの■０直直接性（ＶＭＣＰ
を介入しないことを意味する）を有効とするとき１とす
る。通常ＶＭＣＰ　−のＶＭ起動命令によ＃）１に初期
化される。

Ｎ：現走行ＶＭが、共有割込優先順位に関する割込保留
要因を持ち（実際はＶＭＣＰが当該ＶＭ用に保留してい
るものである）、現走行ＶＭの仮想割込優先順位マスク
に関しては割込可能であるものが存在する（従って、当
該ＶＭのｐｓｗのＩＯマスクが０のため割込不可能とな
っている）とき、１に設定する。これは、仮想割込優先
順位に関しては割込可能な、７Ｍの１０割込要求を調べ
る命令の実行時に使用する。これも、ＶＭＣＰが７Ｍ起
動命令によシ初期化する。

第２０図は、実割込優先順位のわシめて方法を示す。実
割込優先順位として、０〜３１の３２種類を考える。実
割込優先順位０は、最も優先順位が高いのでＶＭＣＰ専
用とする。実割込優先順位１から、上昇ＩＩＩ　（割込
優先順位は下降順）に、。

ＶＭの専有する実割込優先順位を各専有光ＶＭにわシア
てる。共有割込優先順位については、実割込優先順位３
１から下降順（割込優先順位は上昇順）に各ＶＭに割当
てる。第２０図における例では、７Ｍ１の仮想割込優先
順位０には、実割込優先順位１が割当てられ、これを専
有し、仮想割込優先順位１〜７には、実割込優先順位３
１が割当てられ、これをＶＭ間で共有するととになる。

７Ｍ２及びＶＭ３についても第２０図に示すとおりに割
当てられる。ＶＭＩでの仮想割込優先順位は、実際には
、０と（１〜７）の二種類に分けられることとなる。従
って、７Ｍｌ上のＯ８が、実効的に使用できる実割込優
先順位は二種類となる。これらのＯ８に対する制限は、
運用により許容することができるものである。どの割込
優先順位を専有にするかは、各ＶＭに対して、ＶＭＳ全
体の計画下で決定すべき問題で、１）、ＶＭＣＰによシ
管理される。このようにして決定された実割込優先順位
の専有、共有の状態は、７Ｍ起動命令のオペランドで与
えられ（第１７図参照）、その命令処理により実割込優
先順位専有ステータスレジスタ１０４９（第２１図）に
設定される。

第２１図は、実割込優先順位マスクレジスタ１０４１’
、実割込保留レジスタ１０４２’、実割込優先順位ステ
ータスレジスタ１０４５及び実割込優先順位専有ステー
タスレジスタ１０４９を示している。このうち、レジス
タ１０４１’　と１０４２’は従来例（第１１図）にも
存在するが、ただ、そのビット数を増加しである。この
例では、従来８ピツトであったものを４倍の３２ビツト
に拡張しである。これは、実割込優先順位のＶＭにおけ
る専有方式をサポートするためでるる。意味は同じであ
るので、説明は省略する。実割込優先順位ステータスレ
ジスタ１０４５の意味は以下のとおシ。すなわち、ビッ
トｎ（ｏ〜３１）が０の時、実割込優先順位ｎが現走行
ＶＭに専有されていることを示す。そうでないときは、
１にセットされる。実割込優先順位専有ステータスレジ
スタ１０４９の内容は以下のとおシ。すなわち、ビット
Ｃ（０〜３１）がＯのとき、実割込優先順位ＣがあるＶ
Ｍに占有されていることを意味し、ビットＣが１のとき
実割込優先順位Ｃは共有であることを示している。レジ
スタ１０４５．１０４９は、７Ｍ起動命令のオペランド
によシ初期設定される。

実割込優先順位マスクレジスタ１０４１’は、ＶＭＣＰ
によシ管理、更新される。実割込保留レジスタ１０４２
’は、ｌ０Ｐ３０００’　（第１２図）によシセットさ
れ、１０割込処理用マイクロプログラム１０６０’によ
シリセットされる（第２２図）。

第２２図は、本発明における■０割込回路１０４０’の
回路図でるる。この図では、簡単のために、実割込優先
順位が、１０種類しかないように書いであるが、実際は
、３２種類あり、そのときの結線も、全く同様である。

さて、実割込優先順位ｃ（ｃ＝０〜３１）が、割込保留
要因をもつ（すなわち、１０割込要求キュー２０８０の
実割込優先順位Ｃレベルのキューに、割込要求もつサブ
チャネルがキューイングされ保留レジスタ１０４２’の
該当ビットが１になったとする）とする。このとき、割
込優先順位Ｃが現走行ＶＭに専有されているときは、実
割込優先順位ステータスレジスタ１０４５の対応ビット
は０となっているので、ＯＲゲート群１０４８の出力に
は、ＰｓＷの工０マスク値が出るから、ＰＳＷ１０２０
のＩＯ割込マスクが有効となる。従って、対応する実割
込優先順位マスクレジスタ１０４１’の対応ビットが１
でＰＳＷの工０マスクが１のときのみ、ＡＮＤゲート１
０４７の該当出力が１とな９１０割込みが起動され、１
０割込処理マイクロプログラム１０６０’に制御が渡さ
れる。割込優先順位Ｃが、共有か又は、他ＶＭに専有さ
れている場合は、レジスタ１０４５の対応ビットは１と
なっているので、ＯＲゲート１０４８の該当出力は１と
なシＰ８Ｗ１０２０の工０マスクに無関係となシ、対応
する実割込優先順位マスクレジスタ１０４１’のビット
が１であれば、ＩＯ割込みが起動される。

マイクロプログラム１０６０’による割込処理後、当該
割込優先順位Ｃの割込要求キューが空になれば、保留レ
ジスタ１０４２’の該轟ビットは同マイクロプログラム
によシロクリアされる。

さて、以上にのべたノ１−ドウエア及びマイクロプログ
ラム及び、主記憶装置上の情報を用いて、ＶＭ上のＯ８
の工０命令及び工０割込みがどのように処理されるかを
順をおって以下に？べろ。

以下の２点を前提とし、ＶＭは高速ＶＭモードとする。

（＋）ＶＭの主記憶装置全体は、ホストシステムの主記
憶装置、上に常駐化されているものとする。

（ＩＩ）　Ｖ　Ｍ上のＯ８のＩＯ直接実行（ＶＭＣＰの
介入なしの実行方法、ＩＯ割込みの直接実行も含む）は
、専有サブチャネル、かつ、専有割込優先順位を有する
サブチャネルに対してだけザボートする。

先ず、ＶＭＣＰは、ＶＭの起動時、第１７図のＶＭ起動
命令のオペランドの設定の他に、実割込優先順位マスク
レジスタ１０４１’のピットｃ＝ｉｉ７以下のように設
定する（第２１図）。

、実割込優先順位ｃ（０〜３１）が、現走行ＶＭに専有
されているとき、対応するＶＭ上のＯ８の仮想割込優先
順位（今簡単のために１、ひとつだけと仮定する。以下
同様。）のマスク値を、ビットＣにセットする。

・割込！肉、順位ｅが、他のＶＭに専有されているとき
、該■￥の対応する仮想割込優先順位のマスク値と、該
ＶＭのＰＡＷの工０マスク値との論理積を、ビットＣに
セットする。又は、当該割込優先順位Ｃの割込みの遅れ
が問題にならない場合は、ビットＣに０をセットしても
良い。　、 ・割込優先順位Ｃが、７Ｍ間で共有される場合は、ビッ
トＣには１をセットする。

当該ＶＭの走行中に、その仮想割込優先順位マスクを変
更しても、ただちに、実割込優先順位マスクレジスタ１
０４１’　（第２１図）に変更が反映される。そのため
に、Ｏ８の仮想割込優先順位マスク値の変更命令は、必
らず、ＶＭＣＰ経由でシミュレーションするよ・うにす
ることもできるし、又は、ＣＰＵのμプログラム処理に
よシ、当該変更をレジスタ１０４１’に反味しても良い
。それは従来と同じ。高速ＶＭモードのＶＭを起動する
場合は、第１７図のＶＭ起動命令のオペランドのＶＭ走
行用ｐｓｗには、ＶＭ自身のＰＳＷが設定され、これが
、そのまま、ＣＰＵ１００Ｏ−・のＰＳＷ１０２０（第
１２図）に設定される。従って、ＰＳＷの工０マスクは
、走行ＶＭの工０マスクと一致させられる。ＶＭ走行中
におけるＯ８のＰＳＷ変更は、ただちに、ＰＳＷ１０２
０に反映されるので、この一致東件は満足される。その
ために、Ｏ８のＰＳＷ変更命令は、直接実行により、ｃ
ｐＵ１００Ｏ’のＰＳＷ１０２０に反映されても良いし
、又、ＶＭＣＰ経由のシミュレーションによシ反映され
ることもある。これは従来どおシ。以上の設定が完了し
た後、７Ｍ起動命令（第１７図）によ＃、ＶＭ上のＯ８
に制御が渡される。この命令の実行によシ、第１８図の
現走行ＶＭナレジスタ１０８１、ＣＰＵ１０００’のＰ
、５Ｗ１０２０（第１２図）、第１３図プレマイクス管
理表の該当エントリ、第１４図の変換テーブルアドレス
管理表２４００の該当エントリ、第１５図のＶＭ管理表
の該当エントリ、第２１図の実割込優先順位ステータス
レジスタ１０４５、第１９図のＶＭＳ制、御フラグ群が
初期化される。

さて、７Ｍ上のＯ８から■０命令が発行されたとする。

Ｃ，ＰＵ１０００’の■０実行回路１０３０’は、マイ
クロプログラム１０５０’の制御によシ以下の処理を行
なう。

（１）高速ＶＭモードでないとき（ＶＭＳ制御フラグＨ
＝０第１９図参照）は、ＶＭＣＰへ割出す。

このときは、ＶＭＣＰのプレマイクスレジスタ１０１０
を使用して、ＶＭＣＰのＰ　Ｓ　Ａ　２１００に割込み
を反映することによ！１１、ＶＭＣＰへ割出す（第１２
図）。

（２）高速ＶＭモード（ＶＭＳ制御フラグＨ＝１）のと
き、７Ｍの工０直接実行モート責Ｖ　Ｍ　Ｓ制御フラグ
Ｄ＝１かどうか）か否かを判断する。

（第１９図）。

（３）　Ｄ　＝　００ときは、ｖＭＣＰへ割出す。

（４）　Ｄ　＝　１のとき、ＶＭＳ制御制御フラグ列断
する。

Ｒ＝０のとき、該当する仮想サブチャネルナ変換表２６
００を検索して、与えられた仮想サブチャネルナを、実
サブチャネルナに変換する。

もし、仮想割込優先順位すが命令オペランドで与えられ
たときは、割込優先順位す変換テーブルを検索し、実割
込優先順位すに変換する。これと、実割込優先順位専有
ステータスレジ、スフ１０４９により、専有かどうかを
判断し、サブチャネル制御ブロックのＶＭ情報領域２０
９２’の状態フィールドに書き込む（第１６図）。

仮想割込優先順位≠と実割込優先順位≠との対応関係は
このとき書き込まれる。Ｒ＝１のときは、変換は不要で
あるので、同じ値′ｆ：書き込む。

（５）求めた実サブチャネル制御ブロック２０９１’（
第１６図）が専有サブチャネルでかつ、専有割込優先順
位を有する場合はＩＯ命令を実行する。

これ以後は、実計算機システムにおける処理と同じで、
非同期のＩＯ装置のオペレーションを必要とする場合は
、■０要求キュー２０７０にサブチャネルをキューイン
グする（第９図）。ＩＯ発行元には、条件コードと共に
制御が返される。

（６）求めた実サブチャネルが、共有サブチャネル又は
、割込優先順位が共有の場合は、ＶＭＣＰへ割出シ、シ
ミュレーションに委ねる。

（７）　Ｖ　Ｍ上のＯ８の発行しｉＩＯ命令が、各仮想
割込優先順位上の割込可能（Ｏ８の仮想割込優位マスク
に関して割込可能の意味）な、１０割込要求を調べる命
令の場合は、以下のように処理する。

すなわち、先ず、現走行ＶＭの実専有割込優先順位に関
して、割込要求を調べる。そのとき、もし、何も、１０
割込要求がないときは、共有割込優先順位について調べ
る必要があるが、共有割込優先順位に関する割込保留は
全てＶＭＣＰが管理するので、ＶＭＣＰに制御を渡す必
要性が発生する。

しかし、それは、直接実行の主旨に反するので、ＶＭＳ
の制御フラグＮ（第１９図）を用いる。Ｎ＝１のときは
、調べるべき１０割込保留（共有割込優先順位、かつ、
仮想割込優先順位について割込可能）を、ＶＭＣＰが管
理していることを示し、従って、この場合は、ｖＭＣＰ
へ割出すこととする。Ｎ＝Ｏの時は、かかるＩＯ割込保
留はないため、ＶＭＣＰへ割出す必要はなくなシ、直接
実行が可能となる。次に１０割込処理について述べる。

（１）　Ｉ　Ｏ装置からの１０割込要求は、Ｉ　ＯＰ　
３０００’によシ検出され、対応する実サブチャネル制
御ブロックが、Ｈ８Ａ２００１内の１０割込要求キュー
２０８０の対応する実割込優先順位にキューイングされ
る。（第９図参照）。これは従来とおシ。

（２）　と（７）とき、第２２図に示す、ｌ０Ｐ３００
０’は実割込保留レジスタ１０４２’の該当ビットを１
にする。これも従来どおシ。

（３）実割込優先順位マスクレジスタ１０４１’は、前
述したように設定されている。第２２図におけるＩＯ割
込み回路の動作方法は前述したと２りである。これによ
、！ｌ）、ＩＯ割込みが起動され、■。

割込処理用マイクロプログラム１０６０’に制御が渡っ
たとする。

（４）このとき、割込みが起動された実割込優先順位が
専有化されている場合、実割込優先順位マスクレジスタ
１０４１′、実割込優先順位ステータスレジスタ１０４
５の設定方法によシ、その専有元ＶＭは、対応する仮想
割込優先順位に関しては、必らず、割込可能となってい
る。もし、その専有元ＶＭが、割込不可能な場合は、Ｐ
ＳＷ１０２０のｌｏ−ｆスフ、上記レジ、ｌ’１０４１
’、１０４５の働らきによシ、当該実割込優先順位に関
しては■０割込冬は起動されず、制御が１０６０’に渡
されることはない。すなわち、ノ・−ドウエアによシ保
留されたままである。

（５）　Ｉ　Ｏ割込μプ日グラム処理１０６０’は、以
下の処理を行なう。

（１）割込みを発生した実割込優先順位Ｃ上の、１０割
込要求キュー２０８０　（第９図）の実サブチャネルを
キューより取シはすす。

（ｉｉ）　Ｖ　Ｍ　Ｓ制御フラグ１０９０’　（第１９
図）のＶＭモードフラグビットＶ及び高速ＶＭモードフ
ラグＨを見、Ｖ＝ＯｏｒＨ＝００ときは、ｖＭＣＰのＰ
ＳＡへ割込みを反映する。この場合は、ＶＭＣＰのＰＸ
ＲＩＯＩＯ（第１２図）を使用する。

（ｉｉｉ）Ｖ−１＆Ｈ＝　１のとき、ＶＭの工０直接実
行モードＤビットをみる。Ｄ＝００とき、工０直接実行
モードでないので、ＶＭＣＰのＰＳＡへ割込みを反映す
る。

（ｌｖ）　Ｄ　＝　１のとき、以下の処理を行なう。

（１）実サブチャネル制御ブロック内の状態フイチャネ
ルか判断し、共有サブチャネルの場合は、ＶＭＣＰのＰ
ＳＡへ割込みを反映する。

（ロ）割込を発生している実割込優先順位Ｃが現走行Ｖ
Ｍに専有されている場合、すなわち、実割込優先順位ス
テータスレジスタ１０４５の該当ビットが００とき（第
２１図参照）、現走行ＶＭのＰＳＡに割込みを反映し、
現走行ＶＭを続行する。このときは、７Ｍ用のグレマイ
クスレジスタ１０７０　（第１２図）を使用する。ＶＭ
のグレマイクスへのＩＯ割込情報は、実サブチャネル制
御ブロック２０９２’内の仮想サブチャネルナ、あるい
は、仮想割込優先順位≠を割込情報として反映する。

ｅ→実割込応援順位Ｃが、他のＶＭに専有されている場
合は、ＶＭＣＰへ割込みを反映する。

この後、ＶＭＣＰによシ、該当ＶＭのＰＥＡへ割込みを
反映する。

に）実割込１優先順位Ｃが共有されている場合は、ＶＭ
ＣＰへ割、込みを反映する。この後、ｖＭＣＰによシ、
該当ＶＭへの割込みの反映が行なわれるが、この場合は
、該当ＶＭが割込不可能の場合が有シ得、その場合は、
ＶＭＣＰによシ当該工０割込みが保留されることとなる
。

以上のように、サブチャネルが占有化されて、かつ、占
有化された実割込優先順位を有する場合、そのサブチャ
ネルに対しては、７Ｍ上のＯ８の工０直接実行（ＶＭＣ
Ｐの介入によらず実行すること）がサポートされる。１
０割込みの場合は、さらに、正確にいえば、現走行ＶＭ
の専有するサブチャネルからの１０割込みだけが直接実
行される。

他のＶＭの専有するサブチャネルからの工０割込みにつ
いては、７Ｍ間スケジューリングの必要性が発生するた
め、ｖＭＣＰが介入せざるを得ない。

第１６図の実サブチャネル制御ブロックの中の状態フィ
ールド２０９３の工０直接実行モード抑止フラグは、通
常は０であシ、当該サブチャネルの工０直接実行モード
はサポートされる。しかし、専有サブチャネルの場合、
専有元ＶＭ以外のＶＭ上のＯ８から■０命令が発行され
ることはないが、ＶＭＣＰから、ＩＯ命令が発行される
ことはあシ得る。このときは、専有サブチャネルであっ
ても、当該ＶＭＣＰのＩｌｏが完了するまでは、この状
態フィールド２０９３内のＩ１０直接直接上−ド抑止フ
ラグを１とし、当サブチャネルのＩＯ直接実行モー□ド
は抑止状態におかれる。

従って、このフラグは、ＶＭＣＰの管理において、セッ
ト／リセットされるものである。以上の■０実行方式に
おいて以下のことがいえる。

（ａ）　Ｖ　Ｍ　Ｓ制御フラグ群１０９０’の中で、（
第１９図）Ｒビットはなくても良い。すなわち、常に仮
想サブチャネルナの変換及び仮想割込優先順位÷の変換
を行なうようにするが、又は、■ＭＳの運用において、
本発明のＩＯ直接実行方式を適用する場合は、必らず、
それらの値が等しいことを前提とすることにすれば不要
である。

（ｂ）同じく、Ｄフラグも、Ｈフラグで代用する方法が
考えられるが、高速ＶＭモード７ラグＨは、■０命令以
外の特権命令の直接実行の可否をも制御するので、工０
命令だけの直接実行の可否の制御はできなくなる。

（Ｃ）　Ｉ　０割込みの処理で、現走行ＶＭ以外のＶＭ
に専有されている実割込優先順位からのＩＯ割込みは、
ＶＭＣＰに反映するように前述したが、これを、当該専
有光ＶＭは、割込可能となっているから、先ず、当該Ｖ
ＭのＰＳＡに割込反映後、ＶＭＣＰに、ｖＭＣＰコール
の形で制御を渡すようにしても良い。そのＶＭのＰＳＡ
のアドレスは、第１３図におけるグレマイクス管理表よ
請求めることができる。この場合は、さらに、当該ＶＭ
のＰＳＷをめる方法が必要であシ、そのための情報が必
要であるが、その方法は、当該ＶＭすをペースとして、
いろいろな方法が考えられるので、図示は省略する。

（ｄ）サブチャネルナ変換−テーブル先頭アドレス、割
込優先順位す変換テーブル先頭アドレス、実割込優先順
位ステータスレジスタ１０４５．実割込優先順位専有ス
テータスレジスタ１０４９（第２１図）は、全て、７Ｍ
起動命令のオペランドで初期化する（第１７図参照）よ
うにしたが、ＶＭｃＰの専用命令で初期化するようにし
ても良い。

〔発明の効果〕

以上説明したように本発明によれば、７Ｍ上のＯ８から
発行される工０命令、及び、１０割込みの突接実行が可
能となり、ＶＭＣＰの■０シミュレーションオーバヘッ
ドを大幅に削減することができる効果がある。Ｉよとん
ど実計算機性能に近い仮想計算機を実現するには必須の
機能である。

【図面の簡単な説明】

第１図は通常のＯ８による実計算様システムのブロック
図、第２図は従来の仮想計算機システム（ＶＭＳ）のブ
ロック図、第３図は従来の仮想計算ｉｆｆ（ＶＭ）にお
けるメモリ階層を示す説明図、第４図〜第１１図は従来
例の説明図であシ、第４図はアドレス変換テーブル類を
示す説明図、第５図は実主記憶装置の連続領域を専有す
るＶＭの構成図、第６図はＶＭＣＰが、ＶＭの工０シミ
ュレーション用に発行する工０命令を示す説明図、第７
図はホストシステムの構成図、第８図は■０要求キュー
、第９図は■０割込要求キニー、第１Ｏ図は実サブチャ
ネル制御ブロック群、第１１図はＩＯ割込回路、第１２
図ないし第２２図は本発明についての説明図であ如、第
１２図はホストシステムの構成図、第１３図はグレマイ
クス管理表、第１４図は変換表アドレス管理表、第１５
図はＶＭ管理表〜第１６図は実サブチャネル制御ブロッ
ク群、第１７図は７Ｍ起動命令、第１８図はＶＭＳ制御
レジスタ群、第１９図はＶＭＳ制御フラグ群、第２０図
は割込優先順位割当て方法、第２１図はＶＭＳ割込制御
レジスタ、第２２図はＶＭＳ用ＩＯ割込回路についての
説明図である。 １ｏｏｏｏ・・・実計算機システム、１０００・・・Ｃ
ＰＵ、１０００’・・・ＣＰＵ　（本発明用）、１００
〇−Ｎ・・・ＣＰＵＮ　Ｎ＝１．２，３．・・・、１０
１０・・・グレマイクスレジスタＰＸＲ，１０２０・・
・プログラムステータスワードｐｓｗ、１ｏａｏ・・・
■０命命令性回路、１０４０・・・ＩＯ割込回路、１０
５０・・・工０命令実行用マイクロプログラムμＰ１．
１０６０・・・１０割込処理用マイクロプログラムμＰ
２．１０７０−ＶＭ用ＰＸＲ，１０８０・ＶＭＳ制御レ
ジスタ群（本発明用）、１０９０・・・ＶＭＳ制御フラ
グ群、１１００・・・基本制御レジスタ群、１０１０　
’　・ＶＭＣＰ（ＤＰＸＲ，、１０３０’・・・工０実
行回路（本発明用）、１０４０’・・・１０割込回路（
本発明用）、１０５０’・・・ＩＯ命令実行用マイクロ
プログラム（本発明用）、１０６０／・・・ＩＯ割込処
理用マイクロプログラム（本発明用）、１１００’・・
・基本制御レジスタ群（本発明用）、１１１０・・・レ
ベル２→レベル１アドレス変換テーブル先頭アドレスを
含むレジスタ、１１２０・・・レベル３→レベル２アド
レス変換テーブル先頭アドレスを含むレジスタ、１０４
１・・・実態゛込優先順位マスクレジスタ、１０４１’
・・・実割込優先順位マスクレジスタ（本発明用）、１
０４２・・・実割込保留レジスタ、１０４２’・・・実
割込保留レジスタ（本発明用）、１０４３・・・ＯＲゲ
ート、１０４４・・・ＡＮＤゲート、１０８１・・・現
走行ＶＭ＋レジスタ、１０８２・・・仮想割込優先順位
ステータスレジスタ、１０４５・・・実割込優先順位ス
テータスレジスタ、１０４６・・・ＡＮＤゲート群、１
０４６’・・・ＡＮＤゲート群（本発明用）、１０４７
・・・ＡＮＤゲート群（本発明用）、１０４８．・・・
０几ゲ一ト群（本発明用）、１０４９・・・実割込優先
順位専有ステータスレジスタ、２０００・・・主記憶装
置、２０００−Ｎ・・・ＶＭ−Ｎの主記憶装置（Ｎ＝１
゜２．３．・・・）、２００１・・・主記憶装置２００
０内のハードウェア・システム・エリア、２００２・・
・主記憶装置２０００内のプロゲラ台可能エリア、２０
１０・・・レベル２メモリからレベル１メモリへのアド
レス変換テーブル、２０１０（１）・・・レベル２メモ
リからレベル１メモリへのアドレス変換テーブル、２０
１０（２）・・・レベル２メモリからルベノ１メモリの
アドレス変換テーブル、２０２０・・・−レベル１メモ
リアドレスで作、られたＣＣＷ、２０３０・・・レベル
２メモリアドレスで作られたＣＣＷ。 ２０４０・・・レベル３メモリからレベル２メモリへの
アドレス変換テーブル、２０５０・・・レベル３メモリ
アドレスで作られたＣＣＷ、２０６０・・・ＶＭ上のＯ
８の生成する仮想空間で、３レベル３メモリに属する、
２０７ｕ・・・ＩＯ要求キュー１，２０８０・・・ＩＯ
割込要求キュー、２ｏ９ｏ・・・サブチャネ化制御プ目
ツク群、２０９０′・・・サブチャネル制御ブロック群
（本発明用）、２１００・・・ＶＭＣＰのプレマイクス
ＰＳＡ、２１１０・・・ＶＭＩのＰＳＡ。 ２１２０・ＶＭ２（７）Ｐ　ＳＡ、　２１３０−ＶＭ３
のＰＳＡ、２２００−’ＶＭＣＰの常駐領域、２３００
・・・グレマイクス管理表、２４００・・・変換表アド
レス管理表、２５００・・・割込優先順位φ変換テーブ
ル群、２６００・・・サブチャ不ルナ変換テーブル群、
２７００・・・ＶＭ管理表、２８００・・・ＶＭＣＰめ
用意したｃｃｗ群、２８１０−’−ｖＭ上ｏｏ　５（７
）用意したＣＣＷ群、２０９１・・・茗プチャネル制御
ブロック１．２０９１　’ツサブチャネル制御ブロック
（本発明用）、２０９２・・・サブ升ヤネ”ル制御プ四
ツク内のアドレス変換情報、２０９２’・・・サブチャ
ネル制御ブロック内のアドレス変換情報（本発明用）、
２０７１・・・工０要求キューキューエレメント、２’
６０１’・・・サブチャネルナ変換テーブルの前段衣、
２６０２・・・サブチャネル讐変換テーブルの後段衣、
２０９３・・・サブチャネル制御ブロック内のＶＭ情報
領域２０９２’内の状態フィールド、２０９４・・・Ｖ
Ｍ情報領域内の００ｗアドレス変換情報、２９００−Ｖ
Ｍ起動命令、２９１０・ＶＭ起動命令のオペランド、３
０００・・・入出カフ’ｏセツｔＩＯＰ、３０００’・
・・入出カプロセッサｌ０Ｐ（本発明用）、３０００−
Ｎ・ＶＭ−Ｎ（１）　Ｉ　ＯＰ（論理的なもの）、３０
１０・・・サブチャネルレジスタ群、３０１０’・・・
サブチャネルレジスタ群（本発明用）、３０２ｏ・・・
ＩＯを実行するマイクロプログラムμＰ３．３０３０−
ＩＯＰ３０００内のアドレス変換テーブル、３０１１・
・・ひとつのサブチャネルレジスタ、４ｏｏｏ・・・入
出力制御装置ＩＯＣ，４０００−Ｎ−ＶＭ−Ｎ（Ｎ＝１
．２゜３、−）のＩＯＣ，１００・ＣＰＵ−主記憶装置
間インタフェース、１１ｏ・・・ｃＰＵ−ハードウェア
システムエリア２ｏｏ１間インタフェース、１２０・・
・ＣＰＵ−プログラム可能エリア２００２間インタフェ
ース、２００・・・ＣＰＵ−ｌｏＰ間インターフェース
、３ｏｏ・・・ｌ０Ｐ−主記憶装置間インタフェース、
３１ｏ・・・ｌ０Ｐ−ハードウェアシステムエリア２０
０１間インタフェース、３２０・・・ｌ０Ｐ−プログラ
ム可能エリア２００２間インタフェース、４００・・・
ｌ０Ｐ−ＩＯＣ間インタフェース。 不　１　日 ■　３　図 Ｚ　４　図−ｊ　所　４　図−Ｚ 第４　図−３ 第　５　図 ρ　Ｏ／２−〆Ｉ 第　６　図 第７図 １Ｉ Ｌ　−一一−−−−Ｊ 第　ｇ　図 不　ｑ　図 囁　１０　図 不　１１　図 ′ｆＪ１２図 １・・［ 好　１３　図 ’ｆ、　ｔ４　図 り触土工口 第　１５　図 爾　１６　図 第　ｌと　図 ］　１ ０１ １　） ）口１ Ｌ−−」 第　２θ　図 （ａ−） （ｂ） ９冨２１図 ｕ１４Ｊｅ”１Ｌ、Ｊｒ 手続補正書（方式） 特許庁長官殿 事件の表示 昭和５９年　特許願　第５５８７号 発明の名称　仮想計算機システムの■○実行方式補正を
する者 事件との関係　特許出願人 名称（５１０）　株式会社　日　立　製　作　所代　理
　人 居所〒１００　東京都千代田区丸の内−丁目５番１号株
式会社　日　立　製　作　所　内 型　話　東　京２１２−１．１１１．（大代表）補正命
令の日付　昭和５９年４月２４日補正の内容 ■、　本願明細書第６１頁第１行の請求キュー。 第９図は１０割込要求キュー、」を請求キューを示す説
明図、第９図はＩＯ割込要求キューを示す説明図、」に
訂正する。 ２、　同書同頁第２行の「ブロック群、」を「ブロック
群の説明図、Ｊに訂正する。 ３、　同書同頁第３行の、ｒＩｏ割込回路、」を「■Ｏ
割込回路を示す図、」に訂正する。 ４、　同書同頁第５行の、［プレマイクス管理表、」を
「プレマイクス管理項目のメモリ構成を示す図、Ｊに訂
正する。 ５、　同書同頁第６行の「アドレス管理表、」を［アド
レス管理項目のメモリ構成を示す説明図、Ｊに訂正する
。 ６、　同書同頁第７行の、「Ｍ管理表、」を「Ｍ管理項
目のメモリ構成の説明図、」に訂正する。 ７、　同書同頁第８行の、「７群、第１７図はＶＭ起動
命令、」を「７群の説明図、第１７図はＶＭ起動命令を
示す図、Ｊに訂正する。 ８、　同書同頁第９行の［レジスタ群、Ｊを［レジスタ
群の説明図、」に訂正する。 ９、　同書同頁第１０行のｒ群、第２０図は割込優先順
位割当て方法、Ｊをｒ群を示す図、第２０図は割込優先
順位割当て方法の説明図、」に訂正する。 １０、同帯同頁第１１行の、「レジスタ、」を「レジス
タの説明図、」に訂正する。 １１、同書同頁第１６行の、「プレマイクスレジスタ」
をｒＶＭＣＰのプレマイクスレジスタ」に訂正する。 ＋２．同書第６２頁第４行のｒｌ　０１０’・・・・・
ＶＩＣＰのＰＸＲＪを削除する。 １３、同書同頁第１９行ないし第２０行のｒ１０８２・
・・・・スタ、」を削除する。 １４、同書第６４頁第１２行のｒｃｃｗ群、２８１０・
・・・・７Ｍ上のＯ８」をｒｃｃｗ変換情報、２８１０
・・−・−ＶＭ上（７）Ｏ３またはＶＭＣＰの」に訂正
する。

Claims (1)

1. 【特許請求の範囲】 １、少くも１つのオペレーティングシステム（Ｏ８）　
   ｔ’ｌむの実計、４俄７ステム（ホストシステムノのＦ
   で同時に走行させることの工きる咳；シ計１１−６’／
   スｆム（ＶＭ８）と１．ＪＶＭ８に制御するＵ埋プログ
   ラム（ＶＭＣＰ）　ｔ−有する７ステム暫こｄいて、該
   ホストシステムの入出力装置１１対応に、そｎがるる特
   定のＯ８に専有さｎているか台かｔ判断するステップと
   、Ｏ８から発行された人出力装置起動停と以外の工０岐
   令に対して、該工０繍令の指定する入出力装置が、現走
   行Ｏ８に専有されている場合は、該ＩＯ命令で１該人出
   力ｆｅ直に対して発行し、現走行Ｏ８に専・Ｈさ社てい
   ｌよいときは、ＶＭＣＰｖｃ割出すステップｔ−ｉする
   改想計Ｊｌ　ｄ　’／システム工０渠行方式。 ２、ｇｉ項ｃ／）ＶＭＳｒＣ＃いて、０８（１）主記憶
   装置をホストシステムの上記１意装＋ｔ　（実主記憶装
   置置）に１引硅させ、該Ｏ８の上記１意装置から該夷主
   起１意裟置へのアドレス対応関ｆ／％金与えるアドレス
   変換手段（変換表１）と、Ｏ８が反意空間を生成すると
   きは、該Ｏ８の仮想アドレスから、該Ｏ８の上記１１装
   置アドレスへのアドレス変換全行う手段（変換表２）を
   ４Ｌ、該Ｏ８が該変換表２を＃埋１、Ｏ８の走行中は、
   該Ｏ８の上記変換表１による対応関係金一定とするステ
   ップと、Ｏ８が入出力装置の■０動作ｆｒ：指箭する指
   令語（ＣＣＷ）を作成して該人出力装置金起励５するた
   めのＩＯ冷令ｆｃ発行したとき、該入出力装置が走行中
   のＯ８に占有されているかどうかを−ｆｌＩＩｆｒする
   ステップと、現走行Ｏ８に専有されている場合は、変換
   表１又は変換表２により、上記Ｏ８の作成したＣＣＷの
   アドレスを該実主記憶装置のアドレスに変換して、それ
   ｉＣ接近し、該ＣＣＷ内のデータアドレスを上記実主記
   憶装置のアドレスに変関しながら、それを実行していく
   ステップと現走行Ｏ８に専有されていｌい場合は、ＶＭ
   ＣＰに割出すステップを有する仮想計算機システムのＩ
   ＯＯ行方式。 ３、第２項のＶＭＳにおいて、１０割込みに複数釉類の
   優先順位（割込優先順位）が存在し、工０割込み可能又
   は不可能を制御する手段（割込制御手段）が各割込優先
   順位対応に存在するとき、現走行Ｏ８のハードウェア割
   込情報を格納する領域（グレマイクス）のアドレスを記
   ｔｌｉスる手段を有し、ひとつ又は複数の上記割込優先
   順位を特定のＯ８に専有させ、Ｏ８の走行中は該Ｏ８の
   専有する割込優先順位に対応する割込制御手段の制御内
   容（割込可能又は不可能の制御）を、該Ｏ８の対応する
   割込優先順位（仮想割込優先順位）の割込制御手段（仮
   想割込制御手段）の制御内容と一致させるステップと、
   走行中以外のＯ８の専有する割込優先順位に対応する割
   込制御手段の制御内容は、該Ｏ８の対応する仮想割込優
   先順位の割込可能又は不可能状態と一致するように設定
   するステップとこれと随意選択可能なステップで、該割
   込制御手段の＋ｆｆＵ御内存全内存荊込不町１走状態と
   して該ぎθ応援先順位に２ける■０刷込み不０］′能と
   するステップｔ＝し、発生した■０刷込みが、現走行Ｏ
   ８の専有入出力装置でかつ現走行Ｏ８の専有する割込優
   先順位よりのものである場合は、現走行Ｏ８のグレマイ
   クスアドレス記１意手段により現走行Ｏ８のグレマイク
   スをめ、そこへ該工０割込みを反映するステップと、上
   記以外のＩＯぎす込みである場合は、ＶＭＣＰへ制御Ｉ
   ｇｌを渡すステップ金有する仮；（至）計算１幾システ
   ムのＩＯＯ行方式。 ４、第３項のＶＭＳに２いて、■０の動作モードを指定
   するフラグ（ＩＯＯ接実行モードフラグ）を有し、該フ
   ラグが論理的に１の状態のとき、第３項に記載したＩＯ
   Ｏ行方式を有効とし、該フラグが論理的に００状態のと
   き、Ｏ８下の全ての■０命令及び■０刷込みは、入出力
   装置及び割込優先順位の専有、非専有にかかわりｌくＶ
   ＭＣＰへ、！ｕ出すステップ金有する反、限計算機シス
   テムの■０実行方式。 ５．１項又は、２項のＶＭＳに２いて、ＯＳ　（１）　
   ｉ＝定した人出力装ｕｆアドレス（反５因入出力装瀘ア
   ドレス）から、ホストシステムでの入出力装置アドレス
   （実入出力装置アドレスンへの変換手段（変換表３）又
   は、Ｏ８の指定した割込優先順位（仮想割込優先順位）
   から実劇込凝先順位への変換手段（変換表４と呼ぶ）を
   Ｏ８対応に有し、Ｏ８から発行された■０命令に対して
   、指定された及悪人出力装置アドレスを該Ｏ８の上記変
   換表３を検索することにより実入出力装置アドレスに変
   換するステップ又は、Ｏ８から発行された１０命令によ
   シ指定された仮想割込優先順位を、上記Ｏ８の変換表４
   を演索することによシ実刷込憂先順泣に変換するステッ
   プを有し、第１項又は第２項に示すＩＯ動動作性行う仮
   想計算機システムのＩＯ実行方式〇６、第５項に示すＶ
   ＭＳに２いて、第３項に示す■０実行方式にお込て、専
   有光Ｏ８へ該ＩＯ刷込み情報を反映するとき、該１０！
   ｉＵ込みの発生元の実入出力装置アドレスを、仮想入出
   力装置アドレスに変換し、それを該１０割込の仮想割込
   優先順位を該Ｏ８に反映するステップを有する仮想計算
   機システムのＩＯＯ行方式。 ７、第１項又は、第２項の、ＶＭＳにおいて、該工０の
   動作モードを指定するフラグ（ＩＯアドレス等値モード
   フラグを有し、該フラグが論理的に０の状態のとき、第
   ５項又は第６項に示す工０動作を行ない、該フラグが論
   理的に１の状態のとき、第５項又は第６項に示す入出力
   装置アドレス又は割込優先順位番号の変換を行なわず、
   仮想入出力装置アドレス又は仮想割込優先順位番号を、
   そのまま実入出力装置アドレス又は実割込優先順位番号
   として■０動作を行なう仮想計算機システムのＩＯＯ行
   方式。