JPH0659919A

JPH0659919A - 計算機システム

Info

Publication number: JPH0659919A
Application number: JP5141747A
Authority: JP
Inventors: Hidenori Umeno; 英典梅野; Takashige Kubo; 隆重久保; Nobutaka Hagiwara; 亘喬萩原; Hiroaki Sato; 博昭佐藤; Hideo Sawamoto; 英雄沢本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-06-14
Filing date: 1993-06-14
Publication date: 1994-03-04
Anticipated expiration: 2010-02-08
Also published as: JPH0711784B2

Abstract

(57)【要約】（修正有）【目的】仮想計算機で、保留割込み検査命令実行時の
制御プログラムにシミュレーションオーバヘッドを減ら
す。【構成】Ｉ／Ｏ割込み処理回路内の実割込み優先順位
レジスタ１０４５に、各実割込み優先順位が走行中のＯ
Ｓに占有されているか否かの情報を保持する。走行中の
ＯＳから、保留割込みの有無検査を求められたとき、Ｉ
／Ｏ割込み処理回路は、割込み保留レジスタ１０４２’
内をこのレジスタと実割込み優先順位マスクレジスタを
用いて判別し、保留された割込みが存在すると判別され
た場合に、その走行中のＯＳに通知し、保留された割込
みが存在しない場合に、レジスタが、その走行中のＯＳ
と他のＯＳにより共有される少なくとも一つの実割込み
優先順位を有する割込みが該制御プログラムにより保留
状態にされていないかを判別し、制御プログラムにより
保留されたことを示すときに、該走行中のＯＳに、処理
すべき保留された割込みがないことを通知する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は仮想計算機システム（Ｖ
ＭＳ）の高速化方式に係り、特に、ＶＭＳのＩ／Ｏシミ
ュレーションオーバヘッドの削減方式に関する。

【０００２】

【従来の技術】図１に実計算機システム１００００の主
構成図を示す。１０００は中央処理装置ＣＰＵ、２００
０は主記憶装置、３０００は入出力プロセッサＩＯＰ、
４０００は入出力制御装置ＩＯＣである。１００は、Ｃ
ＰＵ１０００と、主記憶装置２０００との間の信号線、
２００は、ＣＰＵ１０００とＩＯＰ３０００との間の信
号線、３００は、ＩＯＰ３０００と主記憶装置２０００
との間の信号線、４００は、ＩＯＰ３０００と、ＩＯＣ
４０００との間の信号線である。この実計算機システム
１００００は、主記憶装置２０００上のオペレーティン
グシステム（ＯＳ）のシステム全体のリソース（ＣＰ
Ｕ、主記憶装置、入出力装置）管理により、制御され動
作しているものである。

【０００３】これに対して、仮想計算機システム（ＶＭ
Ｓ）での構成図を図２に示す。実計算機システム１００
００は図１と、ハードウェア構成（ＣＰＵ、主記憶装
置、入出力装置）は変らないが、主記憶装置２０００上
に、ＶＭＳの制御プログラムＶＭＣＰ（又は単にＣＰと
もいう）が存在する点が異なる。このＶＭＣＰのハード
ウェアシミュレーション機能により、論理的な計算機
（バーチャルマシンＶＭという）が複数台論理的に実現
される。各ＶＭ、即ち、１００００−１（ＶＭ１），１
００００−２（ＶＭ２），１００００−３（ＶＭ３）
は、実計算機システム（ホストシステムと呼ぶ）１００
００と同じハードウェア構成をもつものととして論理的
に実現される。各ＶＭの主記憶装置２０００−Ｎ（Ｎ＝
１，２，３）上には、各ＶＭを制御し、動かすＯＳ−Ｎ
が存在し、この複数のＯＳが１台のホストシステムの下
で同時に走行していることを示すものである。図２の各
ＶＭにおけるハードウェア構成（ＣＰＵ、主記憶装置、
ＩＯＰ，ＩＯＣ）は、ＶＭＣＰにより論理的に実現され
るものであるが、それらの実体の大部分は、ホストシス
テムの対応するハードウェア構成上に存在する。例え
ば、ＶＭの主記憶装置は、ホストシステムの主記憶装置
２０００の一部分を専有することもあり、又、共有する
こともあり、又、ＶＭの入出力装置は、ホストシステム
の入出力装置をＶＭ間で共有することもあり、又、いく
つかの入出力装置を専有することもある。あるいは、ホ
ストシステム上に対応する入出力装置がなく、全く仮想
的にＶＭＣＰにより擬似されて、実現される場合もあ
る。いずれにせよ、各ＶＭの主記憶装置２０００−Ｎ
（Ｎ＝１，２，３）上のＯＳからは、ホストシステムと
同様のハードウェア構成（ＣＰＵ、主記憶装置、ＩＯ
Ｐ，ＩＯＣ）が見えることになる。ここで、注意すべき
は、各ＶＭのアーキテクチャ（ＯＳからみたハードウェ
ア構造及び機能）は、ホストシステム１００００のアー
キテクチャと多少違っても良いということである。同様
に、ＶＭ間でアーキテクチャが異なってもかまわない。
例えば、ホストシステムの機械命令のセットと、各ＶＭ
の機械命令のセットは、完全に同じでなくても良い。し
かし、全く異なるものは、ＶＭＣＰの負荷が大きくな
り、又、ホストシステムのエミュレーション機構が大き
くなるので、本発明におけるＶＭＳの対象外とする。本
発明で述べる仮想計算機ＶＭとは、その大部分の機械命
令が、ホストシステム上で、ＶＭＣＰの介入によらず、
ホストシステムの本来の性能（実行速度）と等しい性能
で直接実行されることを必要条件とする。又図２では、
ＶＭは３台しか定義していないが、一般には、何台あっ
ても良く、その上限は、ホストシステムのリソース容量
と、各ＶＭの性能とかねあいで決定される。ホストシス
テムも、特権状態と非特権状態とを有し、システムに重
大な影響を与える機械命令（例えばＩＯ命令、システム
の割込マスク変更命令）は、特権命令と呼ばれ、特権状
態でしか使用することができない。これも周知である。

【０００４】図３にＶＭＳの１台のＶＭ（この図ではＶ
Ｍ１）のメモリ階層を示す。２０６０は、ＶＭ１上のＯ
Ｓ１が生成する仮想空間であり、ＯＳ１は、ＶＭ１の主
記憶装置２０００−１上に存在する。ＶＭ１の主記憶装
置２０００−１は、ホストシステムの主記憶装置２００
２（ホストシステムの主記憶装置２０００は、図７に示
すようにハードウェアシステムエリア２００１と、プロ
グラム可能エリア２００２とに分割されている。）上に
写像される。その写像は、アドレス変換テーブル２０１
０により与えられる。図４（ａ）に、このアドレス変換
テーブル２０１０（１）を示す。このアドレス変換表２
０１０（１）には、ＶＭ１の主記憶装置２０００−１上
のアドレスｖ２に対応するエントリに、対応する主記憶
装置２００２上のアドレスｒが記述されている。このア
ドレス変換テーブル２０１０（１）の先頭アドレスは、
ＶＭ１上のＯＳ１が、その主記憶装置２０００−１上で
動作している場合は、ＣＰＵ１０００内の基本制御レジ
スタ群１１００（図７参照）内のひとつの制御レジスタ
ＲＡＴＯＲ１１１０に格納されている。この場合、アド
レス変換テーブル２０１０（１）は、ホストシステムの
主記憶装置２００２上に存在し、その先頭アドレスも、
ホストシステムの主記憶装置２００２のアドレスで記述
されレジスタ１１１０に設定される。図３における、２
０６０は、ＶＭ１上のＯＳ１の生成する仮想空間であ
り、そこからＶＭ１の主記憶装置２０００−１への写像
は、ＯＳ１の管理するアドレス変換テーブル２０４０に
より与えられる。図４（ｂ）は、このアドレス変換テー
ブルの構成を表わしており、仮想空間２０６０のアドレ
スｖ３の対応エントリに、対応するＶＭ１の主記憶装置
２０００−１のアドレスｖ２が記述されている。このア
ドレス変換テーブル２０４０の先頭アドレスは、ＶＭ１
のＯＳ１が、その仮想空間２０６０上で動作していると
き、ＣＰＵ１０００の基本制御レジスタ群１１００（図
７参照）の中のひとつの制御レジスタＶＡＴＯＲ１１２
０に格納されている。ただし、この場合、アドレス変換
テーブル２０４０は、ＯＳ１の主記憶装置２０００−１
上に存在するため、その先頭アドレスも、ＯＳ１の主記
憶装置２０００−１のアドレスで記述される。アドレス
変換テーブル２０１０（１）（変換表Ａとよぶ）は、Ｖ
ＭＣＰが各ＶＭ用に管理、更新するテーブルであり、ア
ドレス変換テーブル２０４０（変換表Ｂとよぶ）は、各
ＶＭ上のＯＳが自分自身の仮想空間のために管理、更新
するテーブルである。ここで、ホストシステムの主記憶
装置２００２をレベル１メモリ、各ＶＭの主記憶装置２
０００−Ｎ（Ｎ＝１，２，３，…）をレベル２メモリ、
各ＶＭ上のＯＳが生成する仮想空間２０６０（これは、
一般に、ＯＳは、複数空間生成する）をレベル３メモリ
と総称することとする。仮想空間は一般に一定の大きさ
（例えば４ＫＢ）のページに分割され、このページ単位
に主記憶装置へmappingされること、及び、いくつかの
連続ページ（例えば２５６ページの１ＭＢ）をあつめ
て、１セグメントと呼ぶことは、周知である。図３にお
ける２０２０は、ＶＭＣＰが、自分自身の入出力（Ｉ
Ｏ）動作を起動するために作成したＩＯ動作指令語（Ｃ
ＣＷと呼ぶ）群である。ＶＭＣＰ自身は、レベル１メモ
リ上で動作するため、ＣＣＷ群２０２０は、レベル１メ
モリアドレスで作成されている。これをレベル１ＣＣＷ
と呼ぶ。レベル１ＣＣＷは、アドレス変換は不要で、Ｉ
Ｏの起動命令がレベル１ＣＣＷに対してかかった場合
は、そのまま、ＩＯＰ３０００により解釈され、ＩＯＣ
４０００へ送られる。ＩＯＣ４０００は、各ＣＣＷを各
入出力装置に対して実行していくことにある。２０３０
は、ＶＭ上のＯＳの用意したＣＣＷであり、レベル２メ
モリアドレスで記述されているものである。このレベル
２ＣＣＷは、ＶＭ上のＯＳにより、作られたものであ
る。このＣＣＷに対してＶＭ上のＯＳからＩＯ起動命令
がかかった場合は、ＶＭＣＰが介入して、これをＶＭＣ
Ｐが等価なレベル１ＣＣＷに変換して、ＶＭＣＰ経由に
より、その等価なレベル１ＣＣＷを用いてＩＯ起動を行
なう方法も考えられる。しかし、これは、ＶＭＣＰのオ
ーバヘッドを増すこととなる。そこで、ＶＭＣＰは介入
するが、レベル２メモリからレベル１メモリへのアドレ
ス変換表（即ち、変換表Ａ）２０１０のアドレスを、Ｉ
ＯＰ３０００におしえ、ＩＯＰ３０００（図７参照）
が、その変換表２０１０をみながら、レベル２ＣＣＷの
中のデータアドレス（これはレベル２メモリアドレス）
をレベル１メモリアドレスに変換して実行していく方法
が取られるようになった。この方法だと、ＶＭＣＰの介
入が削減され、オーバヘッドが削減される。さて、ＶＭ
上のＯＳは、大部分レベル３メモリ上で動作することが
多く、従って、ＶＭ上のＯＳの生成するＣＣＷも、レベ
ル３メモリ上に存在することが多い。図３の２０５０
は、レベル３メモリアドレスで生成されたＣＣＷすなわ
ち、レベル３ＣＣＷを表わす。このレベル３ＣＣＷに対
してＶＭ上のＯＳがＩＯ起動命令を発行した場合は、レ
ベル２ＣＣＷ２０３０の場合と同様に、レベル３メモリ
からレベル２メモリへのアドレス変換表（即、変換表
Ｂ）のアドレスと、レベル２メモリからレベル１メモリ
へのアドレス変換表（即ち、変換表Ａ）のアドレスを、
ＩＯＰ３０００（図７）におしえ、ＩＯＰ３０００が、
レベル３ＣＣＷのデータアドレス（レベル３メモリアド
レス）を、変換表Ｂによりレベル２メモリアドレスに変
換し、さらに、その結果を、変換表Ａにより、レベル１
アドレスに変換することにより、当該ＣＣＷを実行して
行く方法が取られる。

【０００５】図４（ｃ）は、上記に述べたＩＯＰ３００
０（図７）におけるアドレス変換オーバヘッドを削減す
るために、ＩＯＰ３０００内のローカルストレジに設け
た、アドレス変換バッファ３０３０である。アドレス変
換バッファ３０３０のフィールド１には、ＶＭの番号Ｖ
Ｍ＃が、フィールド２には、変換表Ａの変換表Ｂの先頭
アドレスが、フィールド３には、その両者が区別フラグ
が、フィールド４には、変換前のＣＣＷデータアドレス
が、フィールド５には、変換後のレベル１メモリアドレ
スが記述されている。ＩＯＰ３０００（図７）はまず、
このアドレス変換バッファをみて、アドレス変換をし、
次に、ここにない場合は、変換表Ｂ′、変換表Ａをみて
アドレス変換を行ない、その結果を、この変換バッファ
３０３０に登録する。このアドレス変換バッファは、Ｉ
ＯＰ３０００内の高速ローカルストレンジにあり、主記
憶装置２００２上の変換表Ｂ，Ａを検索するよりも高速
である。ここで注意すべきは、レベル２ＣＣＷ、レベル
３ＣＣＷ及び、そのデータバッファは、ＩＯ実行時に
は、いずれも、レベル１メモリ上に固定されていること
が必要ということである。さて、図５は、ホストシステ
ムの主記憶装置２００２の連続領域を分割して、各分割
された領域を、各ＶＭの主記憶装置として専有して使用
する方法を表わしている。このようなＶＭを使用する場
合は、ＶＭの主記憶装置のアドレスに、一定のアドレス
変位αを加えれば、ホストシステムの主記憶装置２００
２のアドレスとなることが分かる。図５の場合は、ＶＭ
１のアドレス変位はα₁、ＶＭ２のアドレス変位はα₂で
ある。このような場合は、レベル２メモリアドレスか
ら、レベル１メモリアドレスへの変換表２０１０は、２
０１０（２）に示すように、各ＶＭの下限アドレス及び
上限アドレスを管理する表だけ充分である。この場合
は、レベル２ＣＣＷのアドレス変換は容易であり、レベ
ル２ＣＣＷのためのアドレス変換バッファ３０３０のエ
ントリ（すなわち、アドレス変換バッファ３０３０のフ
ィールド３が０のエントリ）は不要である。そのかわ
り、図５に示す、変換表２０１０（２）をＩＯＰ３００
０（図７）内のローカルストレジに取込み、ＶＭ＃によ
り、アドレス変位αをもとめ、その加算により、アドレ
ス変換（レベル２メモリアドレス→レベルメモリアドレ
ス変換）を行なう方法も取られている。図３に示すＶＭ
の主記憶装置全体がホストシステムの主記憶装置２００
２に常駐化され、固定されているか、又は、図５に示す
ようなホストシステムの主記憶装置のある連続領域を専
有するようなＶＭに対しては、高速ＶＭモードがサポー
トされている。高速ＶＭモードでは、ＶＭ上のＯＳの発
行する大部分の特権命令が、直接実行（ＶＭＣＰを経由
せずホストシステムと同程度の性能を有する実行方式）
される。しかし、ＶＭ上のＩＯ命令は、以下に示すよう
に、ＶＭＣＰの介入を必要としている。

【０００６】さて、実際に、ＶＭ上のＯＳの発行したＩ
Ｏ起動命令が、どのようにして、ＶＭＣＰにより実行さ
れるかを図６に示す。ＶＭ上のＯＳは、入出力装置と一
対一に対応するサブチャネルの番号（サブチャネル＃）
を指定してＩＯ起動命令を発行する。このサブチャネル
＃は、該ＶＭ下のサブチャネル＃であるので、仮想サブ
チャネル＃と呼ぶことにする。ＶＭＣＰは、これを、対
応する実サブチャネル＃に変換する。この対応は、ＶＭ
の定義時、決定されるものである。ＶＭＣＰは、ＩＯ起
動命令を発行したＶＭ上のＯＳが、どのレベルＣＣＷに
対してＩＯを発行したかを調べる。通常、それは、ＩＯ
起動命令のオペランドにより示される。今、レベル３Ｃ
ＣＷに対して、ＩＯ起動命令が発行されたとする。図６
で、２８１０のＣＣＷ群がレベル３メモリ上のＣＣＷ群
であり、そのデータアドレスは、全てレベル３メモリア
ドレスである。ＶＭＣＰは、このＯＳの生成したＣＣＷ
群２８１０に、２８００のオペランドをつけてＩＯ起動
命令を発行する。２８００のオペランドには、ＣＣＷの
レベルを示すフィールドＬ、Ｌ＝３のときは、変換表Ｂ
の先頭アドレスＶＡＴＯＲ、及び、そのセグメントサイ
ズＳＳ、ページサイズＰＳが記述されている。さらに、
変換表Ａの先頭アドレスＲＡＴＯＲ及び、そのセグメン
トサイズＳＳ、ページサイズＰＳが記述され、ＣＣＷ群
２８１０へのアドレスも記述されている。これらは、Ｖ
ＭＣＰのＩＯ起動命令の発行により、線２００経由でＩ
ＯＰ３０００（図７）に送られ、該当するサブチャネル
レジスタ３０１１に基本情報が設定される。又、図７に
示す、サブチャネル制御ブロック群２０９０の中の該当
サブチャネル制御ブロック中にも同様の基本情報が記述
される（図１０サブチャネル制御ブロック２０９１参
照）。さて、ＩＯＰ３０００（図７）は、このサブチャ
ネル内のアドレス変換情報を使って、ＯＳの生成したＣ
ＣＷ群２８１０を、前述したごとく、アドレス変換しな
がら実行していくこととなる。

【０００７】図７は、従来のＶＭＳにおけるハードウェ
ア構成図とＩＯ実行に関するブロック図を示したもので
ある。ＣＰＵ１０００の中には、ハードウェアの割込情
報を含む領域プレフィクス（ＰＳＡ）のアドレスを含む
プレフィクスレジスタ１０１０、ＣＰＵの制御レジスタ
群１１００、ＣＰＵの基本状態（割込制御ビットや、次
に実行される機械命令アドレス等）を含むプログラムス
テータスワードＰＳＷ１０２０が存在する。さらに、Ｉ
Ｏ命令実行回路１０３０や、ＩＯ割込回路１０４０、Ｉ
Ｏ命令実行用マイクロプログラム１０５０、ＩＯ割込処
理用マイクロプログラム１０６０等が存在する。さら
に、ＶＭＳ用フラグとして、ＶＭモードを表わすｖビッ
トが１０９０内に存在する。ＶＭ走行中は、ＶＭＣＰに
より、このビットを１にセットする。又、前述した高速
ＶＭモードフラグＨも１０９０内に存在する。ＶＭＳ制
御フラグ１０９０については、他の方式も考えられる。
例えば、ＶＭＣＰのモード（ハイパバイザモード）とＶ
Ｍモード、そして、ＶＭモードの中で、高速ＶＭモード
と、一般ＶＭモードというフラグを設けることも考えら
れている。いずれも大同小異であるので、従来例として
は図７に示すものをあげる。ＩＯＰ３０００について
は、前述したとおり、サブチャネル制御ブロック群２０
９０及び、サブチャネルレジスタ群３０１０に含まれる
アドレス変換情報（図６）により、マイクロプログラム
３０２０制御によって、アドレス変換バッファ３０３０
（図４−３参照）の情報を使用しながら、レベル３ＣＣ
Ｗ又はレベル２ＣＣＷ（図３参照）を実行して行くもの
である。図７の主記憶装置２０００は、ハードウェアシ
ステムエリアＨＳＡ２００１と、プログラム可能エリア
２００２に分割される。ＨＳＡ２００１は、ＣＰＵ１０
００及びＩＯＰ３０００が使用するハードウェア情報が
含まれており、その領域は、ＣＰＵ及びＩＯＰのマイク
ロプログラム１０５０，１０６０，３０２０でアクセ
ス、更新することはできるが、ＣＰＵ１０００の一般の
ユーザに開放された機械命令ではアクセスすることはで
きない。プログラム可能エリア２００２は、上記機械命
令でアクセスすることができ、ここが、ＯＳ又は、ＶＭ
ＣＰからみた主記憶装置領域となる。ＩＯ命令の中で、
ＩＯの起動、停止等の入出力装置のオペレーションを伴
うものは、その要求キューという形で、ＩＯ要求キュー
２０７０にキューイングされる。その実体は、図８で示
すように、ＩＯ要求のある実サブチャネル＃を含む制御
ブロック２０７１をアドレスポインタでつないだもので
ある。ＩＯ要求キューへキューイングした後、ＩＯＰ３
０００へ線２００経由で起動信号が送られる。ＩＯＰ３
０００側は、ＨＳＡ２００１内のＩＯ要求キュー２０７
０へアクセスし、順次要求キューエレメント２０７１を
取出してＩＯ要求処理を続行していくものである。又、
ＩＯ割込みは、ＩＯ割込要求キュー２０８０に、実割込
優先順位別にキューイングされる。その構造を、図９に
示す。割込優先順位は、０，１，２，３，４，５，６，
７の８種類あり、ＩＯ命令発行時、そのオペランドでサ
ブチャネル制御ブロック群２０９０（図７）の中の各サ
ブチャネル制御ブロックは、実サブチャネル＃の順番に
ならべられており、その実サブチャネル＃により、一意
に存在位置を求めることができる。このサブチャネル制
御ブロック群２０９０の先頭アドレスは、ＣＰＵ１００
０（図７）の制御レジスタ群１１００の中のひとつの制
御レジスタに設定されている。割込優先順位は、各サブ
チャネルに対して指定することが可能である。さて、各
ＶＭ上のＯＳが、サブチャネル＃及び、割込優先順位
（０〜７のいづれかひとつ）を指定してＩＯ命令を発行
したとする。このとき、図７におけるＶＭモードビット
１０９０が１であるから、ＩＯ命令実行用μｐ１０５０
により、このビットが１のとき、ＶＭＣＰへ制御を渡
す。これは、ＶＭＣＰのＰＳＡ２１００の中の新ＰＳＷ
により、一種の割込みとして、ＶＭＣＰへ制御が渡され
る。そのＶＭＣＰのＰＳＡのアドレスは、ＶＭの起動
時、ＶＭＣＰ用プレフィクスレジスタ１０１０（図７）
に設定されているので、それを参照する。

【０００８】さて、ＶＭＣＰは、ＶＭ上のＯＳの指定し
たサブチャネル＃を仮想サブチャネル＃と見て、それを
実サブチャネル＃に変換して、実サブチャネルの状態を
管理し、もし可能であれば、（図６に示すアドレス変換
情報２８００を指定して）ＩＯ命令をＶＭ上のＯＳにか
わって発行する。

【０００９】このとき、ＶＭ上のＯＳの指定した割込優
先順位は、仮想割込優先順位であるが、それをそのまま
実仮想割込優先順位として、ＩＯ命令を発行する。した
がって、各実割込優先順位をＶＭ上のＯＳ間で共有する
ことになる。したがって図９におけるＩＯ割込要求キュ
ー２０８０の各実割込優先順位のキューの中には、各Ｖ
Ｍ上のＯＳのサブチャンネルからのＩＯ割込要求が混在
してキューイングされることとなる。

【００１０】ＶＭ上のＯＳからのＩＯ命令の実行をＶＭ
ＣＰが介入する理由は、以下のとおりである。

【００１１】（ｉ）ＶＭ上のＯＳ上の指定した仮想サブ
チャンネル＃を実サブチャンネル＃に変換しなければな
らないこと。

【００１２】（ii）実サブチャンネルを各ＶＭ上のＯＳ
間で共有する場合があるので、その間のサブチャンネル
スケジュールが必要であること。

【００１３】以上のごとく、Ｉ／Ｏ命令の内の、Ｉ／Ｏ
起動、停止等の入出力装置のオペレーションを伴うもの
については、ＶＭＣＰによるシミュレーションがなさ
れ、そのオーバヘッドが高い。

【００１４】次に、図１１にＩＯ割込の制御方法につい
て示す。各サブチャンネルからＩＯ割込要求は、ＩＯＰ
３０００により検出され、対応するサブチャンネル制御
ブロックがＩＯ割込要求キュー２０８０にキューイング
される（図７参照）。そのＩＯ割込要求キューの構造は
図９に示すとおり、実割込優先順位別にキューイングさ
れる。この時、図１１に示す対応する実割込保留レジス
タ１０４２のビットが１にセットされる。割込保留レジ
スタ１０４２のビットと対応する実割込優先順位マスク
レジスタ１０４１のビットが共に１でかつ、ＰＳＷ１０
２０ＩＯマスクが１のとき該当する実割込優先順位に対
してＩＯ割込が起動されＩＯ割込処理用マイクロプログ
ラム１０６０に制御が渡される。以上の動作は図１１に
示すハードウェア回路により実現される。

【００１５】さて、ＶＭＳにおいては、前述したよう
に、各実割込優先順位が、ＶＭ上のＯＳ間で共有される
ので、ＶＭ走行中は実割込優先順位マスクレジスタ１０
４１の各ビットは各ＶＭ上のＯＳの割込優先順位マスク
値のＯＲを取った値又は、１にセットして、常に割込可
能としておく。さらに、この場合ＰＳＷ１０２０のＩＯ
マスクも１に設定しておく。こうすることにより、サブ
チャンネルからのＩＯ割込要求によって、実割込保留レ
ジスタ１０４２のあるビットが１になると、ＡＮＤゲー
ト群１０４６の内の一つのＡＮＤゲートの出力が１とな
り、従ってＯＲゲート１０４３の出力が１となり、ＡＮ
Ｄゲート１０４４の出力が１となって図１１に示すＩＯ
割込回路によって、ただちにＩＯ割込処理用マイクロプ
ログラム１０６０が起動される。そのＩＯマイクロプロ
グラム１０６０は、該当する実割込優先順位上のＩＯ割
込要求キュー（図９）にキューイングされているサブチ
ャンネルをキューより取りはずして割込をＶＭＣＰのプ
レフィックスに反映する。このとき、当該実割込優先順
位の割込要求キューが空になれば当該実割込優先順位の
実割込保留レジスタ１０４２のビットを０とする。これ
によりその割込保留がクリアされる。ＶＭＣＰへ割込反
映することにより、ＶＭＣＰのＩＯ割込処理プログラム
へ制御が渡される。その時、ＩＯ割込パラメータとして
当該ＩＯ割込を発生した実サブチャンネル＃および該当
ＶＭ＃もＶＭＣＰに渡される。ＶＭＣＰはこのＩＯ割込
を該当ＶＭに反映するために、以下の処理を行う。

【００１６】（ｉ）実サブチャンネル＃を仮想サブチャ
ンネル＃に変換する。

【００１７】（ii）該当ＶＭの割込優先順位マスクレジ
スタとそのＰＳＷのＩＯマスクを調べ、それがＩＯ割込
可能であるか否かを判断する。

【００１８】（iii）該当ＶＭが割込可能であるとき、
そのＶＭのプレフィックスＰＳＡに割込を反映する。

【００１９】（iv）該当ＶＭが割込不可能であるとき
は、ＶＭＣＰで当該割込を保留する。

【００２０】このように、実割込優先順位をＶＭ間で共
有するために、そのマスクを、各ＶＭの該当するマスク
値のＯＲをとった値に（通常１）に設定しなければなら
ない。このため、該当ＶＭでは割込不可能な順位に対し
てもＶＭＣＰに割込が入る場合が有り、その時はＶＭＣ
Ｐで当該ＩＯを保留することとなる。このため、以後当
該サブチャンネルに対するＩＯ命令に対しては、必ずＶ
ＭＣＰの介入によるシミュレーションが必要となる。

【００２１】

【発明が解決しようとする課題】以上によって示したと
おり、従来の仮想計算機システムにおけるＶＭ上のＯＳ
のＩＯ起動命令の実行においては、ＩＯＰによるレベル
３ＣＣＷおよびレベル２ＣＣＷの直接実行の機能は存在
するけれども必ずＶＭＣＰが介入して、そのシミュレー
ションが必要である。このためＩＯ発行頻度の高い負荷
に対しては、ＶＭＣＰのシミュレーションオーバーヘッ
ドが大きくなる。このようなＩ／Ｏ命令実行の結果とし
て生じるＩ／Ｏ割り込みについても同様の問題があっ
た。

【００２２】以上の問題は、走行中のＯＳが発行するＩ
／Ｏ命令の内、Ｉ／Ｏ装置の動作を伴なわない他の命
令、例えば、保留されたＩ／Ｏ割り込みの有無を調べる
命令の場合も同様である。

【００２３】本発明の目的は、上記Ｉ／Ｏ割込み検査命
令のごとく、Ｉ／Ｏ起動命令以外の命令の、ＶＭＣＰに
よるシミュレーションオーバヘッドをなくす命令実行方
法を提供することにある。

【００２４】

【課題を解決するための手段】本ＶＭ上のＯＳのＩＯ命
令及ＩＯ割込に対して、ＶＭＣＰが介入する理由は、従
来技術でも述べたように以下のとおりである。

【００２５】（ｉ）仮想サブチャンネル＃と実サブチャ
ネル＃との間の変換が必要なこと。

【００２６】（ii）実サブチャネルをＶＭ上のＯＳ間で
共有する場合があり、サブチャネルスケジュールが必要
であること。

【００２７】（iii）実割込優先順位をＶＭ間で共有す
ることがあるので、その割込制御マスクを、各ＶＭ上の
ＯＳの割込制御マスク値のＯＲを取った値にセットしな
ければならず、そのため、ＶＭＣＰによるＶＭのＩＯ割
込保留が発生すること。これを防ぎハードウェア側でＩ
Ｏ割込を保留するためには、各ＶＭ用の割込制御マスク
レジスタを用意しなければならず、割込保留レジスタも
又、各ＶＭ対応に用意しなければならなくなり、ハード
ウェア量が大きくなりすぎて得策ではない。以上を解決
するため本発明の望ましい実施態様では、以下の方式を
取る。

【００２８】（i）仮想サブチャネル＃から実サブチャ
ネル＃への変換表をＶＭＣＰが用意し、ＩＯ命令
実行用マイクロプログラムにより、これを使用して変換
する。（ii）実サブチャネル制御ブロックの中に、ＶＭ情報領
域を設け、ここに、仮想サブチャネル＃と変換後の実サ
ブチャネル＃との対応を記述する。

【００２９】（iii）実サブチャネル制御ブロックのＶ
Ｍ情報領域の中に、状態フィールドを設け、専有サブチ
ャネルか否を示すフラグを設ける。このフラグは、ＶＭ
ＣＰによるサブチャネル専有指定時、あるいは、ＶＭの
定義情報でサブチャネル専有指定がある場合は、ＶＭの
定義時に、設定されるものである。このフラグが１のと
きは、当該ＶＭに専有されたサブチャネルであるので、
ＶＭＣＰによるサブチャネルスケジュールは不要であ
る。

【００３０】（iv）実割込優先順位をＶＭに専有させる
ことにより、その優先順位における割込要求キューの中
には、専有元ＶＭのＩＯ要求のあったサブチャネルのみ
がキューイングされることになり、その実割込優先順位
でのＶＭの混在は、避けることができる。さらに、その
専有された、実割込優先順位の割込制御マスクは、専有
元ＶＭ上のＯＳの対応する割込制御マスクの値と一致さ
せることにする。これにより、ＶＭ上のＯＳの割込優先
順位の割込制御マスクが０のため割込不可能である場合
は、対応する実割込優先順位の割込制御マスクも０であ
るため、ハードウェアの割込も発生せず、従って、ハー
ドウェアにより割込が保留され、ＶＭＣＰによるＶＭの
ＩＯの割込保留という事象を避けることができる。

【００３１】以上の方式をサポートするため、実割込優
先順位の種類を増加し、ＶＭによる実割込優先順位の専
有を可能とすることにする。

【００３２】とくに、本発明では、Ｉ／Ｏ割込み検査命
令の場合も、その命令が指定する実割り込み優先順位が
その命令を発行した走行中のＯＳに専有されている場合
には、その命令を、ＶＭＣＰの介入を求めることなく直
接実行するようにした。

【００３３】

【作用】Ｉ／Ｏ割込み検索命令を直接実行することによ
りＶＭＣＰによるシミュレーションオーバヘッドを削減
できる。

【００３４】

【実施例】以下に本発明の実施例を示す。図１２に、本
発明の実施例の全体図を示す。

【００３５】ＣＰＵ１０００′の各構成要素は、従来例
の図７と同じであるが、やや機能が大きくなっているも
のがある。ＨＳＡ２００１の中には、従来例の図７と同
じものも存在する。（ＩＯ要求キュー２０７０、ＩＯ割
込要求キュー２０８０、実サブチャネル制御ブロック群
２０９０′）。しかし、プレフイクス管理表２３００、
変換表アドレス管理表２４００、ＶＭ管理表２７００は
新規の情報である。

【００３６】プログラム可能エリア２００２には、従来
例の図７と同じもの（ＶＭＣＰのＰＳＡ２１００，ＶＭ
１のＰＳＡ２１１０、ＶＭ２のＰＳＡ２１２０、他のＶ
ＭのＰＳＡも同様に存在しても良い。

【００３７】ＶＭＣＰ２２００、レベル２メモリからレ
ベル１メモリへのアドレス変換テーブル群２０１０、レ
ベル３メモリからレベル２メモリへのアドレス変換テー
ブル群２０４０）も存在する。しかし、割込優先順位＃
変換テーブル２５００、サブチャネル＃変換テーブル群
２６００は新規の情報である。ＩＯＰ３０００′は、従
来例図７のＩＯＰ３０００と同様の構成であるが、やや
機能が大きくなっている。以下に先ず、ＨＳＡ２００１
及びプログラム可能エリア２００２に含まれる新規情報
について説明する。

【００３８】図１３にプレフイクス管理表２３００を示
す。これは、ＶＭＣＰのＰＳＡアドレス、ＶＭ１のＰＳ
Ａアドレス、ＶＭ２のＰＳＡアドレス、ＶＭ３のＰＳＡ
アドレスを含む。図１３では、ＶＭ３までしか示してい
ないが、もっとも多くのＶＭのＰＳＡが登録されていて
も良い。このＰＳＡのアドレスは、ＣＰＵ１０００′の
μプログラムが参照するものであり、プログラム可能エ
リア２００２のホストシステムにおけるアドレスが記述
されている。この各ＶＭのＰＳＡアドレスは、ＶＭの起
動時、起動専用命令のオペランドのひとつとして与えら
れ、その命令の処理時、プレフイクス管理表２３００の
該当エントリに格納される。このプレフイクス管理表２
３００の先頭アドレスは、ＣＰＵ１０００′の制御レジ
スタ群１１００′の中のひとつに格納される（図１２参
照）このプレフイクス管理表はオプションであり必須で
はない。どういう時に使用されるかは後述する。次に図
１４に変換表アドレス管理表２４００を示す。このアド
レス管理表２４００は、サブチャネル＃変換テーブル２
６００の先頭アドレスと、割込優先順位＃変換テーブル
２５００の先頭アドレスを、各ＶＭ対応に管理している
ものである。変換表アドレス管理表２４００の先頭アド
レスも又、ＣＰＵ１０００′の制御レジスタ群１１０
０′の中のひとつに格納されている。サブチャネル＃変
換表２６００、割込優先順位変換表２５００の検索方法
は、図１４に示すとおりである。すなわち、仮想サブチ
ャネル＃（２バイトからなる）を、Ｄ０・２５６＋Ｄ１
に分解し、先ず、アドレス管理表２４００の該当エント
リの内容が指し示す前段のテーブル２６０１を、Ｄ０に
より検索する。前段テーブル２６０１のＤ０番目のエン
トリには、後段テーブル２６０２のアドレスが設定され
ており、その後段テーブル２６０２のＤ１番目のエント
リを検索する。そこに、対応する実サブチャネル＃Ｄ
０′・２５６＋Ｄ１′が求められる。仮想割込優先順位
＃の変換は、変換表２５００の該当エントリを読み出す
のみで対応する実割込順位＃に変換される。サブチャネ
ル＃変換表２６００、割込優先順位変換表２５００は、
ＶＭＣＰのコマンドによる指定時、又、ＶＭの定義情報
の中から、ＶＭ定義時に、ＶＭＣＰにより作られ、ＶＭ
の起動時、起動専用命令のオペランドにより指定され、
その起動専用命令の処理時、変換表アドレス管理表２４
００の該当エントリに格納される。この変換表２６０
０、２５００、２４００もオプションであり必須ではな
い。すなわち、ＶＭＳにおいて、本発明のＩＯ実行方式
を用いるＶＭは、仮想サブチャネル＃＝実サブチャネル
＃、仮想割込優先順位＃＝実割込優先順位＃という制限
を守ることにすれば、これらの変換表は不要である。

【００３９】図１５は、ＶＭ管理表２７００の内容を示
す。この中には、該当ＶＭの主記憶装置のサイズ（Ｚ
０，Ｚ１，…）と、そのレベル２メモリアドレスからレ
ベル１メモリアドレスへのアドレス変換テーブル２０１
０のアドレス（ＲＡＴＯＲ０，ＲＡＴＯＲ１，…）が記
述されている。これらの情報は、ＶＭの定義情報から得
られるものであり、ＶＭの起動専用命令により、ＨＳＡ
２００１内のＶＭ管理表２７００の該当エントリに格納
される。ＶＭ管理表２７００の先頭アドレスも又、ＣＰ
Ｕ１０００′内の制御レジスタ群１１００′（図１２参
照）のひとつに格納される。ＨＳＡ２００１内の制御ブ
ロックの先頭アドレスが、ＣＰＵ１０００′内の制御レ
ジスタ１１００′に格納されることは従来と同じであ
る。もし、本発明のＩＯ実行方式をサポートするＶＭを
図５に示す、主記憶装置２００２上の連続領域を、その
主記憶装置として専有するようなＶＭだけに限定する場
合は、その上下限を定義した変換表２０１０（２）をも
って、このＶＭ管理表２７００の代わりとすることも可
能である。もし、図５の変換表２０１０（２）を使う場
合は、この上下限アドレスα_i，α_i+1（ｉ＝１，２，３
…）がＶＭ起動命令によって指定され、その命令処理に
より、ＨＳＡ２００１に、この変換表２０１０（２）の
該当エントリが作られることになる。図１６は、実サブ
チャネル制御ブロック群２０９０′、その中の、ひとつ
の実サブチャネル制御ブロック２０９１′及び、その中
のＶＭ情報領域２０９２′を示す。ＶＭ情報領域２０９
２′の中には、状態フィールド、ＶＭ＃、仮想サブチャ
ネル＃、対応する実サブチャネル＃、仮想割込優先順位
＃、対応する実割込優先順位＃、ＣＣＷのアドレス変換
情報２０９４が存在する。状態フィールドには、このサ
ブチャネルが占有されているか否か、このサブチャネル
がＩＯ直接実行抑止モードか否かを示すフラグが存在す
る。ＣＣＷのアドレス変換情報２０９４は、従来のアド
レス変換情報２０９２（図１０参照）と同じ内容であ
る。ＶＭの定義時ＶＭ定義情報から、又は、ＶＭＣＰの
コマンドによる指定時、又は、ＩＯ命令の処理時、これ
らのＶＭ情報領域２０９２′内の情報が設定される。

【００４０】実サブチャネルの専有又は、実割込優先順
位の専有は、ＶＭの定義時又は、ＶＭＣＰコマンドによ
り指定される。この指定のとき、ＶＭ情報領域２０９
２′の中の以下のフィールドが設定される。

【００４１】・状態フィールド２０９３内のサブチャネ
ル占有フラグ・Ｉ／Ｏ直接実行モード抑止フラグは通常０にセットさ
れ、Ｉ／Ｏ直接実行モードはサポート状態にされる。

【００４２】・専有元のＶＭ＃・仮想サブチャネル＃と実サブチャネル＃・ＣＣＷのアドレス変換情報２０９４の中で、当該専有
元ＶＭの主記憶装置（レベル２メモリ）からレベル１メ
モリへのアドレス変換テーブルの先頭アドレス（ＲＡＴ
ＯＲ第４図（ａ）参照）これはもし、専有元ＶＭが、図
５に示す、主記憶装置を専有する場合は、その上下限α
_i，α_i+1（ｉ＝１，２，３…）を設定するようにしても
良い。

【００４３】共有サブチャネルの場合は、これらの情報
は、もし必要なら、ＩＯ命令処理時に設定される。この
場合は、ＩＯ発行元ＶＭのＶＭ情報領域の該当フィール
ドに設定される。

【００４４】図１７に、ＶＭ起動用の命令フォーマット
を示す。２９００がＶＭ起動命令であり、２９１０は、
そのオペランドである。オペランド２９１０の中には、
当該ＶＭ＃、ＶＭのＰＳＷ、ＶＭのＰＳＡアドレス、サ
ブチャネル＃変換テーブル２６００（図１４）の先頭ア
ドレス、割込優先順位＃変換テーブル２５００（図１
４）の先頭アドレス、当該ＶＭの主記憶装置からホスト
システムの主記憶装置へのアドレス変換テーブル２０１
０（図１５）の先頭アドレス（ＲＡＴＯＲ）（図４
（ａ）参照））、当該ＶＭの主記憶装置サイズ（この２
つについては、起動するＶＭが、図５に示す、主記憶装
置２００２の連続領域をＶＭの主記憶装置として使用す
る場合はその上下限α_i，α_i+1（ｉ＝１，２，…）を指
定しても良い。）等が記述されている。これらのオペラ
ンド情報の中で、ＶＭの走行用ＰＳＷ、ＶＭのＰＳＡア
ドレス及び実割込優先順位ステータス、及び、ＶＭＳ制
御フラグ群は、ＶＭ起動時に決定されるが、その他の多
くの情報は、前述したとおりＶＭの定義情報により、Ｖ
Ｍの定義時に決定されるものである。実割込優先順位ス
テータス、及び実割込優先順位専有ステータス、及びＶ
ＭＳ制御フラグ群は、後程説明する。これらのオペラン
ドは、ＶＭＣＰにより設定される。ＶＭの起動用命令に
ついては、必らずしも、図１７に示す形式でなくても良
い。ただ、オペランドとして、図１７に示すような情報
が必要である。図１８はＶＭＳ制御レジスタ群１０８０
を表わす。レジスタ１０８１は、現走行ＶＭのＶＭ＃を
含み、ＶＭ起動命令により設定される。このレジスタの
内容は、ＶＭ起動命令のオペランド２９１０（図１７）
のひとつのフイールドの内容で与えられる。図１９は、
ＶＭＳ制御フラグ群１０９０′（図１２参照）を示す。
これらのフラグは、ＶＭ起動命令のオペランド（図１
７）のひとつのフイールドで初期値が与えられる。各フ
ラグの意味は以下のとおりである。

【００４５】Ｖ：ＶＭ走行時１とする。ＶＭＣＰ走行
時、又は、実計算機モード時０となる。

【００４６】ＶＭ起動命令により１に設定され、割出し
等で、ＶＭＣＰに制御が渡されるとき、０にセットされ
る。これは従来のとおり（図７である。

【００４７】Ｈ：ＶＭの走行において、特権命令の直接
実行が可能であるとき１をセットする。このフラグが１
のとき、ＶＭの走行における大部分の特権命令は、ＣＰ
Ｕ１０００′の命令実行回路により直接実行される。Ｈ
＝１のとき高速ＶＭモードという。これも従来どおり
（図７参照）。

【００４８】Ｒ：ＶＭ上のＯＳに制限を与え、常に仮想
サブチャネル＃＝実サブチャネル＃かつ常に、仮想割込
優先順位＃＝実割込優先順位＃のとき、１をセットす
る。これが１のとき、μプログラムによるサブチャネル
＃変換処理、割込優先順位＃変換処理を全て除外する。
（このとき、図１４に示す変換表類２４００，２６０
０，２５００は不要である。）Ｄ：本発明で可能となるＶＭのＩＯ直接実行（ＶＭＣＰ
を介入しないことを意味する）を有効とするとき１とす
る。通常ＶＭＣＰのＶＭ起動命令により１に初期化され
る。

【００４９】Ｎ：このフラグは本実施例に特徴的なもの
であり、現走行ＶＭが、共有割込優先順位に関する割込
保留要因を持ち（実際はＶＭＣＰが当該ＶＭ用に保留し
ているものである）、現走行ＶＭの仮想割込優先順位マ
スクに関しては割込可能であるものが存在する（従っ
て、当該ＶＭのＰＳＷのＩＯマスクが０のため割込不可
能となっている）とき、１に設定する。これは、仮想割
込優先順位に関しては割込可能な、ＶＭのＩＯ割込要求
を調べる命令の実行時に使用する。これも、ＶＭＣＰが
ＶＭ起動命令により初期化する。

【００５０】図２０は、実割込優先順位のわりあて方法
を示す。実割込優先順位として、０〜３１の３２種類を
考える。実割込優先順位０は、最も優先順位が高いので
ＶＭＣＰ専用とする。実割込優先順位１から、上昇順
（割込優先順位は下降順）に、ＶＭの専有する実割込優
先順位を各専有元ＶＭにわりあてる。共有割込優先順位
については、実割込優先順位３１から下降順（割込優先
順位は上昇順）に各ＶＭに割当てる。図２０における例
では、ＶＭ１の仮想割込優先順位０には、実割込優先順
位１が割当てられ、これを専有し、仮想割込優先順位１
〜７には、実割込優先順位３１が割当てられ、これをＶ
Ｍ間で共有することになる。ＶＭ２及びＶＭ３について
も図２０に示すとおりに割当てられる。ＶＭ１での仮想
割込優先順位は、実際には、０と（１〜７）の二種類に
分けられることとなる。従って、ＶＭ１上のＯＳが、実
効的に使用できる実割込優先順位は二種類となる。これ
らのＯＳに対する制限は、運用により許容することがで
きるものである。どの割込優先順位を専有にするかは、
各ＶＭに対して、ＶＭＳ全体の計画下で決定すべき問題
であり、ＶＭＣＰにより管理される。このようにして決
定された実割込優先順位の専有、共有の状態は、ＶＭ起
動命令のオペランドで与えられ（図１７参照）、その命
令処理により実割込優先順位専有ステータスレジスタ１
０４９（図２１）に設定される。

【００５１】図２１は、実割込優先順位マスクレジスタ
１０４１′、実割込保留レジスタ１０４２′、実割込優
先順位ステータスレジスタ１０４５及び実割込優先順位
専有ステータスレジレスタ１０４９を示している。この
うち、レジスタ１０４１′と１０４２′は従来例（図１
１）にも存在するが、ただ、そのビット数を増加してあ
る。この例では、従来８ビットであったものを４倍の３
２ビットに拡張してある。これは、実割込優先順位のＶ
Ｍにおける専有方式をサポートするためである。意味は
同じであるので、説明は省略する。実割込優先順位ステ
ータスレジスタ１０４５の意味は以下のとおり。すなわ
ち、ビットｎ（０〜３１）が０の時、実割込優先順位ｎ
が現走行ＶＭに専有されていることを示す。そうでない
ときは、１にセットされる。実割込優先順位専有ステー
タスレジスタ１０４９の内容は以下のとおり。すなわ
ち、ビットｃ（０〜３１）が０のとき、実割込優先順位
ｃがあるＶＭに占有されていることを意味し、ビットｃ
が１のとき実割込優先順位ｃは共有であることを示して
いる。レジスタ１０４５、１０４９は、ＶＭ起動命令の
オペランドにより初期設定される。実割込優先順位マス
クレジスタ１０４１′は、ＶＭＣＰにより管理、更新さ
れる。実割込保留レジスタ１０４２′は、ＩＯＰ３００
０′（図１２）によりセットされ、ＩＯ割込処理用マイ
クロプログラム１０６０′によりリセットされる（図２
２）。

【００５２】図２２は、本発明におけるＩＯ割込回路１
０４０′の回路図である。この図では、簡単のために、
実割込優先順位が、１０種類しかないように書いてある
が、実際は、３２種類あり、そのときの結線も、全く同
様である。さて、実割込優先順位ｃ（ｃ＝０〜３１）
が、割込保留要因をもつ（すなわち、ＩＯ割込要求キュ
ー２０８０の実割込優先順位ｃレベルのキューに、割込
要求もつサブチャネルがキューイングされ保留レジスタ
１０４２′の該当ビットが１になったとする）とする。
このとき、割込優先順位ｃが現走行ＶＭに専有されてい
るときは、実割込優先順位ステータスレジスタ１０４５
の対応ビットは０となっているので、ＯＲゲート群１０
４８の出力には、ＰＳＷのＩＯマスク値が出るから、Ｐ
ＳＷ１０２０のＩＯ割込マスクが有効となる。従って、
対応する実割込優先順位マスクレジスタ１０４１′の対
応ビット１でＰＳＷのＩＯマスクが１のときのみ、ＡＮ
Ｄゲート１０４７の該当出力が１となりＩＯ割込みが起
動され、ＩＯ割込処理マイクロプログラム１０６０′に
制御が渡される。割込優先順位ｃが、共有か又は、他Ｖ
Ｍに専有されている場合は、レジスタ１０４５の対応ビ
ットは１となっているので、ＯＲゲート１０４８の該当
出力は１となりＰＳＷ１０２０のＩＯマスクに無関係と
なり、対応する実割込優先順位マスクレジスタ１０４
１′のビットが１であれば、ＩＯ割込みが起動される。
マイクロプログラム１０６０′による割込処理後、当該
割込優先順位ｃの割込要求キューが空になれば、保留レ
ジスタ１０４２′の該当ビットは同マイクロプログラム
により０クリアされる。

【００５３】さて、以上にのべたたハードウェア及びマ
イクロプログラム及び、主記憶装置上の情報を用いて、
ＹＭ上のＯＳのＩＯ命令及びＩＯ割込みがどのように処
理されるかを順をおって以下にのべる。

【００５４】以下の２点を前提とし、ＶＭは高速ＶＭモ
ードとする。

【００５５】（ｉ）ＶＭの主記憶装置全体は、ホストシ
ステムの主記憶装置上に常駐化されているものとする。

【００５６】（ii）ＶＭ上のＯＳのＩＯ直接実行（ＶＭ
ＣＰの介入なしの実行方法、ＩＯ割込みの直接実行も含
む）は、専有サブチャネル、かつ、専有割込優先順位を
有するサブチャネルに対してだけサポートする。

【００５７】先ず、ＶＭＣＰは、ＶＭの起動時、図１７
のＶＭ起動命令のオペランドの設定の他に、実割込優先
順位マスクレジスタ１０４１′のビットｃを以下のよう
に設定する（図２１）。

【００５８】・実割込優先順位ｃ（０〜３１）が、現走
行ＶＭに専有されているとき、対応するＶＭ上のＯＳの
仮想割込優先順位（今簡単のために、ひとつだけと仮定
する。以下同様。）のマスク値を、ビットｃにセットす
る。

【００５９】・割込優先順位ｃが、他のＶＭに専有され
ているとき、該ＶＭの対応する仮想割込優先順位のマス
ク値と、該ＶＭのＰＳＷのＩＯマスク値との論理積を、
ビットｃにセットする。又は、当該割込優先順位ｃの割
込みの遅れが問題にならない場合もビットｃに０をセッ
トしても良い。

【００６０】・割込優先順位ｃが、ＶＭ間で共有される
場合は、ビットｃには１をセットする。

【００６１】当該ＶＭの走行中に、その仮想割込優先順
位マスクを変更しても、ただちに、実割込優先順位マス
クレジスタ１０４１′（図２１）に変更が反映される。
そのために、ＯＳの仮想割込優先順位マスク値の変更命
令は、必らず、ＶＭＣＰ経由でシミュレーションするよ
うにすることもできるし、又は、ＣＰＵのμプログラム
処理により、当該変更をレジスタ１０４１′に反映して
も良い。それは従来と同じ。高速ＶＭモードのＶＭを起
動する場合は、図１７はＶＭ起動命令のオペランドのＶ
Ｍ走行用ＰＳＷには、ＶＭ自身のＰＳＷが設定され、こ
れが、そのまま、ＣＰＵ１０００′のＰＳＷ１０２０
（図１２）に設定される。従って、ＰＳＷのＩＯマスク
は、走行ＶＭのＩＯマスクと一致させられる。ＶＭ走行
中におけるＯＳのＰＳＷ変更は、ただちに、ＰＳＷ１０
２０に反映されるので、この一致条件は満足される。そ
のために、ＯＳのＰＳＷ変更命令は、直接実行により、
ＣＰＵ１０００′のＰＳＷ１０２０に反映されても良い
し、又、ＶＭＣＰ経由のシミュレーションにより反映さ
れることもある。これは従来どおり、以上の設定が完了
した後、ＶＭ起動命令（図１７）により、ＶＭ上のＯＳ
に制御が渡される。この命令の実行により、図１８の現
走行ＶＭ＃レジスタ１０８１、ＣＰＵ１０００′のＰＳ
Ｗ１０２１０（図１２）、図１３プレフィクス管理表の
該当エントリ、図１４の変換テーブルアドレス管理表２
４００の該当エントリ、図１５のＶＭ管理表の該当エン
トリ、図２１の実割込優先順位ステータスレジスタ１０
４５、図１９のＶＭＳ制御フラグ群が初期化される。

【００６２】さて、ＶＭ上のＯＳからＩＯ命令が発行さ
れたとする。ＣＰＵ１０００′のＩＯ実行回路１０３
０′は、マイクロプログラム１０５０′の制御により以
下の処理を行なう。

【００６３】（１）高速ＶＭモードでないとき（ＶＭＳ
制御フラグＨ＝０図１９参照）は、ＶＭＣＰへ割出す。

【００６４】このときは、ＶＭＣＰのプレフィクスレジ
スタ１０１０を使用して、ＶＭＣＰのＰＳＡ２１００に
割込みを反映することにより、ＶＭＣＰへ割出す（図１
２）。

【００６５】（２）高速ＶＭモード（ＶＭＳ制御フラグ
Ｈ＝１）のとき、ＶＭのＩＣ直接実行モード（ＶＭＳ制
御フラグＤ＝１かどうか）か否かを判断する。（図１
９）。

【００６６】（３）Ｄ＝０のときは、ＶＭＣＰへ割出
す。

【００６７】（４）Ｄ＝１のとき、ＶＭＳ制御フラグＲ
を判断する。Ｒ＝０のとき、該当する仮想サブチャネル
＃変換表２６００を検索して、与えられた仮想サブチャ
ネル＃を、実サブチャネル＃に変換する。もし、仮想割
込優先順位＃が命令オペランドで与えられたときは、割
込優先順位＃変換テーブルを検索し、実割込優先順位＃
に変換する。これと、実割込優先順位専有ステータスレ
ジスタ１０４９により、専有かどうかを判断し、サブチ
ャネル制御ブロックのＶＭ情報領域２０９２′の状態フ
ィールドに書き込む（図１６）。

【００６８】仮想割込優先順位＃と実割込優先順位＃と
の対応関係はこのとき書き込まれる。Ｒ＝１ときは、変
換は不要であるので、同じ値を書き込む。

【００６９】（５）求めた実サブチャネル制御ブロック
２０９１′（図１６）が専有サブチャネルでかつ、専有
割込優先順位を有する場合はＩＯ命令を実行する。これ
以後は、実計算機システムにおける処理と同じで、非同
期のＩＯ装置のオペレーションを必要とする場合は、Ｉ
Ｏ要求キュー２０７０にサブチャネルをキューイングす
る（図８）。ＩＯ発行元には、条件コードと共に制御が
返される。

【００７０】（６）求めた実サブチャネルが、共有サブ
チャネル又は、割込優先順位が共有の場合は、ＶＭＣＰ
へ割出し、シミュレーションに委ねる。

【００７１】（７）ＶＭ上のＯＳの発行したＩＯ命令
が、各仮想割込優先順位上の割込可能（ＯＳの仮想割込
優先マスクに関して割込可能の意味）な、ＩＯ割込要求
を調べる命令の場合は、以下のように本実施例に特徴的
な方法で処理する。すなわち、先ず、現走行ＶＭは実専
有割込優先順位に関して、割込要求を調べる。そのと
き、もし、何も、ＩＯの割込要求がないときは、共有割
込優先順位について調べる必要があるが、共有割込優先
順位に関する割込保留は全てＶＭＣＰが管理するので、
ＶＭＣＰに制御を渡す必要性が発生する。しかし、それ
は、直接実行の主旨に反するので、ＶＭＳの制御フラグ
Ｎ（図１９）を用いる。Ｎ＝１のときは、調べるＩＯ割
込保留（共有割込優先順位、かつ、仮想割込優先順位に
ついて割込可能）を、ＶＭＣＰが管理していることを示
し、従って、この場合は、ＶＭＣＰへ割出すこととす
る。Ｎ＝０の時は、かかるＩＯ割込保留はないため、Ｖ
ＭＣＰへ割出す必要はなくなり、直接実行が可能とな
る。

【００７２】次にＩＯ割込処理について述べる。

【００７３】（１）ＩＯ装置からのＩＯ割込要求は、Ｉ
ＯＰ３０００′により検出され、対応する実サブチャネ
ル制御ブロックが、ＨＳＡ２００１内のＩＯ割込要求キ
ュー２０８０の対応する実割込優先順位にキューイング
される。（図９参照）。これは従来どおり。

【００７４】（２）このとき、図２２に示す、ＩＯＰ３
０００′は実割込保留レジスタ１０４２′の該当ビット
を１にする。これも従来どおり。

【００７５】（３）実割込優先順位マスクレジスタ１０
４１′は、前述したように設定されている。図２２にお
けるＩＯ割込み回路の動作方法は前述したとおりであ
る。これより、ＩＯ割込みが起動され、ＩＯ割込処理用
マイクロプログラム１０６０′に制御が渡ったとする。

【００７６】（４）このとき、割込みが起動された実割
込優先順位が専有化されている場合、実割込優先順位マ
スクレジスタ１０４１′、実割込優先順位ステータスレ
ジスタ１０４５の設定方法により、その専有元ＶＭは、
対応する仮想割込優先順位に関しては、必らず、割込可
能となっている。もし、その専有元ＶＭが、割込不可能
な場合は、ＰＳＷ１０２０のＩＯマスク、上記レジスタ
１０４１′，１０４５の働らきにより、当該実割込優先
順位に関してはＩＯ割込みは起動されず、制御が１０６
０′に渡されることはない。すなわち、ハードウェアに
より保留されたままである。

【００７７】（５）ＩＯ割込μプログラム処理１０６
０′は、以下の処理を行なう。

【００７８】（ｉ）割込みを発生した実割込優先順位ｃ
上の、ＩＯの割込要求キュー２０８０（図９）の実サブ
チャネルをキューより取りはずす。

【００７９】（ii）ＶＭＳ制御フラグ１０９０′（図１
９）のＶＭモードフラグビットＶ及び高速ＶＭモードフ
ラグＨを見、Ｖ＝０のときは、ＶＭＣＰのＰＳＡへ割込
みを反映する。この場合は、ＶＭＣＰのＰ×Ｒ１０１０
（図１２）を使用する。

【００８０】（iii）Ｖ＝１＆Ｈ＝１のとき、ＶＭのＩ
Ｏ直接実行モードＤビットをみる。Ｄ＝のとき、ＩＯ直
接実行モードでないので、ＶＭＣＰのＰＳＡへ割込みを
反映する。

【００８１】（iv）Ｄ＝１のとき、以下の処理を行な
う。

【００８２】（イ）実サブチャネル制御ブロック内の状
態フィールド（図１６）より、占有化されたサブチャネ
ルか判断し、共有サブチャネルの場合は、ＶＭＣＰのＰ
ＳＡへ割込みを反映する。

【００８３】（ロ）割込を発生している実割込優先順位
ｃが現走行ＶＭに専有されている場合、すなわち、実割
込優先順位ステータスレジスタ１０４５の該当ビットが
０のとき（図２１参照）、現走行ＶＭのＰＳＡに割込み
を反映し、現走行ＶＭを続行する。このときは、ＶＭ用
のプレフイクスレジスタ１０７０（図１２）を使用す
る。ＶＭのプレフィクスへのＩＯ割込情報は、実サブチ
ャネル制御ブロック２０９２′内の仮想サブチャネル
＃、あるいは、仮想割込優先順位＃を割込情報として反
映する。

【００８４】（ハ）実割込優先順位ｃが、他のＶＭに専
有されている場合は、ＶＭＣＰへ割込みを反映する。

【００８５】この後、ＶＭＣＰにより、該当ＶＭのＰＳ
Ａへ割込みを反映する。

【００８６】（ニ）実割込優先順位ｃが共有されている
場合は、ＶＭＣＰへ割込みを反映する。この後、ＶＭＣ
Ｐにより、該当ＶＭへの割込みの反映が行なわれるが、
この場合は、該当ＶＭが割込不可能の場合が有り得、そ
の場合は、ＶＭＣＰにより当該ＩＯ割込みが保留される
こととなる。

【００８７】以上のように、サブチャネルが占有化され
て、かつ、占有化された実割込優先順位を有する場合、
そのサブチャネルに対しては、ＶＭ上のＯＳのＩＯの直
接実行（ＶＭＣＰの介入によらず実行すること）がサポ
ートされる。ＩＯ割込みの場合は、さらに、正確にいえ
ば、現走行ＶＭの専有するサブチャネルからのＩＯ割込
みだれが直接実行される。他のＶＭの専有するサブチャ
ネルからのＩＯ割込みについては、ＶＭ間スケジューリ
ングの必要性が発生するため、ＶＭＣＰが介入せざるを
得ない。

【００８８】図１６の実サブチャネル制御ブロックの中
の状態フィールド２０９３のＩＯ直接実行モード抑止フ
ラグは、通常は０であり、当該サブチャネルのＩＯ直接
実行モードはサポートされる。しかし、専有サブチャネ
ルの場合、専有元ＶＭ以外のＶＭ上のＯＳからＩＯ命令
が発行されることはないが、ＶＭＣＰから、ＩＯ命令が
発行されることはあり得る。このとき、専有サブチャネ
ルであっても、当該ＶＭＣＰのＩ／Ｏが完了するまで
は、この状態フィールド２０９３内のＩ／Ｏ直接実行モ
ード抑止フラグを１とし、当サブチャネルのＩＯ直接実
行モードは抑止状態におかれる。

【００８９】従って、このフラグは、ＶＭＣＰの管理に
おいて、セット／リセットされるものである。以上のＩ
Ｏの実行方式において以下のことがいえる。

【００９０】（ａ）ＶＭＳ制御フラグ群１０９０′の中
で、（図１９）Ｒビットはなくても良い。すなわち、常
に仮想サブチャネル＃の変換及び仮想割込優先順位＃の
変換を行なうようにするが、又は、ＶＭＳの運用におい
て、本発明のＩＯ直接実行方式を適用する場合は、必ら
ず、それらの値が等しいことを前提とすることにすれば
不要である。

【００９１】（ｂ）同じく、Ｄフラグも、Ｈフラグ代用
する方法が考えられるが、高速ＶＭモードフラグＨは、
ＩＯ命令以外の特権命令の直接実行の可否をも制御する
ので、ＩＯ命令だけの直接実行の可否の制御はできなく
なる。

【００９２】（ｃ）ＩＯ割込みの処理で、現走行ＶＭ以
外のＶＭに専有されている実割込優先順位からのＩＯ割
込みは、ＶＭＣＰに反映するように前述したが、これ
を、当該専有元ＶＭは、割込可能となっているから、先
ず、当該ＶＭのＰＳＡに割込反映後、ＶＭＣＰに、ＶＭ
ＣＰコールの形で制御を渡すようにしても良い。そのＶ
ＭのＰＳＡのアドレスは、図１３におけるプレフィクス
管理表より求めることができる。この場合は、さらに、
当該ＶＭのＰＳＷを求める方法が必要であり、そのため
の情報が必要であるが、その方法は、当該ＶＭ＃をベー
スとして、いろいろな方法が考えられるので、図示は省
略する。

【００９３】（ｄ）サブチャネル＃変換テーブル先頭ア
ドレス、割込優先順位＃変換テーブル先頭アドレス，実
割込優先順位ステータスレジスタ１０４５，実割込優先
順位専有ステータスレジスタ１０４９（図２１）は、全
て、ＶＭ起動命令のオペランドで初期化する（図１７参
照）ようにしたが、ＶＭＣＰの専用命令で初期化するよ
うにしても良い。

【００９４】

【発明の効果】以上説明したように本発明によれば、Ｖ
Ｍ上のＯＳから発行されるＩＯ割込み検査命令の直接実
行が可能となり、ＶＭＣＰのＩＯシミュレーションオー
バヘッドを大幅に削減することができる効果がある。

【図面の簡単な説明】

【図１】通常のＯＳによる実計算機システムのブロック
図。

【図２】従来の仮想計算機システム（ＶＭＳ）のブロッ
ク図。

【図３】従来の仮想計算機（ＶＭ）におけるメモリ階層
を示す説明図。

【図４】アドレス変換テーブル類を示す説明図。

【図５】実主記憶装置の連続領域を専有するＶＭの構成
図。

【図６】ＶＭＣＰが、ＶＭのＩＯシミュレーション用に
発行するＩＯ命令を示す説明図。

【図７】ホストシステムの構成図。

【図８】ＩＯ要求キューを示す説明図。

【図９】ＩＯ割込要求キューを示す説明図。

【図１０】実サブチャネル制御ブロック群の説明図。

【図１１】ＩＯ割込回路を示す図。

【図１２】本発明の実施例によるホストシステムの構成
図。

【図１３】プレフィクス管理表を説明する図。

【図１４】変換表アドレス管理表を説明する図。

【図１５】ＶＭ管理表を説明する図。

【図１６】実サブチャネル制御ブロック群の説明図。

【図１７】ＶＭ起動命令を示す図。

【図１８】ＶＭＳ制御レジスタ群の説明図。

【図１９】ＶＭＳ制御フラグ群を示す図。

【図２０】割込優先順位割当て方法の説明図。

【図２１】ＶＭＳ割込制御レジスタの説明図。

【図２２】ＶＭＳ用ＩＯ割込回路についての説明図であ
る。

【符号の説明】

１００００…実計算機システム、１０００…ＣＰＵ、１
０００′…ＣＰＵ、１０００−Ｎ…ＣＰＵＮＮ＝１，
２，３，…、１０１０…ＶＭＣＰのプレフィクスレジス
タＰＸＲ、１０２０…プログラムステータスワードＰＳ
Ｗ、１０３０…ＩＯ命令実行回路、１０４０…ＩＯ割込
回路、１０５０…ＩＯ命令実行用マイクロプログラムμ
Ｐ１、１０６０…ＩＯ割込処理用マイクロプログラムμ
Ｐ２、１０７０…ＶＭ用ＰＸＲ、１０８０…ＶＭＳ制御
レジスタ群、１０９０…ＶＭＳ制御フラグ群、１１００
…基本制御レジスタ群、１０３０′…ＩＯ実行回路、１
０４０′…ＩＯ割込回路、１０５０′…ＩＯ命令実行用
マイクロプログラム、１０６０′…ＩＯ割込処理用マイ
クロプログラム、１１００′…基本制御レジスタ群、１
１１０…レベル２→レベル１アドレス変換テーブル先頭
アドレスを含むレジスタ、１１２０…レベル３→レベル
２アドレス変換テーブル先頭アドレスを含むレジスタ、
１０４１…実割込優先順位マスクレジスタ、１０４１′
…実割込優先順位マスクレジスタ、１０４２…実割込保
留レジスタ、１０４２′…実割込保留レジスタ、１０４
３…ＯＲゲート、１０４４…ＡＮＤゲート、１０８１…
現走行ＶＭ＃レジスタ、１０４５…実割込優先順位ステ
ータスレジスタ、１０４６…ＡＮＤゲート群、１０４
６′…ＡＮＤゲート群、１０４７…ＡＮＤゲート群、１
０４８…ＯＲゲート群、１０４９…実割込優先順位専有
ステータスレジスタ、２０００…主記憶装置、２０００
−Ｎ…ＶＭ−Ｎの主記憶装置（Ｎ＝１，２，３…）２００１…主記憶装置２０００内のハードウェア・シス
テム・エリア、２００２…主記憶装置２０００内のプロ
グラム可能エリア、２０１０…レベル２メモリからレベ
ル１メモリへのアドレス変換テーブル、２０１０（１）
…レベル２メモリからレベル１メモリへのアドレイ変換
テーブル、２０１０（２）…レベル２メモリから１レベ
ルメモリのアドレス変換テーブル、２０２０…レベル１
メモリアドレスで作られたＣＣＷ、２０３０…レベル２
メモリアドレスで作られたＣＣＷ、２０４０…レベル３
メモリからレベル２メモリへのアドレス変換テーブル、
２０５０…レベル３メモリアドレスで作られたＣＣＷ、
２０６０…ＶＭ上のＯＳの生成する仮想空間で、レベル
３メモリに属する、２０７０…ＩＯ要求キュー、２０８
０…ＩＯ割込要求キュー、２０９０…サブチャネル制御
ブロック群、２０９０′…サブチャネル制御ブロック
群、２１００…ＶＭＣＰのプレフィクスＰＳＡ、２１１
０…ＶＭ１のＰＳＡ、２１２０…ＶＭ２のＰＳＡ、２１
３０…ＶＭ３のＰＳＡ、２２００…ＶＭＣＰの常駐領
域、２３００…プレフィクス管理表、２４００…変換表
アドレス管理表、２５００割込優先順位＃変換テーブル
群、２６００…サブチャネル＃変換テーブル群、２７０
０…ＶＭ管理表、２８００…ＶＭＣＰの用意したＣＣＷ
変換情報、２８１０…ＶＭ上のＯＳ又はＶＭＣＰの用意
したＣＣＷ群、２０９１…サブチャネル制御ブロック、
２０９１′サブチャネル制御ブロック、２０９２…サブ
チャネル制御ブロック内のアドレス変換情報、２０９
２′…サブチャネル制御ブロック内のアドレス変換情
報、２０７１…ＩＯ要求キューキューエレメント、２６
０１…サブチャネル＃変換テーブルの前段表、２６０２
…サブチャネル＃変換テーブルの後段表、２０９３…サ
ブチャネル制御ブロック内のＶＭ情報領域２０９２′内
の状態フィールド、２０９４…ＶＭ情報領域内のＣＣＷ
アドレス変換情報、２９００…ＶＭ起動命令、２９１０
…ＶＭ起動命令のオペランド、３０００…入出力プロセ
ッサＩＯＰ、３０００′…入出力プロセッサＩＯＰ、３
０００−Ｎ…ＶＭ−ＮのＩＯＰ（論理的なもの）、３１
１０…サブチャネルレジスタ群、３０１０′…サブチャ
ネルレジスタ群、３０２０…ＩＯを実行するマイクロプ
ログラムμＰ３、３０３０…ＩＯＰ３０００内のアドレ
ス変換テーブル、３０１１…ひとつのサブチャネルレジ
スタ、４０００…入出力制御装置ＩＯＣ、４０００−Ｎ
…ＶＭ−Ｎ（Ｎ＝１，２，３…）のＩＯＣ、１００…Ｃ
ＰＵ−主記憶装置間インタフェース、１１０…ＣＰＵ−
ハードウェアシステムエリア２００１間インタフェー
ス、１２０…ＣＰＵ−プログラム可能エリア２００２間
インタフェース、２００…ＣＰＵ−ＩＯＰ間インターフ
ェース、３００…ＩＯＰ−主記憶装置間インタフェー
ス、３１０…ＩＯＰ−ハードウェアシステムエリア２０
０１間インタフェース、３２０…ＩＯＰ−プログラム可
能エリア２００２間インタフェース、４００…ＩＯＰ−
ＩＯＣ間インタフェース。

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐藤博昭神奈川県秦野市堀山下１番地株式会社日立製作所神奈川工場内 (72)発明者沢本英雄神奈川県秦野市堀山下１番地株式会社日立製作所神奈川工場内

Claims

【特許請求の範囲】

【請求項１】制御プログラムの制御下で複数のオペレー
テイングシステム（ＯＳ）を並行して走行する計算機
と、複数のＩ／Ｏ装置と、該計算機により実行されたＩ／Ｏ命令が要求するＩ／Ｏ
処理を該複数のＩ／Ｏ装置の一つに対して、該計算機に
よる命令の実行と非同期に実行するＩ／Ｏ処理実行手段
とを有し、該複数のＯＳの一つに対して該複数のＩ／０装置の一つ
を代表する複数のサブチャネルが該複数のＯＳに割当て
られ、各Ｉ／０装置は、該複数のＯＳの少なくとも一つに対し
て複数のサブチャネルの少なくとも一つにより代表さ
れ、該複数のサブチャネルには、複数の実割込み優先順位が
割当てられ、該複数の実割込み優先順位の少なくとも一つが該複数の
ＯＳの一つにより排他的に使用されるように、該複数の
実割込み優先順位が該複数のサブチャネルにあらかじめ
割当てられ、該計算機は、走行中のＯＳから発行された、そのＯＳにより処理され
るべき、保留された割込みが存在するか否かを検査する
命令に応答して、そのＯＳに排他的に使用される実割込
み優先順位を有する割込みが保留されているか否かを、
該制御プログラムによる判別を要求しないで判別する回
路と、保留された割込みが存在すると判別された場合に、その
割込みをその命令にの実行結果としてその走行中のＯＳ
に通知する手段を有する計算機システム。
【請求項２】該計算機は、上記走行中のＯＳと他のＯＳにより共有される少なくと
も一つの実割込み優先順位を有する割込みが該制御プロ
グラムにより保留状態にされているか否かを示す情報
が、該制御プログラムによりセットされるレジスタと、保留された割込みが存在しないと該判別回路により判別
された場合に、該レジスタが、その走行中のＯＳと他の
ＯＳにより共有される少なくとも一つの実割込み優先順
位を有する割込みが該制御プログラムにより保留状態に
されていないことを示すときに、該走行中のＯＳに、処
理すべき保留された割込みがないことを通知する手段を
さらに有する特許請求の範囲第１項記載の計算機システ
ム。
【請求項３】該計算機は、保留された割込みが存在しないと該判別回路により判別
された場合に、該レジスタが、その走行中のＯＳと他の
ＯＳにより共有される少なくとも一つの実割込み優先順
位を有する割込みが該制御プログラムにより保留状態に
されていることを示すときに、該制御プログラムに割込
み、上記命令のシミュレーションを要求する手段をさら
に有する特許請求の範囲第２項記載の計算機システム。