JPS6014530B2 - フエイズロツク発振器 - Google Patents
フエイズロツク発振器Info
- Publication number
- JPS6014530B2 JPS6014530B2 JP55050772A JP5077280A JPS6014530B2 JP S6014530 B2 JPS6014530 B2 JP S6014530B2 JP 55050772 A JP55050772 A JP 55050772A JP 5077280 A JP5077280 A JP 5077280A JP S6014530 B2 JPS6014530 B2 JP S6014530B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- integrator
- oscillator
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 239000002023 wood Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
この発明は基準周波数と電圧制御発振器の出力周波数と
を位相比較器で比較し、その出力により前記電圧制御発
振器の周波数を制御して基準周波数のＮ倍の発振周波数
の出力を得るようにしたフェィズロック発振器に関する
。
を位相比較器で比較し、その出力により前記電圧制御発
振器の周波数を制御して基準周波数のＮ倍の発振周波数
の出力を得るようにしたフェィズロック発振器に関する
。
従来のこの種の発振器は第１図に示すように端子１１か
ら周波数ｆｒの基準信号が位相比較器１２に供聯合され
、この位相比較器１２には電圧制御発振器１３より周波
数ｆｏの信号が供給されてこれ等両入力信号が位相比較
される。
ら周波数ｆｒの基準信号が位相比較器１２に供聯合され
、この位相比較器１２には電圧制御発振器１３より周波
数ｆｏの信号が供給されてこれ等両入力信号が位相比較
される。
その位相比較出力はリミッタ−（振幅制限器）１４に通
され、その出力により電圧制御発振器１３が周波数制御
され、その結果ｆｏ＝Ｎｆｒ（Ｎは正整数）となるよう
にされる。つまり基準周波数ｆｒのＮ倍の周波数と同期
した発振出力を発振器１３の出力として出力端子１５に
得るように構成される。このような制御ループによって
電圧制御発振器１３を制御して基準周波数ｆｒに同期し
た周波数Ｎｆｒの信号を得る制御ループにおいて、その
動作点が動作中心から離れるに従ってループ利得が変化
する。
され、その出力により電圧制御発振器１３が周波数制御
され、その結果ｆｏ＝Ｎｆｒ（Ｎは正整数）となるよう
にされる。つまり基準周波数ｆｒのＮ倍の周波数と同期
した発振出力を発振器１３の出力として出力端子１５に
得るように構成される。このような制御ループによって
電圧制御発振器１３を制御して基準周波数ｆｒに同期し
た周波数Ｎｆｒの信号を得る制御ループにおいて、その
動作点が動作中心から離れるに従ってループ利得が変化
する。
一方この制御ループの利得が高い程、得られる出力信号
の周波数純度が良く、つまり雑音成分を含む率が少なく
なる。このため先に述べたように動作点が動作中心周波
数から離れるに従ってループ利得が減少するため発振器
の出力の純度が悪化する事になる。又この電圧制御発振
器１３の制御端子に端子１６から制御電圧を与える事に
よって発振器１３の出力周波数のＮｆｒのＮを設定する
ことがある。
の周波数純度が良く、つまり雑音成分を含む率が少なく
なる。このため先に述べたように動作点が動作中心周波
数から離れるに従ってループ利得が減少するため発振器
の出力の純度が悪化する事になる。又この電圧制御発振
器１３の制御端子に端子１６から制御電圧を与える事に
よって発振器１３の出力周波数のＮｆｒのＮを設定する
ことがある。
制御ループの利得が無限大である場合は設定端子１６の
設定電圧を制御してもそれにもとづく周波数変化を修正
するような制御が働いてしまってＮの設定変更をするこ
とはできない。リミツター１４を設けることにより端子
１６の電圧を変化させればＮが変更できるようにされる
。しかしながらこのようなりミッター１４が挿入されて
いるため、端子１６の設定電圧を一定に保持し、Ｎを一
定に保持して動作させている場合において、周囲温度の
変化、或は経時的ドリフト等によって発振器１３の周波
数がｆｒ以上変化するとこの変化を補正する制御がリミ
ツタ−１４のためできなくなり、出力周波数が変化、つ
まりＮが一つ飛んでしまい、いわゆる発振器のロック飛
びが起る。
設定電圧を制御してもそれにもとづく周波数変化を修正
するような制御が働いてしまってＮの設定変更をするこ
とはできない。リミツター１４を設けることにより端子
１６の電圧を変化させればＮが変更できるようにされる
。しかしながらこのようなりミッター１４が挿入されて
いるため、端子１６の設定電圧を一定に保持し、Ｎを一
定に保持して動作させている場合において、周囲温度の
変化、或は経時的ドリフト等によって発振器１３の周波
数がｆｒ以上変化するとこの変化を補正する制御がリミ
ツタ−１４のためできなくなり、出力周波数が変化、つ
まりＮが一つ飛んでしまい、いわゆる発振器のロック飛
びが起る。
この発明の目的は出力の周波数純度の優れたフェィズロ
ック発振器を提供する事にある。
ック発振器を提供する事にある。
この発明の他の目的はロック飛びのないフェィズロツク
発振器を提供する事にある。この発明によれば発振器と
位相比較器との間に直流成分を積分する積分器が挿入さ
れる。
発振器を提供する事にある。この発明によれば発振器と
位相比較器との間に直流成分を積分する積分器が挿入さ
れる。
この積分器としては交流成分に対しては作用する事なく
、つまり位相比較器出力の比較的速い変動に対しては積
分器は応答する事なく、Ｎ設定電圧を変化させると、こ
れに追従して発振周波数が変化するが、直流に近い非常
にゆっくりした変化は積分器で積分されてその出力によ
って電圧制御発振器の周波数が制御され、ドリフトが補
償されるように制御される。つまり高周波成分について
は積分器が挿入されてない場合と同様に動作する。この
積分器としては交流成分に対しては利得が１となるよう
な積分器とする事もできる。例えば第２図に第１図と対
応する部分に同一符号を付けて示すように、この実施例
においてはリミッタ−１４と電圧制御発振器１３との間
において直流成分に対して積分作用を行なう積分器１８
が接続される。
、つまり位相比較器出力の比較的速い変動に対しては積
分器は応答する事なく、Ｎ設定電圧を変化させると、こ
れに追従して発振周波数が変化するが、直流に近い非常
にゆっくりした変化は積分器で積分されてその出力によ
って電圧制御発振器の周波数が制御され、ドリフトが補
償されるように制御される。つまり高周波成分について
は積分器が挿入されてない場合と同様に動作する。この
積分器としては交流成分に対しては利得が１となるよう
な積分器とする事もできる。例えば第２図に第１図と対
応する部分に同一符号を付けて示すように、この実施例
においてはリミッタ−１４と電圧制御発振器１３との間
において直流成分に対して積分作用を行なう積分器１８
が接続される。
この例は第１図に示した積分器を挿入しない従釆の場合
における制御ループの他に積分器１８を通じる制御ル−
プを並列的に構成した場合である。積分器１８としては
例えば第３図に示すように十分利得の高い演算増幅器１
９の反転入力側と出力側との間に積分コンデンサ２１が
接続され、その反転入力側は積分抵抗器２２を通じてリ
ミツター１４に接続される入力端子２３に接続され、非
反転入力端は基準電圧が与えられる端子２４に接続され
、出力端子２５は電圧制御発振器１３の制御端子に接続
されて構成される。
における制御ループの他に積分器１８を通じる制御ル−
プを並列的に構成した場合である。積分器１８としては
例えば第３図に示すように十分利得の高い演算増幅器１
９の反転入力側と出力側との間に積分コンデンサ２１が
接続され、その反転入力側は積分抵抗器２２を通じてリ
ミツター１４に接続される入力端子２３に接続され、非
反転入力端は基準電圧が与えられる端子２４に接続され
、出力端子２５は電圧制御発振器１３の制御端子に接続
されて構成される。
積分コンデンサ２１の容量値Ｃを例えば１００〃Ｆ、抵
抗器２２の抵抗値ＲをＩＭＯ程度として遮断周波数ｆｃ
＝１／ＣＲが十分低いように選定しておく。
抗器２２の抵抗値ＲをＩＭＯ程度として遮断周波数ｆｃ
＝１／ＣＲが十分低いように選定しておく。
このようにすれば積分器１８の周波数特性は例えば第４
図に示すように積分器１８の入力周波数がｆｃを超える
と積分作用がなくなる。従って通常の動作において電圧
制御発振器１３に対する制御を行なって基準周波数のＮ
倍の周波数の出力が得られると共に、端子１６よりの設
定電圧を制御してＮを変化する事ができる。しかもその
周囲温度の変化や経時変化等によって発振周波数ｆｏが
ドリフトしても、そのドリフトの速さは一般にｆｃより
も低く、つまり徐々に変化するため、積分器１８の積分
作用によってその僅かな変化に応答して電圧制御発振器
１３は先に設定した値に保持され、そのドリフトがｆｒ
よりも大きくなり、リミッター１４により十分利得が抑
圧されている部分に動作点が移動しても積分器１８の作
用により修正動作が行われる。従ってＮが変化するいわ
ゆるロック飛びが生じるおそれはない。しかも初期状態
において端子２４に与えられる基準電圧、例えば０レベ
ルをその制御ループの動作点の中央の値になるような電
圧に設定しておく、このためドリフトがあっても常に積
分器１８において演算増幅器１９の二つの入力端の電位
が等しくなるように作用し、従ってリミッター１４の出
力が動作の中心点と一致し、つまりループ利得が最も大
きく常に最良の出力純度が得られる。積分器１８はドリ
フト成分を積分し、ドリフト成分より高い成分の利得は
ゼロであるがリミッタ１４と電圧制御発振器１３とを直
接接続する線があるため利得は１となる。この積分器１
８と前記直接接続する線とはドリフト補償回路を構成し
ている。第２図においては積分器１８を従来の制御ルー
プと並列的に設けたが、例えば第５図に示すように積分
器１８自体によりその積分作用と従釆の制御ループとを
兼用させてドリフト補償回路とする事もできる。
図に示すように積分器１８の入力周波数がｆｃを超える
と積分作用がなくなる。従って通常の動作において電圧
制御発振器１３に対する制御を行なって基準周波数のＮ
倍の周波数の出力が得られると共に、端子１６よりの設
定電圧を制御してＮを変化する事ができる。しかもその
周囲温度の変化や経時変化等によって発振周波数ｆｏが
ドリフトしても、そのドリフトの速さは一般にｆｃより
も低く、つまり徐々に変化するため、積分器１８の積分
作用によってその僅かな変化に応答して電圧制御発振器
１３は先に設定した値に保持され、そのドリフトがｆｒ
よりも大きくなり、リミッター１４により十分利得が抑
圧されている部分に動作点が移動しても積分器１８の作
用により修正動作が行われる。従ってＮが変化するいわ
ゆるロック飛びが生じるおそれはない。しかも初期状態
において端子２４に与えられる基準電圧、例えば０レベ
ルをその制御ループの動作点の中央の値になるような電
圧に設定しておく、このためドリフトがあっても常に積
分器１８において演算増幅器１９の二つの入力端の電位
が等しくなるように作用し、従ってリミッター１４の出
力が動作の中心点と一致し、つまりループ利得が最も大
きく常に最良の出力純度が得られる。積分器１８はドリ
フト成分を積分し、ドリフト成分より高い成分の利得は
ゼロであるがリミッタ１４と電圧制御発振器１３とを直
接接続する線があるため利得は１となる。この積分器１
８と前記直接接続する線とはドリフト補償回路を構成し
ている。第２図においては積分器１８を従来の制御ルー
プと並列的に設けたが、例えば第５図に示すように積分
器１８自体によりその積分作用と従釆の制御ループとを
兼用させてドリフト補償回路とする事もできる。
この場合の積分器１８としては、例えば第６図に第３図
と対応する部分に同一符号を付けて示すように積分コン
デンサ２１と直列に抵抗器２６を挿入してこの抵抗器２
６の抵抗値を積分抵抗器２２の抵抗値と等しく選定する
。このようにすればこの積分器１８の周波数特性は第７
図に示すように周波数が高い成分については利得が１と
なり、積分器として動作する事なくただリミッター１４
と電圧制御発振器１３とが直接接続された状態と同一と
なり、しかも非常に低い周波数のいわゆるドリフト成分
に対しては積分器１８の積分作用によって先に述べたよ
うな補償作用が行なわれる。電圧制御発振器１３の出力
周波数を徐々に変化させたい場合がある。
と対応する部分に同一符号を付けて示すように積分コン
デンサ２１と直列に抵抗器２６を挿入してこの抵抗器２
６の抵抗値を積分抵抗器２２の抵抗値と等しく選定する
。このようにすればこの積分器１８の周波数特性は第７
図に示すように周波数が高い成分については利得が１と
なり、積分器として動作する事なくただリミッター１４
と電圧制御発振器１３とが直接接続された状態と同一と
なり、しかも非常に低い周波数のいわゆるドリフト成分
に対しては積分器１８の積分作用によって先に述べたよ
うな補償作用が行なわれる。電圧制御発振器１３の出力
周波数を徐々に変化させたい場合がある。
そのような場合において積分器１８が存在すると設定端
子１６の設定電圧の変化が遅いため、これをドリフトと
同様なものとみなして補償動作が行われ、電圧制御発振
器１３の発振周波数が変化しなくなるおそれがある。ま
たＮの設定を変化させる場合でも、特に手動で行う場合
は設定変更の始めと終りの部分における設定電圧の変化
がゆっくりしたものとなり易く、これがドリフトとみな
されてその際の積分器１８の積分動作によりコンデンサ
２１に電荷が蓄積される。この蓄積が同じ方向に行なわ
れることが多いと、長年使用している間に積分器１８が
飽和してしまいその補償機能がなくなる。このような問
題を解決するには発振器１３の発振周波数を変化する場
合においては積分器１８をリセットすれば良い。例えば
第８図に第２図と対応する部分に同一符号を付けて示す
ように設定端子１６に与える設定電圧を発生する周波数
設定部２７により端子１６の設定電圧を変える場合はそ
の設定部２７を操作している状態を示す信号が端子２８
に得られ、この端子２８よりの設定電圧を変化している
状態を示す信号によってリセット回路２９が制御されて
積分器１８がリセットされる。これ等リセット回路２９
の具体例としては例えば第９図に示すように端子２８に
は、発振器１３に対する設定電圧を操作中である場合は
高レベルが、それ以外の場合は低レベルの信号が与えら
れ、この高レベルの信号によりＮＰＮトランジスタ３１
が導通し、その出力によりＰＮＰトラソジス夕３２も導
通し、トランジスタ３２のコレクタにはそのェミッタ側
に接続された電源端子３３の電圧＋Ｖが現われる。
子１６の設定電圧の変化が遅いため、これをドリフトと
同様なものとみなして補償動作が行われ、電圧制御発振
器１３の発振周波数が変化しなくなるおそれがある。ま
たＮの設定を変化させる場合でも、特に手動で行う場合
は設定変更の始めと終りの部分における設定電圧の変化
がゆっくりしたものとなり易く、これがドリフトとみな
されてその際の積分器１８の積分動作によりコンデンサ
２１に電荷が蓄積される。この蓄積が同じ方向に行なわ
れることが多いと、長年使用している間に積分器１８が
飽和してしまいその補償機能がなくなる。このような問
題を解決するには発振器１３の発振周波数を変化する場
合においては積分器１８をリセットすれば良い。例えば
第８図に第２図と対応する部分に同一符号を付けて示す
ように設定端子１６に与える設定電圧を発生する周波数
設定部２７により端子１６の設定電圧を変える場合はそ
の設定部２７を操作している状態を示す信号が端子２８
に得られ、この端子２８よりの設定電圧を変化している
状態を示す信号によってリセット回路２９が制御されて
積分器１８がリセットされる。これ等リセット回路２９
の具体例としては例えば第９図に示すように端子２８に
は、発振器１３に対する設定電圧を操作中である場合は
高レベルが、それ以外の場合は低レベルの信号が与えら
れ、この高レベルの信号によりＮＰＮトランジスタ３１
が導通し、その出力によりＰＮＰトラソジス夕３２も導
通し、トランジスタ３２のコレクタにはそのェミッタ側
に接続された電源端子３３の電圧＋Ｖが現われる。
この電圧十ＶはＦＥＴスイッチ３４のゲートに与えられ
、そのスイッチ３４がオンとなり、積分コンデンサ２１
の両端がスイッチ３４により接続される。この結果積分
器１８はリセツトされる。このようにすれば周波数設定
部２７によって発振周波数の設定を行なっている場合は
積分器１８はリセツト状態となり、従ってその機能が全
くなくなり発振器１３の発振周波数を徐々に変化させる
事ができる。
、そのスイッチ３４がオンとなり、積分コンデンサ２１
の両端がスイッチ３４により接続される。この結果積分
器１８はリセツトされる。このようにすれば周波数設定
部２７によって発振周波数の設定を行なっている場合は
積分器１８はリセツト状態となり、従ってその機能が全
くなくなり発振器１３の発振周波数を徐々に変化させる
事ができる。
そのような徐々に変化させないが、繰返し発振周波数の
設定を変更している間に積分器１８に電荷が蓄積されて
これが飽和してしまうようなおそれはなく、常に制御ル
ープの中心で動作し、その良好な補償作用が得られる。
設定を変更している間に積分器１８に電荷が蓄積されて
これが飽和してしまうようなおそれはなく、常に制御ル
ープの中心で動作し、その良好な補償作用が得られる。
第１図は従来のフェイズロツク発振器を示すブロック図
、第２図はこの発明によるフェィズロック発振器の一例
を示すブロック図、第３図は積分器１８の具体例を示す
接続図、第４図は積分器１８の周波数特性図、第５図は
この発明によるフェィズロック発振器の他の例を示すブ
ロック図、第６図は第５図に用いられる積分器１８の一
例を示す接続図、第７図は第６図の積分器の周波数特性
図、第８図はこの発明によるフェィズロック発振器の更
に他の例を示すブロック図、第９図は第８図のＩＪセッ
ト回路部分の一例を示す接続図である。 １１：基準信号入力端子、１２：位相比較器、１３：電
圧制御発振器、１４：リミッター、１５：出力端子、１
６：員設定電圧入力端子、１８：積分器、２７：周波数
設定部、２９：リセット回路。 ネー図 矛７図 木２図 ネ３図 希４図 氷５図 矛６四 氷８図 ネ９図
、第２図はこの発明によるフェィズロック発振器の一例
を示すブロック図、第３図は積分器１８の具体例を示す
接続図、第４図は積分器１８の周波数特性図、第５図は
この発明によるフェィズロック発振器の他の例を示すブ
ロック図、第６図は第５図に用いられる積分器１８の一
例を示す接続図、第７図は第６図の積分器の周波数特性
図、第８図はこの発明によるフェィズロック発振器の更
に他の例を示すブロック図、第９図は第８図のＩＪセッ
ト回路部分の一例を示す接続図である。 １１：基準信号入力端子、１２：位相比較器、１３：電
圧制御発振器、１４：リミッター、１５：出力端子、１
６：員設定電圧入力端子、１８：積分器、２７：周波数
設定部、２９：リセット回路。 ネー図 矛７図 木２図 ネ３図 希４図 氷５図 矛６四 氷８図 ネ９図
Claims (1)
- １ 電圧制御発振器からの周波数ｆ＿ｏの発振出力と周
波数がｆ＿ｒの基準信号とを位相比較器で位相比較し、
その位相比較出力をリミツタを通じて上記電圧制御発振
器へ供給すると共にＮ（正整数）設定電圧を上記電圧制
御発振器へ供給してその発振周波数がｆ＿ｏ＝Ｎｆ＿ｒ
になるように制御するようにされたフエイズロツク発振
器において、演算増幅器を用いた積分器を備え、ドリフ
ト成分を積分し、そのドリフト成分より高い周波数成分
に対し、利得がほゞ１であるドリフト補償回路が上記リ
ミツタと上記電圧制御発振器との間に挿入され、上記演
算増幅器には、上記制御のループの動作点の中央値とほ
ゞ等しい直流基準電圧が与えられていることを特徴とす
るフエイズロツク発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55050772A JPS6014530B2 (ja) | 1980-04-16 | 1980-04-16 | フエイズロツク発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55050772A JPS6014530B2 (ja) | 1980-04-16 | 1980-04-16 | フエイズロツク発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56146331A JPS56146331A (en) | 1981-11-13 |
| JPS6014530B2 true JPS6014530B2 (ja) | 1985-04-13 |
Family
ID=12868113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55050772A Expired JPS6014530B2 (ja) | 1980-04-16 | 1980-04-16 | フエイズロツク発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014530B2 (ja) |
-
1980
- 1980-04-16 JP JP55050772A patent/JPS6014530B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56146331A (en) | 1981-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896068A (en) | Voltage controlled oscillator (VCO) frequency gain compensation circuit | |
| US4433308A (en) | PLL Detection circuit | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| KR0146287B1 (ko) | 단안정 멀티 바이브레이터 | |
| JPS5881397A (ja) | 自動調整形周波数弁別器 | |
| CA1241711A (en) | Low-pass filter circuit | |
| JPH06164382A (ja) | 位相ロックループ | |
| JPH0779159A (ja) | チャージポンプ型位相同期ループ | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| JPS6014530B2 (ja) | フエイズロツク発振器 | |
| US4595887A (en) | Voltage controlled oscillator suited for being formed in an integrated circuit | |
| JPH07106960A (ja) | 位相ロックループ回路 | |
| WO1998056112A2 (en) | Oscillator frequency-drift compensation | |
| US3996531A (en) | Oscillator circuit whose frequency is voltage controllable which contains a comparator | |
| JPS6327456Y2 (ja) | ||
| JP2000196356A (ja) | 電圧制御型の水晶発振器 | |
| JPS6325911Y2 (ja) | ||
| KR200331877Y1 (ko) | 위상동기루프회로 | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| US4831342A (en) | Variable frequency multivibrator | |
| JPH0339948Y2 (ja) | ||
| JPS6236333Y2 (ja) | ||
| JP2860177B2 (ja) | 位相同期回路 | |
| US20020021178A1 (en) | Phase-locked loop circuit having rate-of-change detector |