JPS60144678A - 信号検出装置 - Google Patents
信号検出装置Info
- Publication number
- JPS60144678A JPS60144678A JP59001675A JP167584A JPS60144678A JP S60144678 A JPS60144678 A JP S60144678A JP 59001675 A JP59001675 A JP 59001675A JP 167584 A JP167584 A JP 167584A JP S60144678 A JPS60144678 A JP S60144678A
- Authority
- JP
- Japan
- Prior art keywords
- output
- outputs
- signal
- shift register
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
- G01S7/28—Details of pulse systems
- G01S7/285—Receivers
- G01S7/292—Extracting wanted echo-signals
- G01S7/2923—Extracting wanted echo-signals based on data belonging to a number of consecutive radar periods
- G01S7/2927—Extracting wanted echo-signals based on data belonging to a number of consecutive radar periods by deriving and controlling a threshold value
Landscapes
- Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、レーダー装置などのように雑音の重畳された
目標のパルス信号の中から、目標のパルス信号のみを検
出する信号検出装置に関するものである。
目標のパルス信号の中から、目標のパルス信号のみを検
出する信号検出装置に関するものである。
従来のこの種の装置として第１図に示すものがあった。
図において、０）は入力信号の遅延信号を出力するため
の２Ｎ＋１段のシフトレジスタ。
の２Ｎ＋１段のシフトレジスタ。
（２ａ）は前記シフトレジスタ＋１１のＡｉｌ半ＮＩ＆
（第１のリファレンスセルと呼ぶ）のＮ個の出力を加算
し出力する第１の〃口算器、（２１））は前記シフトレ
ジスタｔｔｉの後半Ｎ段（第２のリファレンスセルと呼
ぷ）のＮ個の出力を、ＪＪＩＩ算し出力する第２の加算
器、（３）は前記の第１の加算器（２ａ）の出力と第２
の７１１］ｌｌｔ器（２ｂ）の中から最小値を検出し出
力する最小値検出器、（４）は前記最小値検出器（３）
の出力と定数に１の積を出力する掛は算器、（５）は前
記ソフトレジスタ【υの第Ｎ＋１査目（注目セルと呼ぶ
）の出力と前記掛は算器（４）の出力の振幅を比較し。
（第１のリファレンスセルと呼ぶ）のＮ個の出力を加算
し出力する第１の〃口算器、（２１））は前記シフトレ
ジスタｔｔｉの後半Ｎ段（第２のリファレンスセルと呼
ぷ）のＮ個の出力を、ＪＪＩＩ算し出力する第２の加算
器、（３）は前記の第１の加算器（２ａ）の出力と第２
の７１１］ｌｌｔ器（２ｂ）の中から最小値を検出し出
力する最小値検出器、（４）は前記最小値検出器（３）
の出力と定数に１の積を出力する掛は算器、（５）は前
記ソフトレジスタ【υの第Ｎ＋１査目（注目セルと呼ぶ
）の出力と前記掛は算器（４）の出力の振幅を比較し。
シフトレジスタ（１１の第Ｎ＋１査目の出力の万が掛は
算器（４）の出力よりも大きい場合に論理１１′ を出
力する比較器である。ここに第１図に示す装置′ｆＢ
Ｏ−ＯＦＡＲ（ｓｍａｌｌｅｓｔ ｏｆ ｃｏｎｓｔａ
ｎｔｆａｌｓｅ ａｌａｒｍ ｒａｔｅ）と呼ぶ。 ま
た第１図においてシフトレジスタ（１）の段数２Ｎ＋１
は９である。
算器（４）の出力よりも大きい場合に論理１１′ を出
力する比較器である。ここに第１図に示す装置′ｆＢ
Ｏ−ＯＦＡＲ（ｓｍａｌｌｅｓｔ ｏｆ ｃｏｎｓｔａ
ｎｔｆａｌｓｅ ａｌａｒｍ ｒａｔｅ）と呼ぶ。 ま
た第１図においてシフトレジスタ（１）の段数２Ｎ＋１
は９である。
ｘＯ〜ｘ５は各部の信号を示す符号である。
次に動作について説明する。第１図において。
入力信号Ｘｏは段数９のシフトレジスタに入力される。
第１のリファレンスセルの４個の出力は第１の加算器（
２ａ）で加算されて２幅４の移動加算値が出力される。
２ａ）で加算されて２幅４の移動加算値が出力される。
第２のリファレンスセルの４個の出力は第２の加算器（
２ｂ）で７ＪＯ算されて１幅４の移動加算値が出力され
る。第１の加算器（２ａ）の出力ｘ１と第２の〃口算器
（２ｂ）の出力Ｘ２は最小値検出器（３）へ送られ、振
幅の小さい万が出力される。最小値検出器（３）の出力
は掛は算器（４）に送られ定数に２が掛けられる。掛は
算器（４）の出力Ｘ３は入力信号中のパルス信号の南無
を判定するための基準値となる・ 注目セルの出力ｘ４と掛は算器出力ｘ３は比較器（５）
へ送られ、比較器（５）はＸ４）Ｘ３の場合にパルス信
号上りと判定して論理１１′ の信号を出力する。
２ｂ）で７ＪＯ算されて１幅４の移動加算値が出力され
る。第１の加算器（２ａ）の出力ｘ１と第２の〃口算器
（２ｂ）の出力Ｘ２は最小値検出器（３）へ送られ、振
幅の小さい万が出力される。最小値検出器（３）の出力
は掛は算器（４）に送られ定数に２が掛けられる。掛は
算器（４）の出力Ｘ３は入力信号中のパルス信号の南無
を判定するための基準値となる・ 注目セルの出力ｘ４と掛は算器出力ｘ３は比較器（５）
へ送られ、比較器（５）はＸ４）Ｘ３の場合にパルス信
号上りと判定して論理１１′ の信号を出力する。
従来の装置は以上のような構成を持つため、接近した２
個のパルス信号の分離検出性能は良いが。
個のパルス信号の分離検出性能は良いが。
パルス幅の広い妨害信号によって誤検出が発生するとい
う欠点がめった。第２図は５Ｏ−Ｃ！ＦＡＲのパルス検
出および前記の誤検出を示すための図である。以下第２
図について説明する。第２図中の符号ｘｏ、ｘ５ は第
１図中の各部の信号を表わし。
う欠点がめった。第２図は５Ｏ−Ｃ！ＦＡＲのパルス検
出および前記の誤検出を示すための図である。以下第２
図について説明する。第２図中の符号ｘｏ、ｘ５ は第
１図中の各部の信号を表わし。
第２図はＸＯ，Ｘ５ の波形を示す図である。Ｘ。
は入力信号であり２番号１． ２４． ２６ に目標パ
ルス信号が存在し９番号１１〜１４ にパルス幅の広い
妨害信号が存在する。ここに番号１は孤立したパルス信
号であり、＃ｒ号２４．’２Ｂ は接近したパルス信号
を表す。ｘ３は最小値検出器（３）の出力。
ルス信号が存在し９番号１１〜１４ にパルス幅の広い
妨害信号が存在する。ここに番号１は孤立したパルス信
号であり、＃ｒ号２４．’２Ｂ は接近したパルス信号
を表す。ｘ３は最小値検出器（３）の出力。
ｘ４は注目セルの出力であｐ、Ｘ４）Ｘ５の部分が論理
１１′ としてｘ５の出力となる。ｘ５の波形において
、孤立したパルスの検出（番号６）ならびに接近し友２
個のパルスの検出（着分２９．３１）が行なわれたこと
が示されている。しかしパルス幅の広い妨害信号につい
てもその両端が誤検出されてしまう。（番号２８．３１
） 〔発明の概要〕 この発明は上記のような従来のものの欠点を除去するた
めになされたもので、入力信号を連続的に遅延させるシ
フトレジスタ−１２Ｎ＋２Ｍ＋１段（Ｎ、Ｍは整数）と
して、注目セルと第１のリファレンスセルの間と注目セ
ルと第２のり７アレンスセルの間にそれぞれＭ個のセル
を加えることによ９幅の広い妨害信号に対する８Ｏ−Ｏ
ＦＡＲの出力を幅の広いパルスとし、５ｏ−（！ＦＡＲ
の出力のうち幅の広いパルスを取り除くパルス幅弁別回
路を加えることによって２幅の広い妨害信号の誤検出を
防止する信号検出装置を提供することを目的としている
。
１１′ としてｘ５の出力となる。ｘ５の波形において
、孤立したパルスの検出（番号６）ならびに接近し友２
個のパルスの検出（着分２９．３１）が行なわれたこと
が示されている。しかしパルス幅の広い妨害信号につい
てもその両端が誤検出されてしまう。（番号２８．３１
） 〔発明の概要〕 この発明は上記のような従来のものの欠点を除去するた
めになされたもので、入力信号を連続的に遅延させるシ
フトレジスタ−１２Ｎ＋２Ｍ＋１段（Ｎ、Ｍは整数）と
して、注目セルと第１のリファレンスセルの間と注目セ
ルと第２のり７アレンスセルの間にそれぞれＭ個のセル
を加えることによ９幅の広い妨害信号に対する８Ｏ−Ｏ
ＦＡＲの出力を幅の広いパルスとし、５ｏ−（！ＦＡＲ
の出力のうち幅の広いパルスを取り除くパルス幅弁別回
路を加えることによって２幅の広い妨害信号の誤検出を
防止する信号検出装置を提供することを目的としている
。
この発明の一実施例を第３図に示す。第４図は各部の波
形を示す。図において（１ａ）は入力信号の遅延信号を
連続的に出力する２Ｎ＋２Ｍ＋１段（Ｎ、Ｍは整数、第
３図の実施例ではＮ＝４． Ｍ＝１の１１段）の第１の
シフトレジスタ、（２ａ）は前記シフトレジスタ（１ａ
）の前半Ｎ段（第１のリファレンスセルと呼ぶ、Ｎ＝４
）のＮ個の出力全力口算し出力する第１の加算器、（２
ｂ）は前記第１のシフトレジスタ（１ａ）の後半ＨＲ（
第２のリファレンスセルと呼ぶ、Ｎ＝４）の出力を〃０
算し出力する第２の加算器、（３）は前記第１の加算器
（２ａ）の出力と前記第２の加算器（２ｂ）の出力を比
較して小づい万全出力する最小値検出器、（４）は＃Ｉ
記最小値検出器（３）の出力と定数に２の積を出力する
掛は算器、（５）は前記掛は算器（４）の出方と、前期
部１のシフトレジスタ（１ａ）の中心のＮ 十Ｍ ＋１
段（Ｎ＝４．Ｍ＝１．注目セルと呼ぶ）の出力とを比較
して、注目セルの出力が大きい場合に論理１１′ を出
力する比較器、（１ｂ）は前記比較器（５）の出力を連
続的に遅延させて出力する２Ｍ＋１段（Ｍ＝１）の第２
のシフトレジスタ、（６ａ）は前記第２のシフトレジス
タ（１ｂ）の２Ｍ＋１個（Ｍ二１）の出力の論理積分出
力する第一のＡＮＤ回路、（７ｊは前記第一のＡＮＤ回
路（６ａ）の出力が論理′１１＃ のときにトリガー信
号を出力するトリガー発生回路、（８）は前記トリカー
発生器（７）が発生したトリガー信号によって幅２Ｍ＋
１ （Ｍ＝１ ）のゲート信号を出力するゲート発生回
路、（９）は前記ゲート発生回路（８）の出力を論理反
転書せるインバータ、（６ｂ）は前記インバータ（９）
の出力と、前期部２のシフトレジスタ（１ｂ）の第２Ｍ
＋１段（Ｍ−１）の出力との論理積な出力する第２のＡ
ＮＤ回路である。捷たＸＯ〜Ｘ１２は各部の信号を示す
符号である。
形を示す。図において（１ａ）は入力信号の遅延信号を
連続的に出力する２Ｎ＋２Ｍ＋１段（Ｎ、Ｍは整数、第
３図の実施例ではＮ＝４． Ｍ＝１の１１段）の第１の
シフトレジスタ、（２ａ）は前記シフトレジスタ（１ａ
）の前半Ｎ段（第１のリファレンスセルと呼ぶ、Ｎ＝４
）のＮ個の出力全力口算し出力する第１の加算器、（２
ｂ）は前記第１のシフトレジスタ（１ａ）の後半ＨＲ（
第２のリファレンスセルと呼ぶ、Ｎ＝４）の出力を〃０
算し出力する第２の加算器、（３）は前記第１の加算器
（２ａ）の出力と前記第２の加算器（２ｂ）の出力を比
較して小づい万全出力する最小値検出器、（４）は＃Ｉ
記最小値検出器（３）の出力と定数に２の積を出力する
掛は算器、（５）は前記掛は算器（４）の出方と、前期
部１のシフトレジスタ（１ａ）の中心のＮ 十Ｍ ＋１
段（Ｎ＝４．Ｍ＝１．注目セルと呼ぶ）の出力とを比較
して、注目セルの出力が大きい場合に論理１１′ を出
力する比較器、（１ｂ）は前記比較器（５）の出力を連
続的に遅延させて出力する２Ｍ＋１段（Ｍ＝１）の第２
のシフトレジスタ、（６ａ）は前記第２のシフトレジス
タ（１ｂ）の２Ｍ＋１個（Ｍ二１）の出力の論理積分出
力する第一のＡＮＤ回路、（７ｊは前記第一のＡＮＤ回
路（６ａ）の出力が論理′１１＃ のときにトリガー信
号を出力するトリガー発生回路、（８）は前記トリカー
発生器（７）が発生したトリガー信号によって幅２Ｍ＋
１ （Ｍ＝１ ）のゲート信号を出力するゲート発生回
路、（９）は前記ゲート発生回路（８）の出力を論理反
転書せるインバータ、（６ｂ）は前記インバータ（９）
の出力と、前期部２のシフトレジスタ（１ｂ）の第２Ｍ
＋１段（Ｍ−１）の出力との論理積な出力する第２のＡ
ＮＤ回路である。捷たＸＯ〜Ｘ１２は各部の信号を示す
符号である。
次に動作について説明する。第３図において。
入力信号ＸＯは’ｌ Ｎ ＋ ２Ｍ ＋１段（Ｎ二４．
Ｍ＝１で１１段）のシフトレジスタ（１ａ）に入力さ
れる。
Ｍ＝１で１１段）のシフトレジスタ（１ａ）に入力さ
れる。
第１のリファレンスセルの出力は第１の加算器（２ａ）
テ刀Ｕ算さり、ｒＢ Ｎ （Ｎ ＝ ４ ） ｔ７４
Ｕ；）Ｊｕｌｊ−値が出力される。また第２のリファレ
ンスセルの出力は第２の刀口算器（２ａ）で刀口算され
幅Ｎ（Ｎ＝４）の移動〃０其１直が出力される。イぎ号
Ｘ１．Ｘ２はそれぞれ第１の〃口其器（２ａ）、 ｍ２
の７Ｊｌ］具器（２ｂ） ノ出力である。第１の加昇器
の出力と第２０力ＩＪ具器の出力は最小１直検出器（３
）において振幅を比戟芒れて、小さい万が出力さｆＬる
。最小１は検出器（３）の出力と定数に２の頂が扛［け
算器（４）の出力となる。Ｘ６は掛は算器（４）の出力
である。づ卦は請、器（４）の出力と注目セルの出力（
第１のシフトレジスター（ＩＩの第２Ｍ＋１段の出力）
とは比較されて注目セルの出力の方が掛は算器（４）の
出力よりも大きい場合。
テ刀Ｕ算さり、ｒＢ Ｎ （Ｎ ＝ ４ ） ｔ７４
Ｕ；）Ｊｕｌｊ−値が出力される。また第２のリファレ
ンスセルの出力は第２の刀口算器（２ａ）で刀口算され
幅Ｎ（Ｎ＝４）の移動〃０其１直が出力される。イぎ号
Ｘ１．Ｘ２はそれぞれ第１の〃口其器（２ａ）、 ｍ２
の７Ｊｌ］具器（２ｂ） ノ出力である。第１の加昇器
の出力と第２０力ＩＪ具器の出力は最小１直検出器（３
）において振幅を比戟芒れて、小さい万が出力さｆＬる
。最小１は検出器（３）の出力と定数に２の頂が扛［け
算器（４）の出力となる。Ｘ６は掛は算器（４）の出力
である。づ卦は請、器（４）の出力と注目セルの出力（
第１のシフトレジスター（ＩＩの第２Ｍ＋１段の出力）
とは比較されて注目セルの出力の方が掛は算器（４）の
出力よりも大きい場合。
すなわちＸ４）Ｘ３ の場合に比較器（５）は論理′１
′を出力する。ｘ５は比較器（５）の出力である。入力
信号ＸＯにおける幅の広い妨害信号（番号１１゜１２．
１３．１４）は比較器（５）の出力Ｘ５においてやは９
幅の広いパルス（番号１６． １７． １１３゜１９）
として我われる。２Ｍ＋１段（Ｍ＝１）の第２のシフト
レジスタ（１ｂ）は比較器（５）の出力を連続的に遅延
させて出力する。ｘ９は第２のシフトレジスタ（１ｂ）
の出力である。第１のＡＮＤ回路（６ａ）はこの第２の
シフトレジスタの２Ｍ＋１１１ｆｆｉ（Ｍ＝１ ）の出
力の論理積を出力する。すなわち第１のＡＮＤ回路（６
ａ）は第２のシフトレジスタ（１ｂ）の出力Ｘ９におけ
る妨害信号のように幅が２Ｍ＋１ （Ｍ＝１ ）以上の
パルスに対して論理１１′ を出力するので１幅の広い
妨害信号のみを検出したことになる。Ｘ６は第１のＡＮ
Ｄ回路（６ａ）の出力信号である。トリガー発生回路（
７）は第１のＡＮＤ回路の出力が論理′１′ のときに
トリガーパルスを出力する。ｘ７はトリガー発生回路（
７）の出力信号である。
′を出力する。ｘ５は比較器（５）の出力である。入力
信号ＸＯにおける幅の広い妨害信号（番号１１゜１２．
１３．１４）は比較器（５）の出力Ｘ５においてやは９
幅の広いパルス（番号１６． １７． １１３゜１９）
として我われる。２Ｍ＋１段（Ｍ＝１）の第２のシフト
レジスタ（１ｂ）は比較器（５）の出力を連続的に遅延
させて出力する。ｘ９は第２のシフトレジスタ（１ｂ）
の出力である。第１のＡＮＤ回路（６ａ）はこの第２の
シフトレジスタの２Ｍ＋１１１ｆｆｉ（Ｍ＝１ ）の出
力の論理積を出力する。すなわち第１のＡＮＤ回路（６
ａ）は第２のシフトレジスタ（１ｂ）の出力Ｘ９におけ
る妨害信号のように幅が２Ｍ＋１ （Ｍ＝１ ）以上の
パルスに対して論理１１′ を出力するので１幅の広い
妨害信号のみを検出したことになる。Ｘ６は第１のＡＮ
Ｄ回路（６ａ）の出力信号である。トリガー発生回路（
７）は第１のＡＮＤ回路の出力が論理′１′ のときに
トリガーパルスを出力する。ｘ７はトリガー発生回路（
７）の出力信号である。
再トリガー可能なゲート発生回路（８）はトリガーパル
ス発生回路（７）の発生したトリガーパルスを受けて輻
２ Ｍ十ｉ （Ｍ ＝ １ ）のゲート信号を出力する
。Ｘ８はゲート発生回路（８）の出力信号である。
ス発生回路（７）の発生したトリガーパルスを受けて輻
２ Ｍ十ｉ （Ｍ ＝ １ ）のゲート信号を出力する
。Ｘ８はゲート発生回路（８）の出力信号である。
インバータ（９）はゲート発生回路（６）の出力を論理
反転して出力する。第２のＡＮＤ回路（６ｂ）はこのイ
ンバータ（９）の出力と第２のシフトレジスタ（１ｂ）
の出力との論理積を出力する。すなわち第２のシフトレ
ジスタ （１ｂ）の幅の広い妨害信号に相当する幅が２
Ｍ＋１ （Ｍ＝１）以上のパルスが入力しゝた場合、第
２のＡＮＤ回路（６ｂ）の出力は論理％ｏ”６出力する
。Ｘ１ｏは第２ ノＡ ＮＤ 回Ｍ （６’ｂ）の出力
であり、第２のシフトレジスタ（１ｂ）の信号Ｘ９にお
ける幅の広い妨害信号に相当するパルス（番号ｔ９，２
０，２１．２２）は第２のＡＮＤ）。
反転して出力する。第２のＡＮＤ回路（６ｂ）はこのイ
ンバータ（９）の出力と第２のシフトレジスタ（１ｂ）
の出力との論理積を出力する。すなわち第２のシフトレ
ジスタ （１ｂ）の幅の広い妨害信号に相当する幅が２
Ｍ＋１ （Ｍ＝１）以上のパルスが入力しゝた場合、第
２のＡＮＤ回路（６ｂ）の出力は論理％ｏ”６出力する
。Ｘ１ｏは第２ ノＡ ＮＤ 回Ｍ （６’ｂ）の出力
であり、第２のシフトレジスタ（１ｂ）の信号Ｘ９にお
ける幅の広い妨害信号に相当するパルス（番号ｔ９，２
０，２１．２２）は第２のＡＮＤ）。
回路（６ｂ）の信°号Ｘ１０において消去されている（
番号１８．２Ｇ、２１．２２）。こうして最終出力Ｘ１
０において孤立パルス（番号９）と接近した２個のパル
ス（番号３２． ３４）だけが表われることになる。な
お上記実施例では第１のシフトレジスタの段数２Ｎ＋２
Ｍ＋１ が１１段（ｌＪ＝４． Ｍ＝１）の場合につい
て示したが、Ｎ、Ｍの値は任意である。
番号１８．２Ｇ、２１．２２）。こうして最終出力Ｘ１
０において孤立パルス（番号９）と接近した２個のパル
ス（番号３２． ３４）だけが表われることになる。な
お上記実施例では第１のシフトレジスタの段数２Ｎ＋２
Ｍ＋１ が１１段（ｌＪ＝４． Ｍ＝１）の場合につい
て示したが、Ｎ、Ｍの値は任意である。
また上記実施例では入力信号の遅延手段としてシフトレ
ジスタを用いたが、同じ動作をするものであればこれに
限らない。
ジスタを用いたが、同じ動作をするものであればこれに
限らない。
以上のようにこの発明によれば、孤立した目標の信号や
接近した２目標の信号の検出とともに幅の広い妨害信号
に対して誤検出を行うＳ Ｏ−０ＦＡＲＫ＠の広いパル
ス信号を消去するパルス幅弁別装置を加えることにより
、接近した２目標信号の分離ができ、しかもパルス幅の
広い妨害信号による誤検出を防止できるという効果があ
る。
接近した２目標の信号の検出とともに幅の広い妨害信号
に対して誤検出を行うＳ Ｏ−０ＦＡＲＫ＠の広いパル
ス信号を消去するパルス幅弁別装置を加えることにより
、接近した２目標信号の分離ができ、しかもパルス幅の
広い妨害信号による誤検出を防止できるという効果があ
る。
第１図は従来の信号検出装置を示す図、第２図はその各
部の波形を示す図、第３図はこの発明の一実施例を示す
図、第４図はその谷部の波形を示す図である。図中（１
）はシフトレジスタ、（２）は加算器、（３）は最小値
検出器、（４）は掛は算器、（５）は比較器、（６（は
ＡＮＤ）回路、（７）はトリガー発生回路、（８）はゲ
ート発生回路、（９）はインバータである。ＸＯ〜Ｘ１
０は各部の信号を表す等号である。なお２図中同一ある
いは相当部は同一符号を付けて示しである。 代理人大岩増雄
部の波形を示す図、第３図はこの発明の一実施例を示す
図、第４図はその谷部の波形を示す図である。図中（１
）はシフトレジスタ、（２）は加算器、（３）は最小値
検出器、（４）は掛は算器、（５）は比較器、（６（は
ＡＮＤ）回路、（７）はトリガー発生回路、（８）はゲ
ート発生回路、（９）はインバータである。ＸＯ〜Ｘ１
０は各部の信号を表す等号である。なお２図中同一ある
いは相当部は同一符号を付けて示しである。 代理人大岩増雄
Claims (1)
- 【特許請求の範囲】 入力信号を導入し連続的に遅延した信号を出力する２１
Ｊ＋（２Ｍ＋１）段（Ｎ、Ｍは整数）の第１のシフトレ
ジスタと、前記シフトレジスタの前半Ｎ段のＮ１固の出
力をＤＩＪ算し出力する第１０〃Ｑ算器と、前記７７ト
レジスタの後半Ｎ段のＮ個の出力を刀口算し出力する第
２の加算器と、前記第１の加算器の出力と前記第２の加
算器の出力全比較し。 小２い万の振＠を出力する最小値検出器と、前記最小値
検出器の出力と定数に２の績を出力する掛は算器と、前
記第１の掛は算器の出力と前期第１のシフトレジスタの
ちょうど中心にあたるＮ十Ｍ＋１段目の出力とを比較し
て第１のシフトレジスタのＮ十Ｍ＋１段目の出力の万が
第１の掛は算器の出力よりも大きい場合に論理１１′ヲ
出方する比較器と、前期比較器の出力を入力して連続的
に遅延した信号を出力する２Ｍ＋１段の第２のシフトレ
ジスタと、前記第２のシフトレジスタの全般の２Ｍ＋１
個の出力の論理積を出力する第１のＡＮＤ回路と、前記
第１のＡＮＤ回路の出力が論理ｑ″１′のときにトリガ
ー信号を出力するトリガー発生回路と、前記トリガー発
生回路が発生したトリガー信号によって＠２Ｍ＋１のゲ
ート信号を出力するゲート発生回路と、前記ゲート発生
回路の出力を論理反転させるインバータと、前記インバ
ータの出力と前記第２のシフトレジスタのＭ段目の出力
との論理積を出力する第２のＡＮＤ回路とを備えたこと
’）％徴とする信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001675A JPS60144678A (ja) | 1984-01-09 | 1984-01-09 | 信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59001675A JPS60144678A (ja) | 1984-01-09 | 1984-01-09 | 信号検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60144678A true JPS60144678A (ja) | 1985-07-31 |
Family
ID=11508086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59001675A Pending JPS60144678A (ja) | 1984-01-09 | 1984-01-09 | 信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144678A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008170287A (ja) * | 2007-01-12 | 2008-07-24 | Japan Radio Co Ltd | レーダ装置 |
| CN103852747A (zh) * | 2012-12-04 | 2014-06-11 | 现代摩比斯株式会社 | 增大雷达信号的目标探测概率的方法 |
| CN103901408A (zh) * | 2012-12-26 | 2014-07-02 | 现代摩比斯株式会社 | 根据平均分割参考信号方法的cfar检波方法及雷达系统 |
-
1984
- 1984-01-09 JP JP59001675A patent/JPS60144678A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008170287A (ja) * | 2007-01-12 | 2008-07-24 | Japan Radio Co Ltd | レーダ装置 |
| CN103852747A (zh) * | 2012-12-04 | 2014-06-11 | 现代摩比斯株式会社 | 增大雷达信号的目标探测概率的方法 |
| CN103901408A (zh) * | 2012-12-26 | 2014-07-02 | 现代摩比斯株式会社 | 根据平均分割参考信号方法的cfar检波方法及雷达系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0129469B2 (ja) | ||
| JPS60144678A (ja) | 信号検出装置 | |
| JPS63146509A (ja) | 一定幅パルス発生器 | |
| JPS5953515B2 (ja) | 時間差検出回路 | |
| US3859621A (en) | Acoustic direction determination system | |
| JP5055016B2 (ja) | 位相差計測回路 | |
| JPS60151570A (ja) | 信号検出装置 | |
| JPS5615040A (en) | Mark detector | |
| JPS58193474A (ja) | 目標検出装置 | |
| KR960039631A (ko) | 논리회로의 글리치 제거장치 | |
| RU2042148C1 (ru) | Временной дискриминатор | |
| JPS5919643B2 (ja) | デイジタルリミツタ | |
| SU815888A1 (ru) | Способ выделени импульсногоСигНАлА | |
| JPH02124486A (ja) | レーダ信号処理装置 | |
| SU970634A1 (ru) | Фазовый дискриминатор | |
| SU444317A1 (ru) | Селектор минимальной длительности | |
| SU617865A1 (ru) | Устройство дл подавлени фоновых составл ющих в видеосигнале | |
| JPS5866445A (ja) | 信号照合回路 | |
| JP3368506B2 (ja) | タイマ付きアラーム検出回路 | |
| SU517162A1 (ru) | Элемент пам ти с трем устойчивыми состо ни ми | |
| SU418857A1 (ja) | ||
| JPS59100817A (ja) | エンコ−ダパルス処理回路 | |
| JPS62198771A (ja) | カウント誤差を補正する位相計 | |
| KR970051948A (ko) | 집적회로의 잡음 방지회로 | |
| JPS5920984B2 (ja) | 波高値検出装置 |