JPS5919643B2 - デイジタルリミツタ - Google Patents

Description

【発明の詳細な説明】 本発明は、ディジタル押釦受信器で使用されるディジタ
ルリミッタの構成に関するものである。

従来ディジクル押釦受信器に使用されるディジタルリミ
ッタの回路構成の例としては、第１図に示すものが挙げ
られる。

しかし、このような回路構成によると入力信号の振幅が
ＩＪ ミッタのしきい値に近く、しかもその周波数が標
本化周波数を整数で割ったものであるときのリミッタ動
作には欠点が見られる。

即ち、この第１図による回路動作を第２図に示す動作例
にもとづき説明すると、全力ロ算器１による力ロ算結果
の符号を格納する（Ｄ型）フリップフロップがセット状
態にあるとすれば、全加算器１のＢ入力にはリミッタし
きいイ直およびリミッタ出力値となる２進データ１＋（
＞Ｏ）を格納するシフトレジスタ４の出力が２の補数回
路５を介して入力される。

シフトレジスタ４の出力が２の補数回路５、ナントゲー
ト７．８を介して全力ロ算器１のＢ入力に入力されるも
ので、Ｂ入力には−ｌ十（以下単にｌ−とする）が選択
入力される。

−万全力ロ算器１のＡ入力には入力端子９を介する２進
データとしての入力サンプル値列ＩＮが直列に入力され
るが、フリップフロップ３の出力はＡ入力への入力が１
＋以上となるときに初めて反転されるので、この時点で
出力端子１０上に出力されるリミッタ出力のＯＵＴはｌ
−から１＋へと切換るようになる。

したがって、全力ロ算器１０Ｂ入力はナントゲート６．
８によりｌ十となることからＡ入力への入力がｌ−以下
上なるまではそのリミッタ出力状態を維持することにな
る。

即ち、Ａ入力への入力がｌ−以下になるとフリップフロ
ップ３は再び反転されて元のセット状態に戻るようにさ
れ、リミッタ出力のＯＵＴは再びｌ−となる。

なお、（Ｄ型）フリップフロップ２は全力ロ算器１のキ
ャリー格納用として設けられたものである。

以上のような回路動作が繰り返して行なわれるものであ
るが、ここで問題となるのは入力サンプル直列ＩＮの振
幅がリミッタのしきい値に近く、しかもその周波数が標
本化周波数を整数で割った値のときのリミッタ動作であ
る。

例えば周波数が１６００Ｈｚ（標本化周波数８ＫＨｚの
１１５）である場合の様子は第３図ａ 、 ｂｖ？：示
すところである。

この場合１６００ （Ｈｚ ）／８ （ＫＨｚ ）＝１
１５であるから、毎周期同じ値がサンプルされ、第３図
ａに示すような場合は正常動作となる。

しかし、第３図すに示すような場合は入力サンプル直列
ＩＮにしきい値を越す負のサンプル値がないことから、
リミッタ出力は反転することができなくなるという欠点
がある。

この第３図すの場合正側のサンプル値のピークの絶対値
を１とすれば負側でそれは０．８０９であり、正側に対
して約１．８４ｄＢ低いものとなるが、このような現象
はリミッタの動作を曖昧にするので好ましくはない。

１６００Ｈ２の周波数は多周波信号中の公称周波数１６
３３Ｈｚの感動帯域−２％の１６００．３Ｈに非常に近
いことから、このために前述の現象はディジタル押釦受
信器の性能である感動レベルの規格に不利といえる。

標本化周波数の１／４（＝２Ｋ［ｚ）以上は多周波信号
の帯域外、１／７（＝１１４２．９Ｈ７，）は多周波信
号の存在しない帯域にあることから問題はなく、また１
／６（−１３３３，３Ｈ，Ｚ、）は公称周波数１３３６
Ｈｚの２％内にあるが、１６００Ｈ２の場合の１．８４
ｄＢに対して１．２５ｄＢと牛さく問題はないといえる
。

更に１／８（−１ＫＨ，Ｚ、）、１／９（−８８９Ｈ７
，）、１／１０（８００Ｈ７，）１ ／ １１（＝ ７
２７．３Ｈｚ ）、１／ｉ２ （＝６６６．７Ｈｚ ）
１／１３（＝６１５Ｈｚ ）以下は多周波信号の存在し
ない帯域にあるから問題はない。

先ずは１６００Ｈ２の周波数に対しては上記の現象が生
じるおそれがあるから何等かの対策が必要となるが、第
１図に示す回路構成においてはそのような対策が採られ
ておらずリミッタ動作が不完全となる。

本発明の目的は、少ない部品数をもって特定の周波数の
入力サンプル値列におけるＩＪ ミッタ動作を確実なら
しめることにある。

この目的のため、本発明は、入力サンプル値列がしきい
値を降えた後に最初に零を横切る時点でリミッタ出力を
反転させ、次に再び零を横切る時点で再びリミッタ出力
を反転させて入力周波数の１周期に対するリミッタ動作
を終える回路構成を特徴とする。

このように本発明は、特定の周波数においてはピークが
正側または負側の何れかにかたよるが、しかし片側の何
れかに必ず振幅のピークが存在していることに着目して
案出されたものである。

以下、本発明を第４図、第５図により説明する。

第４図は、本発明の１実施例における具体的回路構成を
、また第５図ａ、ｂは、そのリミッタ動作の様子と要部
の入出力波形をそれぞれ示したものである。

第４図において、１１は遅延用１６ビツトシフトレジス
タ、１２は入力データの符号ビット遅延用シフトレジス
タ、１３．１４はシフトレジスタ、１５は入力データの
符号を格納する（Ｄ型）フリップフロップ、１６〜１９
は排他的論理和ゲート、２０．２１はアンゲート２２〜
２８はナントゲート、２８はインバータであり、第１図
に示す符号と同一のものは同一あるいは類似の機能を有
するものである。

ここで、各構成要素を機能面で区分げすると、第４図に
示すように、主としてＡ〜Ｅ０５つの回路になる。

すなわち、データ入力信号の絶対値をしきい値と比較す
る絶対値比較回路Ａと、符号の変化を検出する符号変化
検出回路Ｂと、回路Ａの出力状態を所定時点まで維持す
る状態維持回路Ｃと、入力信号の符号変化時に出力を反
転する出力制御回路りと、回路りの出力によって極性の
異なる一定の出力値を選択出力する選択出力回路Ｅとか
ら構成される。

さてこの第４図に示す回路構成の動作を第５図ａ、ｂを
参照して説明すると、入力端子９を介する入力データは
ＬＳＢ側よりシフトレジスター１に格納される一方、入
力データの符号ビットであるＭＳＢはフリップフロップ
１５に格納される。

このフリップフロップ１５の出力状態によってシフトレ
ジスタ４からの正のしきい値ｌ＋か、または２の補数回
路５からの負のしきい値ｌ−の何れかがナントゲート６
〜８で選択制御され、全加算器１０Ｂ入力となるように
される。

全力ロ算器１ではシフトレジスター１からの入力データ
としきい値ｌ＋またはしきい値ｌ−との加算が行なわれ
、０ Ｍ５Ｂに注目すれば耕地的論理和ゲート１６によって入
力データの絶対値がしきい値よりも大きいときはそのＭ
ＳＢ情報はフリップフロップ３に格納されるようになる
。

入力データの絶対値がしきい値の絶対値以上のときは耕
地的論理和ゲート１６の出力をしてフリップフロップ３
をセットせしめるものである。

一方、入力データの符号はシフトレジスター２からの１
サンプルｍＪの符号ビットとともに排他的論理和ゲート
１９に入力され、入力データに符号変化、即ち、入力デ
ータが零を横切るときにその旨の出力すが出力される。

入力データの絶対値がしきい値のそれよりも小さいとき
はシフトレジスター３，１４０セット出力ｄ、ｃは出力
されていないので、入力データの絶対値がしきい値のそ
れを越えると耕地的論理和ゲート１７のその旨の出力に
よりナントゲート２８の出力はいわゆるノ・イレベル状
態となり、シフトレジスター４には・・イレベル状態が
格納されるようになる。

したがって、次の入力時シフトレジスター４のセット出
力ｃは・・イレベル状態となる。

もしもこのときに入力データに符号変化、即ち、零を横
切っていたならば耕地的論理和グー）１９，１Ｂ、アン
ドゲート２１の出力は何れもバイレベル状態となり、シ
フトレジスター３には・・イレベル状態が格納される。

シフトレジスター４へのシフト入力はクリップフロップ
３０セツト出力ａ１ナントゲート２２の出力がともにロ
ーレベル状態となるまでは・・イレベル状態を持続する
。

さて、耕地的論理和ゲート１９の出力すは入力データに
符号変化があったときのみ・・イレベル状態となるから
、シフトレジスター３へのシフト入力は入力データの絶
対値がしきい値のそれを越えた後２回目の零を横切る時
点で再びローレベル状態となる。

したがって、インバータ２９、ナントゲート２１の出力
により入力データの符号変化のあったときの入力データ
が同時に、その絶対値がしきい値のそれを越えていると
きである場合にも正常に動作することになる。

インバータ２９、ナントゲート２７がない場合、即ち、
ナントゲート２７の出力が常に・・イレベル状態となる
回路構成では上述のような場合入カデデータがしきい値
を越えたと判断することが１サンプル分遅れ、入力デー
タの周波数によっては越える時点を見落す可能性もある
。

シフトレジスタ１３０セツト出力ｄ１ リセット出力は
入力データが零を横切る時点、したがって入力データの
周波数と同一周波数で反転するので、それらの出力を用
いてリミッタ出力ＯＵＴを得ることができる。

それらの出力によってナンドグー）２３，２４を選択制
御し、しきい値ｌ＋、ｌ−の倒れかをナントゲート２５
を介して取り出してリミッタ出力とするものである。

本発明は以上のようなものであるが、ディジタルリミッ
タをＮ時分割多重して用いる場合は、シフトレジスタ１
２〜１４をＮビット構成のシフトレジスタ１２〜１４を
Ｎビット構成のシフトレジスタにすることにより達成さ
れる。

以上詳細に説明したように本発明は、入力サンプル値列
がしきい値を越えた後に最初に零を横切る時点でリミッ
タ出力を反転させ、次に再び零を横切る時点で再びリミ
ッタ出力を反転させるようにして入力周波数の１周期に
対するリミッタ動作を終えるようにしたものである。

本発明によれば、入力周波数を１６０１Ｈｚとしてディ
ジタルリミッタ単体にて出力基本波成分のパワーの曖昧
が、しきい値近傍で従来の±０．５ｄＢより±０．２ｄ
Ｂと減少させることができる効果がある。

【図面の簡単な説明】

第１図は、従来のディジクルリミッタの１具体的回路構
成図、第２図、第３図ａ、ｂは、その動作説明図、第４
図は、本発明によるディジタルリミッタの１具体的回路
構成図、第５図ａ、ｂはその動作説明図と要部の入出力
波形図である。 １・・・全力ロ算器、２，３．１５・・・（Ｄ型）フリ
ップフロップ、４，１１〜１４・・・・・ラフトレジス
タ、５・・・・・・２の補数回路。

Claims (1)

【特許請求の範囲】
1. １２の補数形式で構成されたデータ入力の値をしきい値
   と比較し、該比較で上記データ入力が上記しきい値を越
   えたときにはデータ入力振幅を制限して一定出力を出力
   するディジタルリミッタにおいて、データ入力信号の正
   、負に応じて極性の異なるしきい値を選択入力して該信
   号との間で比較を行なう絶対値比較回路と、該回路から
   のデータ入力信号の正負判別出力にもとづいて符号の変
   化を検出する符号変化検出回路と、上記絶対値比較回路
   および符号変化検出回路からの出力によってデータ入力
   信号の絶対値がしきい値を越えた後肢信号の符号が２回
   変化するまで絶対値比較出力状態を維持する状態維持回
   路と、該回路および上記符号変化検出回路からの出力に
   よりデータ入力信号の符号変化時に出力が反転される出
   力制御回路と、該回路からの制御出力によって極性の異
   なるしきい値を選択出力させるしきい値選択出力回路と
   からなる構成を特徴とするディジタルリミッタ。