RU2042148C1

RU2042148C1 - Временной дискриминатор

Info

Publication number: RU2042148C1
Authority: RU
Inventors: С.В. Наумов
Original assignee: Научно-исследовательский институт "Стрела"
Priority date: 1987-12-25
Filing date: 1987-12-25
Publication date: 1995-08-20

Abstract

Использование: радиотехника, радиолокационные станции сопровождения для измерения дальности до объектов локации и измерительные приборы для измерения временного положения сигналов. Сущность изобретения: устройство содержит генератор опорных сигналов 1, премножители 2, интеграторы 3, блок вычитания 4, сумматоры 5, 6, 11, бинарный квантователь 7, инвертор 8, ключи 9, умножитель 10 и блок деления 12. 1-2(1)-3(1)-6-9-11-12, 1-2(2)-3(2)-4-7-8-9-11, 1-2(3)-3(3)-3(3)-5-9-11, 3(1)-4-10-12, 3(2)-5, 3(3)-6. 3 ил.

Description

Изобретение относится к радиотехнике и может быть использовано в радиолокационных станциях сопровождения для измерения дальности до объектов локации и измерительных приборах для измерения временного положения сигналов.

Целью изобретения является повышение точности измерения временного положения сигнала.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 дискриминаторная характеристика устройства; на фиг. 3 для сравнения приведены дискриминаторные характеристики прототипа и предложенного устройства.

Устройство содержит генератор опорных сигналов 1, перемножители 2, интеграторы 3, блок вычисления 4, сумматоры 5, 6, 11, бинарный квантователь 7, инвертор 8, ключи 9, умножитель 10, блок деления 12.

Устройство работает следующим образом.

На первые входы перемножителей 2 поступает сигнал U(t-t_o), имеющий задержку t_о. На вторые входы перемножителей 2 с генератора опорных сигналов поступают сигналы
U(t t_ф Δ);
U(t t_ф + Δ);
-U(t t_ф), где t_ф прогнозируемая (предполагаемая) задержка сигнала;
Δ интервал времени, через который определяются выборочные значения сигнала (берутся выборки сигнала).

В перемножителях происходит перемножение входного сигнала U(t-t_o) с соответствующими опорными сигналами. С выходов перемножителей 2 сигналы поступают соответственно на интеграторы 3, в которых происходит интегрирование входного сигнала, в результате его на выходе интеграторов формируются сигналы
U (t_ф Δ);
U (t_ф + Δ);
-U (t_ф), которые равны значениям автокорреляционной функции входного сигнала в точках t_ф Δ t_ф + Δ, t_ф.

С выходов интеграторов 3 сигналы поступают на блок вычитания 4, на выходе которого формируется сигнал
U(t_ф Δ) U(t_ф + Δ).

С выходов интеграторов 3 сигналы поступают на сумматор 5, на выходе которого формируется сигнал
-U(t_ф) + U(t_ф + Δ).

С выходов интеграторов 3 сигналы поступают на входы сумматора 6, на выходе которого формируется сигнал
-U(t_ф) + U(t_ф Δ).

С выхода блока вычитания 4 сигнал поступает на умножитель 10, в котором осуществляется умножение входного сигнала на константу, равную Δ/2, а также на вход бинарного квантователя 7. Если входной сигнал бинарного квантователя больше нуля, то на его выходе формируется сигнал, имеющий уровень логической "1", в противном случае на его выходе формируется сигнал логического "0". Выходной сигнал бинарного квантователя используется для управления идентичными ключами 9. При этом, поскольку сигнал с выхода бинарного квантователя на управляющий вход одного ключа 9 поступает через инвертор 8, а на управляющий вход другого ключа 9 непосредственно с выхода, ключи 9 работают в противофазе, а именно: при наличии на выходе бинарного квантователя сигнала с уровнем логической "1" открыт один ключ 9, а другой ключ 9 закрыт. При сигнале с уровнем логического "0" один ключ 9 закрыт, а другой ключ 9 открыт.

Следовательно на входы сумматора 11 поступают сигналы

Сумматор 11 предназначен для подключения выходов ключей 9 к второму входу блока деления 12, на первый вход которого поступает сигнал с выхода умножителя 10.

На выходе блока деления 12 в результате деления сигнала, поступающего с выхода умножителя 10, на сигнал, поступающий с выхода сумматора 11, формируется сигнал, величина которого характеризует смещение входного сигнала относительно точки t_ф.

При этом алгоритм работы дискриминатора можно представить выражением
τ_з

(2)
Использование изобретения позволит увеличить точность измерения временного положения сигналов, имеющих треугольную автокорреляционную функцию. Кроме того, реализация предлагаемого устройства с помощью согласованного фильтра, аналого-цифрового преобразователя и решающего устройства, определяющего временное положение сигнала в соответствии с алгоритмом (2), позволит реализовать совокупность линейных дискриминаторных характеристик, полностью перекрывающих развертку (дальность действия радиолокационной станции) радиотехнического прибора измерения временного положения сигнала.

На фиг. 3 приведены для сравнения дискриминаторных характеристик предложенного устройства (13) и прототипа (14).

Из результатов расчета следует, что искривление дискриминаторной характеристики в прототипе приводит к ошибкам измерения временного положения сигнала, достигающим величины ≈Δ/6. При использовании прямоугольного импульса длительностью τ_u 10 мкс и интервале Δ через который берутся выборки сигнала, равном τ_u/4, максимальная ошибка достигает величину ≈ 62 м.

В предложенном устройстве дискриминаторная характеристика является линейной и, следовательно, инструментальная ошибка, вызванная нелинейностью дискриминаторной характеристики, будет отсутствовать.

Ухудшения разрешающей способности по дальности в предложенном устройстве не наблюдается.

Claims

ВРЕМЕННОЙ ДИСКРИМИНАТОР, содержащий три перемножителя, первые входы которых объединены и являются входом временного дискриминатора, вторые входы соединены соответственно с первым, вторым и третьим выходами генератора опорных сигналов, а выходы соответственно подключены к входам первого - третьего интеграторов, первый сумматор, входы которого соответственно соединены с выходами первого и третьего интеграторов, второй сумматор, а также последовательно включенные умножитель и блок деления, отличающийся тем, что, с целью повышения точности измерения временного положения сигнала, в него введены последовательно соединенные блок вычитания, бинарный квантователь и инвертор, а также два ключа и третий сумматор, причем входы блока вычитания соответственно подключены к выходам первого и второго интеграторов, а выход - к входу умножителя, входы второго сумматора соответственно соединены с выходами второго и третьего интеграторов, сигнальные входы первого и второго ключей подключены соответственно к выходам первого и второго сумматоров, управляющие входы соответственно к входу и выходу инвертора, а выходы - соответственно к входам третьего сумматора, выход которого соединен с вторым входом блока деления, выход которого является выходом временного дискриминатора.