RU2445728C1 - Цифровой временной дискриминатор - Google Patents
Цифровой временной дискриминатор Download PDFInfo
- Publication number
- RU2445728C1 RU2445728C1 RU2011108159/08A RU2011108159A RU2445728C1 RU 2445728 C1 RU2445728 C1 RU 2445728C1 RU 2011108159/08 A RU2011108159/08 A RU 2011108159/08A RU 2011108159 A RU2011108159 A RU 2011108159A RU 2445728 C1 RU2445728 C1 RU 2445728C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- inlet
- signal
- digital
- Prior art date
Links
- 230000002441 reversible effect Effects 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 abstract description 2
- 239000000126 substance Substances 0.000 abstract 1
- 230000003068 static effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 230000033001 locomotion Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
Техническое решение относится к радиотехнике, радиолокации и может быть использовано в станциях сопровождения для измерения дальности до объектов локации и измерительных приборах для измерения временного положения сигналов. Техническим результатом заявленного решения является эквивалентное расширение квазилинейного рабочего участка дискриминаторной характеристики за счет оперативной коррекции сигнала отрицательной обработки связи следящей системы, поступающего на дискриминатор в качестве опорного цифрового кода; что в свою очередь приводит к уменьшению возможности срыва слежения цели, то есть - расширению области динамической устойчивости следящей системы, в состав которой входит устройство. Результат достигается за счет того, что в цифровой временной дискриминатор введены последовательно соединенные фильтр, блок сравнения, второй блок задержки, первый сумматор и цифроаналоговый преобразователь, а также второй сумматор. Первый вход второго сумматора подключен к выходу реверсивного счетчика, второй вход - к выходу второго блока задержки, а выход - к первому входу фильтра. На второй вход фильтр поступает сигнал установки нуля при начале сопровождения цели, который поступает также на второй вход второго блока задержки. На второй вход блока сравнения подается сигнал порога. На второй вход первого сумматора подается опорный сигнал, а выход цифроаналогового преобразователя соединен с входом генератора стробов. 8 ил.
Description
Техническое решение относится к радиотехнике, радиолокации и может быть использовано в станциях сопровождения для измерения дальности до объектов локации и измерительных приборах для измерения временного положения сигналов.
Известен временной дискриминатор [1, Патент РФ №2042148, 20.08.1995]. Устройство содержит генератор опорных сигналов, три перемножителя, три интегратора, блок вычитания, три сумматора, бинарный квантователь, инвертор, ключи, умножитель и блок деления.
Недостатком устройства является отсутствие блоков преобразования выходного сигнала в цифровой код, что не дает возможности напрямую сопрягать устройство с блоками цифровых следящих систем.
Известен также цифровой дискриминатор задержки [2, Патент РФ №2059254, 27.04.1996], состоящий из согласованного фильтра, аналого-цифрового преобразователя (АЦП), блока задержки, сумматора, блока выделения огибающей сигнала и решающего устройства.
Недостатком устройства является то, что АЦП не включен в замкнутый контур следящей системы, а сигнальный вход дискриминатора нецелесообразно делать цифровым, так как это потребует высокоточного аналого-цифрового преобразователя «временной интервал-код», не включенного в замкнутый контур следящей системы [3, Лихарев В.А. Цифровые методы и устройства в радиолокации. М.: «Советское радио», 1973, стр.243]. Также при изменении закона движения цели, когда возникают динамические ошибки слежения, ошибка слежения может выйти за пределы статической характеристики дискриминатора, и может произойти срыв слежения, что не учтено в данном устройстве.
Наиболее близким к предлагаемому решению по технической сущности и достигаемому эффекту является цифровой временной дискриминатор [3, стр.244, рис.3.8], который и выбран в качестве прототипа. Цифровой временной дискриминатор содержит первую и вторую схемы «И», первые входы которых соединены и являются входом устройства, а вторые входы подключены к выходу генератора импульсов, последовательно соединенные генератор строба и первый блок задержки, выход которого подключен к третьему входу первой схемы «И», реверсивный счетчик, подключенный первым входом к выходу первой схемы «И», а вторым - к выходу второй схемы «И», при этом на третий вход реверсивного счетчика подается сигнал нулевой установки, а выход генератора строба подключен к третьему входу второй схемы «И».
Недостатком прототипа являются ограниченные размеры рабочего участка дискриминаторной характеристики, что при интенсивном изменении закона движения цели приводит к размыканию кольца обратной связи и, соответственно, - к срыву слежения.
Техническим результатом заявляемого технического решения является эквивалентное расширение квазилинейного рабочего участка дискриминаторной характеристики за счет оперативной коррекции сигнала отрицательной обратной связи следящей системы, поступающего на дискриминатор в качестве опорного цифрового кода.
Это достигается тем, что цифровой временной дискриминатор, содержащий первую и вторую схемы «И», первые входы которых соединены и являются входом устройства, а вторые входы подключены к выходу генератора импульсов, последовательно соединенные генератор строба и первый блок задержки, выход которого подключен к третьему входу первой схемы «И», реверсивный счетчик, подключенный первым входом к выходу первой схемы «И», а вторым - к выходу второй схемы «И», при этом на третий вход реверсивного счетчика подается сигнал тактовой нулевой установки, а выход генератора строба подключен к третьему входу второй схемы «И», отличается тем, что в него дополнительно введены последовательно соединенные фильтр, блок сравнения, второй блок задержки, первый сумматор и цифроаналоговый преобразователь, а также второй сумматор, первый вход которого подключен к выходу реверсивного счетчика, второй вход - к выходу второго блока задержки, а выход - к первому входу фильтра, на второй вход которого поступает сигнал установки нуля при начале сопровождения цели, который поступает также на второй вход второго блока задержки, на второй вход блока сравнения подается сигнал порога, на второй вход первого сумматора подается опорный сигнал, а выход цифроаналогового преобразователя соединен с входом генератора стробов.
Суть заявляемого устройства поясняется чертежами.
На фиг.1 представлена функциональная схема предлагаемого цифрового временного дискриминатора;
На фиг.2 - функциональная схема фильтра;
на фиг.3 - функциональная схема блока сравнения;
на фиг.4 - статическая характеристика прототипа 
;
на фиг.5 - статическая характеристика 
блока сравнения;
на фиг.6 - временная диаграмма работы предлагаемого цифрового временного дискриминатора;
на фиг.7 - преобразование структуры предлагаемого устройства;
на фиг.8 - построение результирующей статической характеристики 
предлагаемого устройства.
Цифровой временной дискриминатор (фиг.1) содержит первую и вторую схемы 1 и 2 «И», первые входы которых соединены и являются входом устройства, а вторые входы подключены к выходу генератора 3 импульсов, последовательно соединенные генератор 4 строба и первый блок 5 задержки, выход которого подключен к третьему входу первой схемы 1 «И». Реверсивный счетчик 6 в составе устройства подключен первым входом к выходу первой схемы 1 «И», а вторым - к выходу второй схемы 2 «И». При этом на третий вход реверсивного счетчика 6 подается сигнал тактовой нулевой установки, а выход генератора 4 строба подключен к третьему входу второй схемы 2 «И». Кроме этого в состав устройства входят цифроаналоговый преобразователь (ЦАП) 7, последовательно соединенные фильтр 8, блок 9 сравнения, второй блок 10 задержки и первый сумматор 11, а также второй сумматор 12, первый вход которого подключен к выходу реверсивного счетчика 6, второй вход - к выходу второго блока 10 задержки, а выход - к первому входу фильтра 8, на второй вход которого поступает сигнал установки нуля при начале сопровождения цели. Данный сигнал поступает также на второй вход второго блока 10 задержки. На второй вход блока 9 сравнения подается сигнал порога. ЦАП 7 подключен выходом к входу генератора 4 строба, а входом - к выходу первого сумматора 11, на второй вход которого подается опорный сигнал.
В состав фильтра 8 (фиг.2) входят первый и второй блоки 13 и 14 умножения, третий блок 15 задержки и третий сумматор 16, выход которого соединен с третьим блоком 15 задержки и является выходом фильтра 8, входом которого является первый вход второго блока 14 умножения. На первый вход первого блока 13 умножения и второй вход второго блока 14 умножения подаются значения сигналов сглаживания ξ и (1-ξ) соответственно. Выходы блоков 13 и 14 умножения соединены с первым и вторым входами третьего сумматора 16. Второй вход первого блока 13 умножения подключен к выходу третьего блока 15 задержки.
В состав блока 9 сравнения (фиг.3) входят первый и второй компараторы 17 и 18, подключенные соответственно к первому и второму входам схемы 19 «ИЛИ», выход которой соединен с первым входом блока 20 схем «И», количество которых равно количеству разрядов кода 
, поступающего на вход блока 9 сравнения. Первый и второй входы блока 9 сравнения являются соответственно первыми и вторыми входами первого и второго компараторов 17 и 18. Первый вход первого компаратора 17 соединен с вторым входом блока 20 схем «И».
Цифровой временной дискриминатор работает следующим образом.
Дискриминатор измеряет в дискретные моменты времени tk невязку
между истинным τз и ожидаемым 
временами задержки сигнала от цели. При передаче цели на автосопровождение состояния блоков устройства импульсом установки «0» (АС) приводятся в исходное состояние, в том числе обнуляются элементы памяти фильтра 8 (третьего блока 15 задержки) и второго блока 10 задержки.
При сопровождении цели в начале каждого такта зондирования (см. фиг.6) реверсивный счетчик 6 импульсом тактовой установки «0» устанавливается на 0. Определенный в соответствии со значением код опорного сигнала uоп(tk), определяющий момент выработки стробов сопровождения, подается через первый сумматор 11 и ЦАП 7 на вход генератора 4 строба, на выходе которого формируется первый строб 
. Соответственно на выходе первого блока 5 задержки (с временем задержки τи) формируется второй строб 
. Перемножения принятого импульса 
и двух опорных 
и 
производятся в двух схемах 1 и 2 «И» с заполнением временных интервалов импульсами масштабной частоты от генератора 3 импульсов. Период повторения генератора 3 импульсов Тд=τи/n, n≥8 [3, стр.243]. Функции интеграторов и вычитающего устройства выполняет реверсивный счетчик 6, формирующий сигнал рассогласования 
в дискретные моменты времени tk.
Ширина дискриминаторной характеристики (фиг.4) равна 2τи, причем ширина рабочего квазилинейного участка составляет τи.
Сигнал измеренной невязки с выхода второго сумматора 12 поступает в фильтр 8, на выходе которого формируется сглаженный сигнал невязки 
, пропорциональный математическому ожиданию невязки . Сигнал сглаженной невязки определяется по выражению [4, Кузьмин С.З. Основы теории цифровой обработки радиолокационной информации. - М.: Советское радио, 1974, стр.400]:
где ξ - задаваемый весовой коэффициент.
Структура фильтра 8, соответствующая выражению (2), приведена на фиг.2 [4, стр.400, рис.4.19]. Время задержки сигнала в третьем блоке 15 задержки равно одному такту работы Тт следящей системы.
С выхода фильтра 8 сигнал подается на первый вход блока 9 сравнения (фиг.3), на второй вход которого подается код порога сравнения uп. Первый и второй компараторы 17 и 18 в составе блока 9 сравнения могут быть построены по схемам цифровых компараторов [5, Боит К. Цифровая электроника. Пер. с немец. - М.: Техносфера, 2007. - 321].
Если модуль сигнала 
не превышает уровня заданного порога uп (фиг.4), то сигналы «
» с выхода первого компаратора 17 и «
» с выхода второго компаратора 18, а также схемы 19 «ИЛИ» принимают нулевые значения. На выходе блока 20 схем «И», количество которых равно количеству разрядов кода , также формируется код «0», который через блок 10 задержки поступает на второй вход второго сумматора 12 и первый вход первого сумматора 11. Следовательно, коды измеренных невязок на выходе реверсивного счетчика 6 и второго сумматора 12 совпадают (фиг.6, а).
Если же модуль сигнала превышает уровень заданного порога uп (фиг.6, б), то в зависимости от знака сигнала на одном из выходов первого либо второго компараторов 17, 18 и, соответственно, на выходе схемы 19 «ИЛИ» формируются сигналы, разрешающие блоку 20 схем «И» сформировать на выходе блока 9 сравнения сигнал . Следовательно, статическая характеристика блока 9 сравнения имеет вид, изображенный на фиг.5. В следующем такте работы следящей системы (фиг.6, в) этот сигнал сформируется на выходе второго блока 10 задержки (время задержки - один такт) и будет подан на первый вход первого сумматора 11 и второй вход второго сумматора 12. Код сигнала uоп(tk) будет скорректирован величиной так, что стык стробов будет приближен к середине входного импульса от цели. Соответственно, рабочая точка устройства на дискриминаторной характеристике сместится к середине ее квазилинейного участка, что предотвратит срыв слежения. В свою очередь, благодаря сигналу 
на втором входе второго сумматора 12, на его выходе будет сформирована истинная невязка (фиг.6, в).
Покажем, что в предлагаемом устройстве происходит эквивалентное расширение квазилинейного участка дискриминаторной характеристики. На фиг.7а приведена структурно-алгоритмическая схема предлагаемого устройства. Здесь функции 
и 
отражают характеристики, приведенные на фиг.4 и фиг.5 соответственно. Данное устройство функционирует с малыми значениями сформированных на выходе реверсивного счетчика измеряемых ошибок Uд(ε1). Учитывая это и перенося сумматор Σ1 через элемент сравнения, структуру, приведенную на фиг.7а, можно преобразовать к виду - фиг.7б. Построим обобщенную статическую характеристику соединений элементов на фиг.7б.
На фиг.8, а приведено построение характеристики ε*=ε*(ε1) параллельного соединения пропорционального звена и звена с коэффициентом передачи
На фиг.8, б приведено построение последовательного соединения характеристик ε*=ε*(ε1) и F1(ε*). На фиг.8, в приведено построение параллельного соединения предыдущих звеньев и звена с коэффициентом передачи
Сравнительный анализ дискриминаторных характеристик 
предлагаемого технического решения и прототипа Uд(ε) показывает, что заявляемое устройство позволяет достичь технического результата, заключающегося в эквивалентном расширении квазилинейного рабочего участка дискриминаторной характеристики, что в свою очередь приводит к уменьшению возможности срыва слежения цели, то есть - расширению области динамической устойчивости следящей системы, в состав которой и входит устройство.
Claims (1)
- Цифровой временной дискриминатор, содержащий первую и вторую схемы «И», первые входы которых соединены и являются входом устройства, а вторые входы подключены к выходу генератора импульсов, последовательно соединенные генератор строба и первый блок задержки, выход которого подключен к третьему входу первой схемы «И», реверсивный счетчик, подключенный первым входом к выходу первой схемы «И», а вторым - к выходу второй схемы «И», при этом на третий вход реверсивного счетчика подается сигнал тактовой нулевой установки, а выход генератора строба подключен к третьему входу второй схемы «И», отличающийся тем, что в него дополнительно введены последовательно соединенные фильтр, блок сравнения, второй блок задержки, первый сумматор и цифроаналоговый преобразователь, а также второй сумматор, первый вход которого подключен к выходу реверсивного счетчика, второй вход - к выходу второго блока задержки, а выход - к первому входу фильтра, на второй вход которого поступает сигнал установки нуля при начале сопровождения цели, который также поступает на второй вход второго блока задержки, на второй вход блока сравнения подается сигнал порога, на второй вход первого сумматора подается опорный сигнал, а выход цифроаналогового преобразователя соединен с входом генератора стробов.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011108159/08A RU2445728C1 (ru) | 2011-03-02 | 2011-03-02 | Цифровой временной дискриминатор |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2011108159/08A RU2445728C1 (ru) | 2011-03-02 | 2011-03-02 | Цифровой временной дискриминатор |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2445728C1 true RU2445728C1 (ru) | 2012-03-20 |
Family
ID=46030296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011108159/08A RU2445728C1 (ru) | 2011-03-02 | 2011-03-02 | Цифровой временной дискриминатор |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2445728C1 (ru) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3688201A (en) * | 1970-01-02 | 1972-08-29 | Stromberg Carlson Corp | Frequency discriminator circuit for selecting one of two clock signals |
| RU2042148C1 (ru) * | 1987-12-25 | 1995-08-20 | Научно-исследовательский институт "Стрела" | Временной дискриминатор |
| SU669877A1 (ru) * | 1977-05-06 | 1996-02-10 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Временной дискриминатор |
| RU2166773C1 (ru) * | 2000-03-28 | 2001-05-10 | Таганрогский государственный радиотехнический университет | Адаптивный цифровой частотный дискриминатор |
| RU2185029C1 (ru) * | 2001-02-12 | 2002-07-10 | Военный университет связи | Радиолиния с псевдослучайной перестройкой рабочей частоты |
| RU2314646C1 (ru) * | 2006-04-10 | 2008-01-10 | Войсковая часть 35533 | Временной дискриминатор устройства тактовой синхронизации |
-
2011
- 2011-03-02 RU RU2011108159/08A patent/RU2445728C1/ru active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3688201A (en) * | 1970-01-02 | 1972-08-29 | Stromberg Carlson Corp | Frequency discriminator circuit for selecting one of two clock signals |
| SU669877A1 (ru) * | 1977-05-06 | 1996-02-10 | Таганрогский радиотехнический институт им.В.Д.Калмыкова | Временной дискриминатор |
| RU2042148C1 (ru) * | 1987-12-25 | 1995-08-20 | Научно-исследовательский институт "Стрела" | Временной дискриминатор |
| RU2166773C1 (ru) * | 2000-03-28 | 2001-05-10 | Таганрогский государственный радиотехнический университет | Адаптивный цифровой частотный дискриминатор |
| RU2185029C1 (ru) * | 2001-02-12 | 2002-07-10 | Военный университет связи | Радиолиния с псевдослучайной перестройкой рабочей частоты |
| RU2314646C1 (ru) * | 2006-04-10 | 2008-01-10 | Войсковая часть 35533 | Временной дискриминатор устройства тактовой синхронизации |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8064561B2 (en) | Determining a time interval based on a first signal, a second signal, and a jitter of the first signal | |
| JP3960267B2 (ja) | Ａ／ｄ変換方法及び装置 | |
| US7996452B1 (en) | Pulse domain hadamard gates | |
| CN102480290A (zh) | 锁相环电路、其误差校正方法和包括该电路的通信设备 | |
| RU2496228C1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| RU2445728C1 (ru) | Цифровой временной дискриминатор | |
| CN102948078A (zh) | 德尔塔-西格玛调制器 | |
| RU167428U1 (ru) | Преобразователь синусно-косинусного сигнала в код положения | |
| Perišić et al. | Time recursive frequency locked loop for the tracking applications | |
| Shin et al. | Column parallel single-slope ADC with time to digital converter for CMOS imager | |
| CN111740740A (zh) | 流水线型逐次逼近模数转换器后台增益校准电路和方法 | |
| RU2449470C1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| RU2583165C1 (ru) | Интерполирующий преобразователь интервала времени в цифровой код | |
| CN113835332A (zh) | 一种高分辨率的两级时间数字转换器及转换方法 | |
| Arai et al. | Fibonacci sequence weighted SAR ADC as golden section search | |
| RU2491715C1 (ru) | Скоростной преобразователь "аналог - цифра - аналог" с бестактовым поразрядным уравновешиванием | |
| KR102556056B1 (ko) | 입력 신호 적응성 전압 제어 오실레이터 기반 비균일 샘플링 아날로그 디지털 컨버터 | |
| RU2561999C1 (ru) | Интерполирующий преобразователь интервала времени в цифровой код | |
| RU2571549C1 (ru) | Способ интегрирующего аналого-цифрового преобразования | |
| RU2570116C1 (ru) | Устройство для цифрового преобразования интервала времени | |
| RU2805259C1 (ru) | Преобразователь кода в частоту | |
| RU2294595C1 (ru) | Способ интегрирующего аналого-цифрового преобразования напряжения | |
| KR102677429B1 (ko) | 센서 신호의 디지털 변환 장치 및 그 변환 방법 | |
| RU2290754C1 (ru) | Способ преобразования кода системы остаточных классов в напряжение | |
| RU2145149C1 (ru) | Сигма-дельта-аналого-цифровой преобразователь |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC43 | Official registration of the transfer of the exclusive right without contract for inventions |
Effective date: 20120807 |